CN109787607A - 基于低压器件的高压高速io电路 - Google Patents

基于低压器件的高压高速io电路 Download PDF

Info

Publication number
CN109787607A
CN109787607A CN201910023848.9A CN201910023848A CN109787607A CN 109787607 A CN109787607 A CN 109787607A CN 201910023848 A CN201910023848 A CN 201910023848A CN 109787607 A CN109787607 A CN 109787607A
Authority
CN
China
Prior art keywords
voltage
nmos tube
tube
pmos
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910023848.9A
Other languages
English (en)
Other versions
CN109787607B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Ruisheng Core Microelectronics Technology Co Ltd
Original Assignee
Suzhou Ruisheng Core Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Ruisheng Core Microelectronics Technology Co Ltd filed Critical Suzhou Ruisheng Core Microelectronics Technology Co Ltd
Priority to CN201910023848.9A priority Critical patent/CN109787607B/zh
Publication of CN109787607A publication Critical patent/CN109787607A/zh
Application granted granted Critical
Publication of CN109787607B publication Critical patent/CN109787607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于低压器件的高压高速IO电路，所述IO电路包括：第一PMOS管和第二PMOS管，串联设置于电路电源电压VCC和IO接口之间，第一PMOS管用于控制电路电源电压VCC到IO接口之间通路的打开和关断，第二PMOS管用于对第一PMOS管进行电压过载保护；第一NMOS管和第二NMOS管，串联设置于第二PMOS管和电路地电位VSS之间，第一NMOS管用于接收第一低压差分输入信号IN‑，第二NMOS管用于对第一NMOS管进行电压过载保护；第三NMOS管和第四NMOS管，串联设置于第一PMOS管和电路地电位VSS之间，第三NMOS管用于接收第二低压差分输入信号IN+，第四NMOS管用于对第三NMOS管进行电压过载保护。本发明的IO电路具有结构简单、易于集成、灵活适应性、自我静电防护等优点。

Description

基于低压器件的高压高速IO电路
技术领域
本发明涉及IO电路技术领域，特别是涉及一种基于低压器件的高压高速IO电路。
背景技术
IO电路普遍存在于数模混合芯片、MCU、SOC等系统，大多数系统的IO驱动电路采用较高的电路电源电压而非数字逻辑标准单元电压，因此无法直接使用数字逻辑标准单元的低压器件，而需要使用高压器件完成IO电路的设计。然而大多工艺中高压器件面积比同等驱动能力的低压器件面积大很多，不仅增加了芯片成本而且增大了驱动电路的寄生，从而限制了IO电路的速度；甚至有许多工艺没有相应电压的高压器件从而限制了IO电路的性能和应用。
因此，针对上述技术问题，有必要提供一种基于低压器件的高压高速IO电路。
发明内容
有鉴于此，本发明的目的在于提供一种基于低压器件的高压高速IO电路。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种基于低压器件的高压高速IO电路，所述IO电路包括：
第一PMOS管和第二PMOS管，串联设置于电路电源电压VCC和IO接口之间，第一PMOS管用于控制电路电源电压VCC到IO接口之间通路的打开和关断，第二PMOS管用于对第一PMOS管进行电压过载保护；
第一NMOS管和第二NMOS管，串联设置于第二PMOS管和电路地电位VSS之间，其中，第一NMOS管和电路地电位VSS相连，第二NMOS管和第二PMOS管相连，第一NMOS管用于接收第一低压差分输入信号IN-，第二NMOS管用于对第一NMOS管进行电压过载保护；
第三NMOS管和第四NMOS管，串联设置于第一PMOS管和电路地电位VSS之间，其中，第三NMOS管和电路地电位VSS相连，第四NMOS管和第一PMOS管相连，第三NMOS管用于接收第二低压差分输入信号IN+，第四NMOS管用于对第三NMOS管进行电压过载保护。
作为本发明的进一步改进，所述第二NMOS管和第四NMOS管的器件电源电压为VDD；
当第二低压差分输入信号IN+为VSS并且第一低压差分输入信号IN-为VDD时，第一PMOS管截止，IO接口输出电压为VSS；
当第二低压差分输入信号IN+为VDD并且第一低压差分输入信号IN-为VSS时，第一PMOS管导通，IO接口输出电压为VCC。
作为本发明的进一步改进，所述第一PMOS管的栅极与第四NMOS管相连，源极与电路电源电压VCC相连，漏极与第二PMOS管相连，第二PMOS管的栅极与电路地电位VSS相连，源极与第一PMOS管相连，漏极与和IO接口相连。
作为本发明的进一步改进，所述第一PMOS管和第二PMOS管的井电位分别于电路电源电压VCC相连。
作为本发明的进一步改进，所述第一NMOS管的栅极用于接收第一低压差分输入信号IN-，源极与电路地电位VSS相连，漏极与第二NMOS管相连；所述第二NMOS管的栅极与器件电源电压VDD相连，源极与第一NMOS管的漏极相连，漏极与第二PMOS管的漏极相连；所述第三NMOS管的栅极用于接收第二低压差分输入信号IN+，源极与电路地电位VSS相连，漏极与第四NMOS管相连；所述第四NMOS管的栅极与器件电源电压VDD相连，源极与第三NMOS管的漏极相连，漏极与第一PMOS管的栅极相连。
作为本发明的进一步改进，所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的井电位分别于电路地电位VSS相连。
作为本发明的进一步改进，所述第一PMOS管的源极和栅极之间并联设有第一电阻R1，第一PMOS管的栅极和第四NMOS管的漏极之间设有第二电阻R2，第一电阻R1和第二电阻R2用于对电路电源电压VCC进行分压，以对第一PMOS管进行电压过载保护。
作为本发明的进一步改进，所述第一PMOS管的栅极电压大于或等于电路电源电压VCC与器件电源电压VDD之差。
作为本发明的进一步改进，所述第二PMOS管的源极和栅极之间并联设有第三电阻R3，第二PMOS管的栅极和第二NMOS管的漏极之间设有第四电阻R4，第三电阻R3和第四电阻R4用于对电路电源电压VCC进行分压，以对第一PMOS管进行电压过载保护。
作为本发明的进一步改进，所述第二PMOS管的栅极电压大于或等于电路电源电压VCC与器件电源电压VDD之差。
本发明的有益效果是：
IO电路结构简单，仅使用数字逻辑标准单元低压器件和电阻，易于集成；
具有灵活适应性，适用于各种工艺，通过调节电阻比例可适应大部分IO电压范围；
自我静电防护，IO电路结构不会破坏静电防护功能，可实现驱动级的自我静电防护。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一具体实施例中基于低压器件的高压高速IO电路的原理图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明使用低压器件构成的高压高速IO电路，包括若干NMOS管、若干PMOS管，优选地，还包括若干用于对PMOS管进行分压的电阻R。
参图1所示，本发明的一具体实施例中基于低压器件的高压高速IO电路包括两个PMOS管及四个NMOS管，PMOS管包括第一PMOS管(PM1)和第二PMOS管(PM2)，NMOS管包括第一NMOS管(NM1)和第二NMOS管(NM1)、第三NMOS管(NM3)和第四NMOS管(NM4)。
具体地，本实施例中的高压高速IO电路包括：
第一PMOS管(PM1)和第二PMOS管(PM2)，串联设置于电路电源电压VCC和IO接口之间，第一PMOS管(PM1)用于控制电路电源电压VCC到IO接口之间通路的打开和关断，第二PMOS管(PM2)用于对第一PMOS管(PM1)进行电压过载保护；
第一NMOS管(NM1)和第二NMOS管(NM2)，串联设置于第二PMOS管(PM2)和电路地电位VSS之间，其中，第一NMOS管(NM1)和电路地电位VSS相连，第二NMOS管(NM2)和第二PMOS管(PM2)相连，第一NMOS管(NM1)用于接收第一低压差分输入信号IN-，第二NMOS管(NM2)用于对第一NMOS管(NM1)进行电压过载保护；
第三NMOS管(NM3)和第四NMOS管(NM4)，串联设置于第一PMOS管(PM1)和电路地电位VSS之间，其中，第三NMOS管(NM3)和电路地电位VSS相连，第四NMOS管(NM4)和第一PMOS管(PM1)相连，第三NMOS管(NM3)用于接收第二低压差分输入信号IN+，第四NMOS管(NM4)用于对第三NMOS管(NM3)进行电压过载保护。
本实施例中第二NMOS管(NM2)和第四NMOS管(NM4)的器件电源电压为VDD；
当第二低压差分输入信号IN+为VSS并且第一低压差分输入信号IN-为VDD时，第一PMOS管(PM1)截止，IO接口输出电压为VSS；
当第二低压差分输入信号IN+为VDD并且第一低压差分输入信号IN-为VSS时，第一PMOS管(PM1)导通，IO接口输出电压为VCC。
本实施例中各器件的连接方式具体为：
第一PMOS管(PM1)的栅极与第四NMOS管(NM4)相连，源极与电路电源电压VCC相连，漏极与第二PMOS管(PM2)相连，第二PMOS管(PM2)的栅极与电路地电位VSS相连，源极与第一PMOS管(PM1)相连，漏极与和IO接口相连；
第一NMOS管(NM1)的栅极用于接收第一低压差分输入信号IN-，源极与电路地电位VSS相连，漏极与第二NMOS管(NM2)相连；第二NMOS管(NM2)的栅极与器件电源电压VDD相连，源极与第一NMOS管(NM1)的漏极相连，漏极与第二PMOS管(PM2)的漏极相连；
第三NMOS管(NM3)的栅极用于接收第二低压差分输入信号IN+，源极与电路地电位VSS相连，漏极与第四NMOS管(NM4)相连；第四NMOS管(NM4)的栅极与器件电源电压VDD相连，源极与第三NMOS管(NM3)的漏极相连，漏极与第一PMOS管(PM1)的栅极相连。
优选地，第一PMOS管(PM1)和第二PMOS管(PM2)的井电位分别于电路电源电压VCC相连；第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)及第四NMOS管(NM4)的井电位分别于电路地电位VSS相连。
优选地，在本实施例中还包括若干用于对PMOS管进行分压的电阻R，包括：
第一PMOS管(PM1)的源极和栅极之间并联设有第一电阻R1，第一PMOS管(PM1)的栅极和第四NMOS管(NM4)的漏极之间设有第二电阻R2，第一电阻R1和第二电阻R2用于对电路电源电压VCC进行分压，以对第一PMOS管(PM1)进行电压过载保护；
第二PMOS管(PM2)的源极和栅极之间并联设有第三电阻R3，第二PMOS管(PM2)的栅极和第二NMOS管(NM2)的漏极之间设有第四电阻R4，第三电阻R3和第四电阻R4用于对电路电源电压VCC进行分压，以对第一PMOS管(PM1)进行电压过载保护。
由于本实施例中第三NMOS管(NM3)和第四NMOS管(NM4)的导通电阻远远小于第二电阻R2的阻值，因此可以忽略其对分压结果的影响。
本实施例中各MOS管进行电压过载保护体现为：
第二NMOS管(NM2)用于避免第一NMOS管(NM1)电压过载，使A点电压不会超过VDD；
第四NMOS管(NM4)用于避免第三NMOS管(NM3)电压过载，使B点电压不会超过VDD；
第二PMOS管(PM2)用于避免第一PMOS管(PM1)1电压过载，使C点电压不会低于VCC-VDD。
第一电阻R1和第二电阻R2，用于对VCC分压和避免第一PMOS管(PM1)电压过载，使D点电压大于或等于VCC-VDD；
第三电阻R3和第四电阻R4，用于对VCC分压和避免第二PMOS管(PM2)电压过载，使E点电压大于或等于VCC-VDD。
上述实施例中，电路电源电压VCC为IO电路高压电路电源电压，电路地电位VSS为IO电路地电位，器件电源电压VDD为数字逻辑标准单元低压电路电源电压。通过选择合适的R1、R2的比例以及R3、R4的比例，IO电路高压电路电源电压VCC最高可以达到两倍的数字逻辑标准单元低压电路电源电压VDD。
如在上述实施例中，当VCC为1.8V，VDD为1.2V，VSS为0V时，选择R1/R2为2/1，且R3/R4为2/1，则：
(1)IN+为0V并且IN-为1.2V时，图1中各个节点电压为：A点电压等于0V，B点电压小于1.2V，C点电压大于0.6V，D点电压等于1.8V，E点电压等于0.6V，IO电压等于0V；
(2)IN+为1.2V并且IN-为0V时，图1中各个节点电压为：A点电压小于1.2V，B点电压等于0V，C点电压等于1.8V，D点电压等于0.6V，E点电压等于0.6V，IO电压等于1.8V。
以上技术方案可以看出，本发明具有如下有益效果：
IO电路结构简单，仅使用数字逻辑标准单元低压器件和电阻，易于集成；
具有灵活适应性，适用于各种工艺，通过调节电阻比例可适应大部分IO电压范围；
自我静电防护，IO电路结构不会破坏静电防护功能，可实现驱动级的自我静电防护。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种基于低压器件的高压高速IO电路，其特征在于，所述IO电路包括：
第一PMOS管和第二PMOS管，串联设置于电路电源电压VCC和IO接口之间，第一PMOS管用于控制电路电源电压VCC到IO接口之间通路的打开和关断，第二PMOS管用于对第一PMOS管进行电压过载保护；
第一NMOS管和第二NMOS管，串联设置于第二PMOS管和电路地电位VSS之间，其中，第一NMOS管和电路地电位VSS相连，第二NMOS管和第二PMOS管相连，第一NMOS管用于接收第一低压差分输入信号IN-，第二NMOS管用于对第一NMOS管进行电压过载保护；
第三NMOS管和第四NMOS管，串联设置于第一PMOS管和电路地电位VSS之间，其中，第三NMOS管和电路地电位VSS相连，第四NMOS管和第一PMOS管相连，第三NMOS管用于接收第二低压差分输入信号IN+，第四NMOS管用于对第三NMOS管进行电压过载保护。
2.根据权利要求1所述的基于低压器件的高压高速IO电路，其特征在于，所述第二NMOS管和第四NMOS管的器件电源电压为VDD；
当第二低压差分输入信号IN+为VSS并且第一低压差分输入信号IN-为VDD时，第一PMOS管截止，IO接口输出电压为VSS；
当第二低压差分输入信号IN+为VDD并且第一低压差分输入信号IN-为VSS时，第一PMOS管导通，IO接口输出电压为VCC。
3.根据权利要求1所述的基于低压器件的高压高速IO电路，其特征在于，所述第一PMOS管的栅极与第四NMOS管相连，源极与电路电源电压VCC相连，漏极与第二PMOS管相连，第二PMOS管的栅极与电路地电位VSS相连，源极与第一PMOS管相连，漏极与和IO接口相连。
4.根据权利要求3所述的基于低压器件的高压高速IO电路，其特征在于，所述第一PMOS管和第二PMOS管的井电位分别于电路电源电压VCC相连。
5.根据权利要求1所述的基于低压器件的高压高速IO电路，其特征在于，所述第一NMOS管的栅极用于接收第一低压差分输入信号IN-，源极与电路地电位VSS相连，漏极与第二NMOS管相连；所述第二NMOS管的栅极与器件电源电压VDD相连，源极与第一NMOS管的漏极相连，漏极与第二PMOS管的漏极相连；所述第三NMOS管的栅极用于接收第二低压差分输入信号IN+，源极与电路地电位VSS相连，漏极与第四NMOS管相连；所述第四NMOS管的栅极与器件电源电压VDD相连，源极与第三NMOS管的漏极相连，漏极与第一PMOS管的栅极相连。
6.根据权利要求1所述的基于低压器件的高压高速IO电路，其特征在于，所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的井电位分别于电路地电位VSS相连。
7.根据权利要求3所述的基于低压器件的高压高速IO电路，其特征在于，所述第一PMOS管的源极和栅极之间并联设有第一电阻R1，第一PMOS管的栅极和第四NMOS管的漏极之间设有第二电阻R2，第一电阻R1和第二电阻R2用于对电路电源电压VCC进行分压，以对第一PMOS管进行电压过载保护。
8.根据权利要求7所述的基于低压器件的高压高速IO电路，其特征在于，所述第一PMOS管的栅极电压大于或等于电路电源电压VCC与器件电源电压VDD之差。
9.根据权利要求3所述的基于低压器件的高压高速IO电路，其特征在于，所述第二PMOS管的源极和栅极之间并联设有第三电阻R3，第二PMOS管的栅极和第二NMOS管的漏极之间设有第四电阻R4，第三电阻R3和第四电阻R4用于对电路电源电压VCC进行分压，以对第一PMOS管进行电压过载保护。
10.根据权利要求9所述的基于低压器件的高压高速IO电路，其特征在于，所述第二PMOS管的栅极电压大于或等于电路电源电压VCC与器件电源电压VDD之差。
CN201910023848.9A 2019-01-10 2019-01-10 基于低压器件的高压高速io电路 Active CN109787607B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910023848.9A CN109787607B (zh) 2019-01-10 2019-01-10 基于低压器件的高压高速io电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910023848.9A CN109787607B (zh) 2019-01-10 2019-01-10 基于低压器件的高压高速io电路

Publications (2)

Publication Number Publication Date
CN109787607A true CN109787607A (zh) 2019-05-21
CN109787607B CN109787607B (zh) 2023-05-26

Family

ID=66500334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910023848.9A Active CN109787607B (zh) 2019-01-10 2019-01-10 基于低压器件的高压高速io电路

Country Status (1)

Country Link
CN (1) CN109787607B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110768655A (zh) * 2019-11-07 2020-02-07 苏州华芯微电子股份有限公司 基于高压输入及esd防护的gpio复用电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231230A (ja) * 1993-12-21 1995-08-29 Mitsubishi Electric Corp 差動増幅回路
JP2000201429A (ja) * 1998-09-08 2000-07-18 Ricoh Co Ltd 過電圧保護回路
US20060244502A1 (en) * 2005-04-27 2006-11-02 Samsung Electronics Co., Ltd. Sense amplifier-based flip-flop circuit
US20150123640A1 (en) * 2013-11-07 2015-05-07 Fujitsu Limited Charge and discharge signal circuit and dc-dc converter
US20170264297A1 (en) * 2016-03-09 2017-09-14 Semiconductor Manufacturing International (Shanghai) Corporation Input-output receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231230A (ja) * 1993-12-21 1995-08-29 Mitsubishi Electric Corp 差動増幅回路
JP2000201429A (ja) * 1998-09-08 2000-07-18 Ricoh Co Ltd 過電圧保護回路
US20060244502A1 (en) * 2005-04-27 2006-11-02 Samsung Electronics Co., Ltd. Sense amplifier-based flip-flop circuit
US20150123640A1 (en) * 2013-11-07 2015-05-07 Fujitsu Limited Charge and discharge signal circuit and dc-dc converter
US20170264297A1 (en) * 2016-03-09 2017-09-14 Semiconductor Manufacturing International (Shanghai) Corporation Input-output receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110768655A (zh) * 2019-11-07 2020-02-07 苏州华芯微电子股份有限公司 基于高压输入及esd防护的gpio复用电路
CN110768655B (zh) * 2019-11-07 2023-10-20 苏州华芯微电子股份有限公司 基于高压输入及esd防护的gpio复用电路

Also Published As

Publication number Publication date
CN109787607B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
CN207638634U (zh) 一种nmos管高端开关驱动电路
CN111627370A (zh) 低漏电静电释放电路及显示面板
CN102280872A (zh) 防静电保护电路
CN109787607A (zh) 基于低压器件的高压高速io电路
CN107800422A (zh) 电平转移电路和半导体装置
CN103117740A (zh) 低功耗电平位移电路
CN100530965C (zh) 低输入电压的高效能电压电位转换电路
CN109743044A (zh) 用于消除峰值电流的pwm输出驱动io电路
JP6185032B2 (ja) 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
CN208623548U (zh) 一种电荷泵电路
CN208835729U (zh) 一种具有防反接功能的电源转换电路、集成电路
CN110311667A (zh) 一种带端口电压保护电路的端口电路
CN207490898U (zh) 双电源运放的逻辑电平转换装置和放大电路
JP5723303B2 (ja) 受光回路
CN203193605U (zh) 用于驱动高压器件的驱动电路
CN108880233A (zh) 一种电荷泵电路
CN103105885B (zh) 高压基准电压产生电路
CN107528581A (zh) 电平转换电路
CN111399577A (zh) 一种带启动电路的基准电流产生电路
CN103138738B (zh) 跟踪电路
CN109213253A (zh) 一种快速的高精度低温漂强下拉电流产生电路
CN104270143A (zh) 多电压域的输入/输出缓冲器
CN109217242A (zh) 一种具有防反接功能的电源转换电路、集成电路
CN104917382B (zh) 一种高压启动电路
CN108304021A (zh) 箝位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant