CN111613629A - 一种导电膜层、导电膜层制备方法及显示装置 - Google Patents

一种导电膜层、导电膜层制备方法及显示装置 Download PDF

Info

Publication number
CN111613629A
CN111613629A CN202010596512.4A CN202010596512A CN111613629A CN 111613629 A CN111613629 A CN 111613629A CN 202010596512 A CN202010596512 A CN 202010596512A CN 111613629 A CN111613629 A CN 111613629A
Authority
CN
China
Prior art keywords
metal layer
layer
conductive film
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010596512.4A
Other languages
English (en)
Other versions
CN111613629B (zh
Inventor
黄建龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202010596512.4A priority Critical patent/CN111613629B/zh
Priority to PCT/CN2020/103196 priority patent/WO2022000605A1/zh
Priority to US16/979,185 priority patent/US11942239B2/en
Publication of CN111613629A publication Critical patent/CN111613629A/zh
Application granted granted Critical
Publication of CN111613629B publication Critical patent/CN111613629B/zh
Priority to US18/427,894 priority patent/US20240170180A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/008—Apparatus or processes specially adapted for manufacturing conductors or cables for manufacturing extensible conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例提供一种导电膜层、导电膜层制备方法及显示装置，导电膜层制备方法首先提供一基板，所述基板具有相对设置的第一面和第二面，在所述第一面形成第一金属层和第二金属层，所述第一金属层位于所述第一面，所述第二金属层位于所述第二金属层远离所述第一金属层的一面，在所述第二金属层远离所述基板的一面形成第三金属层，所述第三金属覆盖所述第二金属层边缘并与所述第一金属层接触。本申请通过第一金属层可以将中间层的第二金属层完全包裹，避免有光的折射，从而根本上解决第二金属层的侧向蚀刻引起的黑阶条纹。

Description

一种导电膜层、导电膜层制备方法及显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种导电膜层、导电膜层制备方法及显示装置。
背景技术
面板行业中，SD是信号传输的通道，一般采用TI/Al/Ti三层架构，其中下层Ti与Poly-Si相接因为Ti的势垒比较低可以形成很好的欧姆接触。中间Al为SD主体，Al的导电性比较好，信号可以快速传输，上层Ti一方面可以起到保护主体Al的作用减少氧化，另一方面Ti可以阻止Al在加热时出现凸起导致搭接异常的问题。随着手机性能的不断提升，需求SD越来越小的阻抗，增加SD层Al的厚度是目前的主要方式。SD是三层金属在同一道制程中依次成膜形成，由于Ti/蚀刻速度慢于Al，因此SD会形成侧向蚀刻，由于光的折射在点灯时出现黑阶条纹。
发明内容
本申请实施例提供一种导电膜层、导电膜层制备方法及显示装置，能够避免出现黑阶条纹。
本申请实施例提供一种导电膜层的制备方法，包括：
提供一基板，所述基板具有相对设置的第一面和第二面；
在所述第一面形成第一金属层和第二金属层，所述第一金属层位于所述第一面，所述第二金属层位于所述第二金属层远离所述第一金属层的一面；
在所述第二金属层远离所述基板的一面形成第三金属层，所述第三金属覆盖所述第二金属层边缘并与所述第一金属层接触。
在一些实施例中，所述在所述第一面形成第一金属层和第二金属层之后，包括：
对所述第一金属层和第二金属层进行蚀刻。
在一些实施例中，所述在所述第二金属层远离所述基板的一面形成第三金属层之后，包括：
对所述第三金属层进行蚀刻。
在一些实施例中，所述对所述第三金属层进行蚀刻之后，包括：
在所述第三金属层远离所述基板的一侧设置遮光层，所述遮光层遮挡住所述第二金属层两侧的反射光。
在一些实施例中，所述第一金属层和第三金属层采用的材料为钛，所述第二金属层采用的材料为铝。
在一些实施例中，所述第二金属层的厚度为4500A至5500A。
本申请实施例还提供一种导电膜层，包括：
第一金属层，具有相对设置的第一面和第二面；
第二金属层，设置在所述第一面；
第三金属层，设置在所述第二金属层远离所述第一金属层的一面，且所述第三金属覆盖所述第二金属层边缘并与所述第一金属层接触。
在一些实施例中，所述第一金属层和第三金属层采用的材料为钛，所述第二金属层采用的材料为铝。
在一些实施例中，所述第二金属层的厚度为4500A至5500A。
本申请实施例提供一种显示装置，包括以上所述的导电膜层。
本申请实施例所提供的导电膜层、导电膜层制备方法及显示装置，导电膜层制备方法首先提供一基板，所述基板具有相对设置的第一面和第二面，在所述第一面形成第一金属层和第二金属层，所述第一金属层位于所述第一面，所述第二金属层位于所述第二金属层远离所述第一金属层的一面，在所述第二金属层远离所述基板的一面形成第三金属层，所述第三金属覆盖所述第二金属层边缘并与所述第一金属层接触。本申请通过第一金属层可以将中间层的第二金属层完全包裹，避免有光的折射，从而根本上解决第二金属层的侧向蚀刻引起的黑阶条纹。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的导电膜层制备方法流程示意图。
图2为本申请实施例提供的导电膜层制备方法场景示意图。
图3为本申请实施例提供的导电膜层的结构示意图。
图4为本申请实施例提供的显示装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
本申请实施例提供一种导电膜层、导电膜层制备方法及显示装置，以下对导电膜层制备方法做详细介绍。
请参阅图1和图2所示，图1为本申请实施例提供的导电膜层制备方法流程示意图。图2为本申请实施例提供的导电膜层制备方法场景示意图。其中，一种导电膜层的制备方法，包括步骤：
101、提供一基板20，所述基板20具有相对设置的第一面20a和第二面20b。
需要说明的是，基板20可以为阵列基板20，通常情况下第一面20a为基板20的上表面11a，第二面20b为基板20的下表面11b。当然，在一些实施例中第一面20a和第二面20b的位置也可以互换。
102、在所述第一面20a形成第一金属层11和第二金属层12，所述第一金属层11位于所述第一面20a，所述第二金属层12位于所述第二金属层12远离所述第一金属层11的一面。
需要说明的是，在第一面20a形成第一金属层11和第二金属层12可以分别通过涂布/曝光、显影、刻蚀、去光阻等工艺形成。
在一些实施例中，所述在所述第一面20a形成第一金属层11和第二金属层12之后，包括：
对所述第一金属层11和第二金属层12进行蚀刻。
需要说明的是，第一金属层11采用钛，第二金属层12采用铝，对所述第一金属层11和第二金属层12进行蚀刻时，因为第二金属层12的刻蚀速度大于第一金属层11，因此第二金属层12比第一金属层11窄，这样更方便第三金属层13包括第二金属层12。
103、在所述第二金属层12远离所述基板20的一面形成第三金属层13，所述第三金属覆盖所述第二金属层12边缘并与所述第一金属层11接触。
需要说明的是，第三金属层13可以分别通过涂布/曝光、显影、刻蚀、去光阻等工艺形成。同时，第三金属层13外侧包裹住第二金属层12，避免第二金属层12的侧面折射光线。从而避免出现黑阶条纹的现象。
在一些实施例中，所述在所述第二金属层12远离所述基板20的一面形成第三金属层13之后，包括：
(1)对所述第三金属层13进行蚀刻。
需要说明的是，对第三金属层13进行蚀刻，从而使得第一金属层11、第二金属层12以及第三金属层13形成一个完整的导电膜层10。
在一些实施例中，所述对所述第三金属层13进行蚀刻之后，包括：
(1)在所述第三金属层13远离所述基板20的一侧设置遮光层30，所述遮光层30遮挡住所述第二金属层12两侧的反射光。
需要说明的是，遮光层30挡住第二金属层12两侧的反射光，这样能够进一步的避免的显示装置100出现黑阶条纹的可能。
在一些实施例中，所述第一金属层11和第三金属层13采用的材料为钛，所述第二金属层12采用的材料为铝。
可以理解的是，第一金属层11、第二金属层12、第三金属层13还可以采用其他金属材料。本申请实施例中对第一金属层11、第二金属层12以及第三金属层13具体采用的金属材料不做限定。
在一些实施例中，所述第二金属层12的厚度为4500A至5500A。
需要说明的是，第二金属层12的厚度可以为4500A、5000A、5200A以及5500A等。本申请金属层的厚度相对于现有的第二金属层12的厚度要厚，这样可以降低导电膜层10的阻抗。又因为第二金属层12的厚度更厚，这样更加容易在第二金属层12的边缘产生折射，从而出现黑阶条纹。而采用本申请的这种方法，能够防止第二金属层12的边缘产生折射，避免黑阶条纹。
本申请实施例的导电膜层10制备方法首先提供一基板20，所述基板20具有相对设置的第一面20a和第二面20b，在所述第一面20a形成第一金属层11和第二金属层12，所述第一金属层11位于所述第一面20a，所述第二金属层12位于所述第二金属层12远离所述第一金属层11的一面，在所述第二金属层12远离所述基板20的一面形成第三金属层13，所述第三金属覆盖所述第二金属层12边缘并与所述第一金属层11接触。本申请通过第一金属层11可以将中间层的第二金属层12完全包裹，避免有光的折射，从而根本上解决第二金属层12的侧向蚀刻引起的黑阶条纹
请参阅图3，图3为本申请实施例提供的导电膜层的结构示意图。其中，本申请实施例提供一种导电膜层10包括第一金属层11、第二金属层12以及第三金属层13，第一金属层11具有相对设置的上表面11a和下表面11b，第二金属层12设置在所述上表面11a，第三金属层13设置在所述第二金属层12远离所述第一金属层11的一面，且所述第三金属覆盖所述第二金属层12边缘并与所述第一金属层11接触。
其中，所述第一金属层11和第三金属层13采用的材料为钛，所述第二金属层12采用的材料为铝。可以理解的是，第一金属层11、第二金属层12、第三金属层13还可以采用其他金属材料。本申请实施例中对第一金属层11、第二金属层12以及第三金属层13具体采用的金属材料不做限定。
其中，所述第二金属层12的厚度为4500A至5500A。第二金属层12的厚度可以为4500A、5000A、5200A以及5500A等。本申请金属层的厚度相对于现有的第二金属层12的厚度要厚，这样可以降低导电膜层10的阻抗。又因为第二金属层12的厚度更厚，这样更加容易在第二金属层12的边缘产生折射，从而出现黑阶条纹。而采用本申请的这种方法，能够防止第二金属层12的边缘产生折射，避免黑阶条纹。
本申请通过第一金属层11可以将中间层的第二金属层12完全包裹，避免有光的折射，从而根本上解决第二金属层12的侧向蚀刻引起的黑阶条纹。
请参阅图4，图4为本申请实施例提供的显示装置的结构示意图。本申请实施例提供一种显示装置100，包括以上所述的导电膜层10。由于上述实施例中对导电膜层10进行了详细描述，因此，本申请实施例中对导电膜层10不再做过多的赘述。
本申请实施例所提供的显示装置100通过第一金属层可以将中间层的第二金属层完全包裹，避免有光的折射，从而根本上解决第二金属层的侧向蚀刻引起的黑阶条纹。
以上对本申请实施例提供的一种导电膜层、导电膜层制备方法及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种导电膜层的制备方法，其特征在于，包括：
提供一基板，所述基板具有相对设置的第一面和第二面；
在所述第一面形成第一金属层和第二金属层，所述第一金属层位于所述第一面，所述第二金属层位于所述第二金属层远离所述第一金属层的一面；
在所述第二金属层远离所述基板的一面形成第三金属层，所述第三金属覆盖所述第二金属层边缘并与所述第一金属层接触。
2.根据权利要求1所述的导电膜层的制备方法，其特征在于，所述在所述第一面形成第一金属层和第二金属层之后，包括：
对所述第一金属层和第二金属层进行蚀刻。
3.根据权利要求2所述的导电膜层的制备方法，其特征在于，所述在所述第二金属层远离所述基板的一面形成第三金属层之后，包括：
对所述第三金属层进行蚀刻。
4.根据权利要求3所述的导电膜层的制备方法，其特征在于，所述对所述第三金属层进行蚀刻之后，包括：
在所述第三金属层远离所述基板的一侧设置遮光层，所述遮光层遮挡住所述第二金属层两侧的反射光。
5.根据权利要求1所述的导电膜层的制备方法，其特征在于，所述第一金属层和第三金属层采用的材料为钛，所述第二金属层采用的材料为铝。
6.根据权利要求1所述的导电膜层的制备方法，其特征在于，所述第二金属层的厚度为4500A至5500A。
7.一种导电膜层，其特征在于，包括：
第一金属层，具有相对设置的上表面和下表面；
第二金属层，设置在所述上表面；
第三金属层，设置在所述第二金属层远离所述第一金属层的一面，且所述第三金属覆盖所述第二金属层边缘并与所述第一金属层接触。
8.根据权利要求7所述的导电膜层，其特征在于，所述第一金属层和第三金属层采用的材料为钛，所述第二金属层采用的材料为铝。
9.根据权利要求7所述的导电膜层，其特征在于，所述第二金属层的厚度为4500A至5500A。
10.一种显示装置，其特征在于，包括如权利要求1至6任一项所述的导电膜层。
CN202010596512.4A 2020-06-28 2020-06-28 一种导电膜层、导电膜层制备方法及显示装置 Active CN111613629B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010596512.4A CN111613629B (zh) 2020-06-28 2020-06-28 一种导电膜层、导电膜层制备方法及显示装置
PCT/CN2020/103196 WO2022000605A1 (zh) 2020-06-28 2020-07-21 一种导电膜层、导电膜层制备方法及显示装置
US16/979,185 US11942239B2 (en) 2020-06-28 2020-07-21 Manufacturing method of conductive film
US18/427,894 US20240170180A1 (en) 2020-06-28 2024-01-31 Conductive film, manufacturing method of conductive film, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010596512.4A CN111613629B (zh) 2020-06-28 2020-06-28 一种导电膜层、导电膜层制备方法及显示装置

Publications (2)

Publication Number Publication Date
CN111613629A true CN111613629A (zh) 2020-09-01
CN111613629B CN111613629B (zh) 2022-09-09

Family

ID=72199124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010596512.4A Active CN111613629B (zh) 2020-06-28 2020-06-28 一种导电膜层、导电膜层制备方法及显示装置

Country Status (3)

Country Link
US (2) US11942239B2 (zh)
CN (1) CN111613629B (zh)
WO (1) WO2022000605A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113495388A (zh) * 2021-06-30 2021-10-12 Tcl华星光电技术有限公司 显示面板及显示面板的制备方法
WO2023246374A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 布线基板及其制备方法、发光面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929454A (zh) * 2011-08-12 2013-02-13 宸鸿科技(厦门)有限公司 电容式触控面板及降低其金属导体可见度的方法
CN103365013A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 一种阵列基板、液晶显示屏及显示装置
CN109256399A (zh) * 2018-10-31 2019-01-22 武汉天马微电子有限公司 一种显示面板及显示装置
CN110462830A (zh) * 2019-06-27 2019-11-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614618A (en) * 1970-05-06 1971-10-19 Ncr Co Magnetic susceptibility tester
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP5131505B2 (ja) * 2001-04-27 2013-01-30 Ｎｌｔテクノロジー株式会社 液晶表示装置
CN108735761A (zh) 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
CN107170679B (zh) 2017-05-19 2020-02-07 京东方科技集团股份有限公司 一种导电图形的制作方法、导电图形及显示基板
CN110098236A (zh) 2019-05-14 2019-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929454A (zh) * 2011-08-12 2013-02-13 宸鸿科技(厦门)有限公司 电容式触控面板及降低其金属导体可见度的方法
CN103365013A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 一种阵列基板、液晶显示屏及显示装置
CN109256399A (zh) * 2018-10-31 2019-01-22 武汉天马微电子有限公司 一种显示面板及显示装置
CN110462830A (zh) * 2019-06-27 2019-11-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113495388A (zh) * 2021-06-30 2021-10-12 Tcl华星光电技术有限公司 显示面板及显示面板的制备方法
CN113495388B (zh) * 2021-06-30 2023-12-01 Tcl华星光电技术有限公司 显示面板及显示面板的制备方法
WO2023246374A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 布线基板及其制备方法、发光面板、显示装置

Also Published As

Publication number Publication date
US11942239B2 (en) 2024-03-26
US20240170180A1 (en) 2024-05-23
US20230113605A1 (en) 2023-04-13
WO2022000605A1 (zh) 2022-01-06
CN111613629B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
CN106601781B (zh) 有机发光显示面板和显示装置
TWI524117B (zh) 用於ffs液晶驅動方式的顯示裝置用基板、ffs液晶驅動方式的顯示裝置、及用於ffs液晶驅動方式的顯示裝置用基板的製造方法
CN111613629B (zh) 一种导电膜层、导电膜层制备方法及显示装置
US20120138972A1 (en) Array substrate and a method for fabricating the same and an electronic paper display
CN106468972B (zh) 一种触控基板及其制造方法、触控装置
JPH0980416A (ja) 液晶表示装置
JP2007155962A (ja) 液晶表示装置
CN113889517A (zh) 一种显示面板及其制备方法、显示装置
JP5479603B2 (ja) 表示パネルおよびその製造方法
US11791553B2 (en) Phase shifter, fabrication method thereof, and antenna
US11005020B2 (en) Display panel and fabricating method thereof
JP2004341186A (ja) 薄膜トランジスタパネルおよびその製造方法
CN115810636A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板
CN112415801A (zh) 显示面板及显示装置
CN111490055A (zh) 像素阵列基板
KR100381864B1 (ko) 반사형액정표시장치및그제조방법
KR100552292B1 (ko) 반사형 액정 표시 장치 및 그 제조 방법
CN218548441U (zh) 阵列基板及显示面板
CN115132749B (zh) 阵列基板及显示面板
JPH1138437A (ja) 液晶表示装置及びその製造方法
CN112037651B (zh) 一种显示面板、制程方法及显示装置
CN110767693B (zh) 阵列基板、显示屏及显示终端
CN115993895A (zh) 触控模块及其制造方法
JP3370463B2 (ja) マトリックス型表示装置
CN117406505A (zh) 阵列基板、阵列基板的制备方法、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant