CN111610354A - 电流生成电路 - Google Patents

电流生成电路 Download PDF

Info

Publication number
CN111610354A
CN111610354A CN202010115115.0A CN202010115115A CN111610354A CN 111610354 A CN111610354 A CN 111610354A CN 202010115115 A CN202010115115 A CN 202010115115A CN 111610354 A CN111610354 A CN 111610354A
Authority
CN
China
Prior art keywords
current
terminal
amplifier circuit
resistor
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010115115.0A
Other languages
English (en)
Other versions
CN111610354B (zh
Inventor
宇都宫文靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN111610354A publication Critical patent/CN111610354A/zh
Application granted granted Critical
Publication of CN111610354B publication Critical patent/CN111610354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

提供减少因元件的制造工艺偏差而加入到所输入的电流的误差分量，并提高所生成的差电流的精度的电流生成电路。电流生成电路具备：第1电阻，其从第1端子被供给第1电流；第2电阻，其从第2端子被供给第2电流；第1放大器电路，其第1正侧输入端子被供给产生在第1电阻的电位，且第1负侧输入端子被供给产生在第2电阻的电位；以及第1MOS晶体管，其栅极与第1放大器电路的输出端子连接，源极与第1负侧输入端子连接，漏极与第1差电流端子连接。

Description

电流生成电路
技术领域
本发明涉及生成两个电流的差即差电流的电流生成电路。
背景技术
传感器装置中具备求出由各个传感器元件输出的电流的电流差的电流差测定电路。
由此，传感器装置例如通过如图5所示的求出电流差的电路（例如，参照专利文献1）求出从2个传感器元件各自输出的各电流的电流差，并基于该电流差进行感测（sensing）处理。
专利文献1的电路求出从端子514输入的电流I1与从端子516输入的电流I2的电流的差即差电流作为电流I3。
即，上述电路注入与通过电流I1而在电阻501产生的电位与通过电流I2而在电阻502产生的电位的电位差同样的电流I3，并将该电流I3作为电流I1与电流I2的差电流。
【现有技术文献】
【专利文献】
【专利文献1】日本特开平02－280406号公报。
发明内容
【发明要解决的课题】
上述的专利文献1的电路利用双极晶体管来构成，因此额外需要校正成为电流I3的偏移（offset）的流过双极晶体管的基极的基极电流的电路。
即，在电流I1的路径上，除了设置有检测电位差的电阻501之外，还设置有电阻509、双极晶体管503、505、507、511。另一方面，在电流I2的路径上，除了设置有检测电位差的电阻502之外，还设置有电阻510、双极晶体管504、506、508、512。
在此，电流I1的路径和电流I2的路径，为了高精度地生成差电流，需要作成为使构成各路径的各元件具有同样的特性。
然而，不仅在电阻501及502间存在制造工艺偏差，而且在电流I1的路径、电流I2的路径的各路径上的各元件也存在制造工艺偏差。
因此，在向电阻501及502各自供给的各电流I1、I2中，包含起因于路径上的元件的制造工艺偏差的误差分量。
特别是，在电流I1的路径上的元件和电流I2的路径上的元件的制造工艺偏差，作为一个增加电流而另一个减少电流的误差分量而生成的情况下，所生成的差电流会包含较大的误差。
即，专利文献1中，电流I1和电流I2包含各路径上的元件的制造工艺偏差造成的误差分量。
而且，专利文献1会注入电流I3作为包含误差分量的电流I1及电流I2的各个电流的差。
因此，专利文献1难以高精度生成电流I1和电流I2的差电流。
本发明鉴于这样的情形而构思，其目的在于提供电流生成电路，以减少加入到所输入的电流的、元件的制造工艺偏差造成的误差分量，提高所生成的差电流的精度。
【用于解决课题的方案】
本发明的电流生成电路，其特征在于，具备：第1电阻，其从第1端子被供给第1电流；第2电阻，其从第2端子被供给第2电流；第1放大器电路，其第1正侧输入端子被供给产生在所述第1电阻的电位，且第1负侧输入端子被供给产生在所述第2电阻的电位；以及第1MOS晶体管，其栅极与所述第1放大器电路的输出端子连接，源极与所述第1负侧输入端子连接，漏极与第1差电流端子连接。
【发明效果】
依据本发明，能够提供减少加入到所输入的电流的、元件的制造工艺偏差造成的误差分量，提高所生成的差电流的精度的电流生成电路。
附图说明
图1是示出依据本发明的第1实施方式的电流生成电路的结构例的电路图。
图2是示出本发明的第1实施方式中的放大器电路的结构例的电路图。
图3是示出依据本发明的第2实施方式的电流生成电路的结构例的电路图。
图4是示出本发明的第2实施方式中的放大器电路的结构例的电路图。
图5是示出求出差电流的现有电路的结构的电路图。
具体实施方式
＜第1实施方式＞
以下，参照附图，对本发明的第1实施方式进行说明。图1是示出依据本发明的第1实施方式的电流生成电路的结构例的电路图。电流生成电路1具备：电阻101（第1电阻）；电阻102（第2电阻）；放大器电路103（第1放大器电路）；放大器电路104（第2放大器电路）；NMOS晶体管105（第1MOS晶体管）及NMOS晶体管106（第2MOS晶体管）的各个晶体管。上述NMOS晶体管105及NMOS晶体管106各自为增强型的N沟道MOS晶体管。
电阻101的一端与接地（VSS）端子（VSS端子）连接，另一端与端子T11（第1端子）、放大器电路103的正侧输入端子103P（第1正侧输入端子）、放大器电路104的负侧输入端子104N（第2负侧输入端子）及NMOS晶体管106的源极连接。
电阻102的一端与接地（VSS）端子连接，另一端与端子T12（第2端子）、放大器电路103的负侧输入端子103N（第1负侧输入端子）、放大器电路104的正侧输入端子104P（第2正侧输入端子）及NMOS晶体管105的源极连接。
放大器电路103的输出端子103O与NMOS晶体管105的栅极连接。
放大器电路104的输出端子104O与NMOS晶体管106的栅极连接。
NMOS晶体管105的漏极与差电流端子T13＿1（第1差电流端子）连接。
NMOS晶体管106的漏极与差电流端子T13＿2（第2差电流端子）连接。
在本实施方式中，电阻101和电阻102的电阻值相同。NMOS晶体管105与NMOS晶体管106具有相同的电特性，另外放大器电路103与放大器电路104具有相同的电特性。
端子T11上，通过外部电路（例如，一个传感器元件）被注入电流I1（第1电流）。
端子T12上，通过外部电路（例如，另一个传感器元件）被注入电流I2（第2电流）。
差电流端子T13＿1上，从外部电路被注入电流I3＿1。
差电流端子T13＿2上，从外部电路被注入电流I3＿2。
以下，利用图1，对本实施方式的电流生成电路中的差电流的生成动作进行说明。在以下的说明中，将连接点P1的电位设为电位VP1，将连接点P2的电位设为电位VP2。
・I1＞I2的情况
在I1＞I2的情况下，成为V101＞V102、VP1＞VP2。
在此，电压V101是当电流I1流过电阻101时，因电压降在电阻101的两端产生的电位。同样地，电压V102是当电流I2流过电阻102时，因电压降在电阻102的两端产生的电位。
此时，放大器电路104因为向负侧输入端子104N输入的电位VP1超过向正侧输入端子104P输入的电位VP2而从输出端子104O输出电压VSS。
由此，NMOS晶体管106因为栅极上被施加电压VSS而成为截止状态，不会从差电流端子T13＿2对电阻101抽取出（注出）电流I3＿2（漏极电流）。因此，作为电流I1流动带来的电压降，在电阻101的两端生成电压V101。
另一方面，放大器电路103因为向正侧输入端子103P输入的电位VP1超过向负侧输入端子103N输入的电位VP2而从输出端子103O输出电压VCON1。作为与电位VP1和电位VP2的电位差成比例的电压值，放大器电路103输出电压VCON1。
而且，NMOS晶体管105因栅极上被施加上述电压VCON1而从差电流端子T13＿1对电阻102注入与电压VCON1成比例的电流I3＿1。
因此，作为合成电流I2及电流I3＿1的合成电流带来的电压降，在电阻102的两端生成电压V102。
此时，电位VP2成为与电位VP1相同的电压的情况下，放大器电路103将从输出端子103O输出的电压固定为既定电压值VCN1并加以输出。
当该既定电压值VCN1施加在栅极时，作为NMOS晶体管105的漏极电流，从差电流端子T13＿1流入的电流I3＿1就是电流I2相对于电流I1的差电流。
・I1＜I2的情况
在I1＜I2的情况下，成为V101＜V102、VP1＜VP2。
此时，放大器电路103因为向负侧输入端子103N输入的电位VP2超过向正侧输入端子103P输入的电位VP1而从输出端子103O输出电压VSS。
由此，NMOS晶体管105因为栅极上被施加电压VSS而成为截止状态，不会从差电流端子T13＿1对电阻102注入电流I3＿1（漏极电流）。因此，作为电流I2流动带来的电压降，在电阻102的两端生成电压V102。
另一方面，放大器电路104因为向正侧输入端子104P输入的电位VP2超过向负侧输入端子104N输入的电位VP1而从输出端子104O输出电压VCON2。作为与电位VP2和电位VP1的电位差成比例的电压值，放大器电路104输出电压VCON2。
而且，NMOS晶体管106因栅极上被施加上述电压VCON2而从差电流端子T13＿2对电阻101注入与电压VCON2成比例的电流I3＿2。
因此，作为合成电流I1及电流I3＿2的合成电流带来的电压降，在电阻101的两端生成电压V101。
此时，电位VP1上升而成为与电位VP2相同的电压的情况下，放大器电路104将从输出端子104O输出的电压固定为既定电压值VCN2并加以输出。
当该既定电压值VCN2施加在栅极时，作为NMOS晶体管106的漏极电流，从差电流端子T13＿2流入的电流I3＿2就是电流I1相对于电流I2的差电流。
如上述，在本实施方式中，I1＞I2的情况下，电流I1和电流I2的差电流流过差电流端子T13＿1，另一方面，I1＜I2的情况下，电流I2和电流I1的差电流流过差电流端子T13＿2。
本实施方式对NMOS晶体管的栅极施加放大器电路的输出电压而进行所注入的电流的电流值的控制，无需如利用双极晶体管的情况那样，设置用于校正对所输入的电流加入而成为误差分量的基极电流的电路（多个双极晶体管等的元件）。
因此，依据本实施方式，求差电流时的误差只是电阻101及电阻102的制造工艺偏差造成的电阻值的偏差，能够高精度生成电流I1及I2的差电流。
图2是示出本发明的第1实施方式中的放大器电路的结构例的电路图。此外，放大器电路104具有实质上与放大器电路103相同的结构要素，因此以放大器电路103的说明取代放大器电路104的说明。图2中记载的括弧内的标号104、104N及104P表示第1实施方式中的放大器电路为放大器电路104的情况。
在图2中，放大器电路103（或放大器电路104）具备：恒流源1011；PMOS晶体管1012及1013；NMOS晶体管1014及1015；恒流源1016；NMOS晶体管1017。PMOS晶体管1012及1013为增强型的P沟道MOS晶体管。NMOS晶体管1014、1015及1017为增强型的N沟道MOS晶体管。
PMOS晶体管1012的源极经由恒流源1011而与电源（VDD）端子连接。电源（VDD）端子上被施加电压VDD。另外，PMOS晶体管1012的栅极与放大器电路103（104）的负侧输入端子103N（104N）连接，漏极与NMOS晶体管1014的漏极及栅极、NMOS晶体管1015的栅极连接。
PMOS晶体管1013的源极经由恒流源1011而与电源（VDD）端子连接，栅极与放大器电路103（104）的正侧输入端子103P（104P）连接，漏极与NMOS晶体管1015的漏极及NMOS晶体管1017的栅极连接。
NMOS晶体管1014的漏极与自身的栅极及NMOS晶体管1015的栅极连接，源极与接地（VSS）端子连接。
NMOS晶体管1015的漏极与NMOS晶体管1017的栅极连接，源极与接地（VSS）端子连接。
上述NMOS晶体管1014及1015构成电流反射镜电路。
NMOS晶体管1017的漏极经由恒流源1016而与电源（VDD）端子及放大器电路103（104）的输出端子103O（104O）连接，源极与接地（VSS）端子连接。
如上述，放大器电路103中，端子T11与作为正侧输入端子103P的PMOS晶体管1013的栅极连接，端子T12与作为负侧输入端子103N的PMOS晶体管1012的栅极连接。因此，电流不会对PMOS晶体管1012及1013的栅极流入，不会对电流I1及I2各自产生影响，而从输出端子103O输出既定电压VCON。
另外，由于输出端子103O与NMOS晶体管105的栅极连接，所以电流不会从输出端子103O流到外部，能够高精度输出既定电压VCON。在放大器电路104的情况下，也与上述的放大器电路103同样，不会对电流I1及I2各自产生影响。
因此，依据本实施方式，通过利用由MOS晶体管构成的放大器电路103，能够高精度生成电流I1及I2的差电流。
另外，在无需检测电流I1及I2的哪一个比另一个大而检测电流I1、I2各自的差电流、即作为绝对值的差电流的情况下，也可为将差电流端子T13＿1及T13＿2各自进行合并而作为差电流端子T13的结构。在该情况下，差电流端子T13上连接有NMOS晶体管105及106各自的漏极。
该结构中，在以削减端子数为目的而需要检测出电流I1及I2的哪一个较大的情况下，能够由放大器电路103及104各自的输出端子的电压检测出电流I1及I2的哪一个比另一个大。
另外，在想要获得差电流的两个电流中确定一个电流大于另一个的条件下，要生成该两个电流的差电流的情况下，将电流值较大的作为电流I1输入端子T11，而将电流值较小的作为电流I2输入端子T12。
在该条件下的情况下，无需设置放大器电路104、NMOS晶体管106及差电流端子T13＿2，而能够简单化电路。
＜第2实施方式＞
以下，参照附图，对本发明的第2实施方式进行说明。图3是示出依据本发明的第2实施方式的电流生成电路的结构例的电路图。电流生成电路2具备：电阻201（第1电阻）；电阻202（第2电阻）；放大器电路203（第1放大器电路）；放大器电路204（第2放大器电路）；PMOS晶体管205（第1MOS晶体管）及PMOS晶体管206（第2MOS晶体管）的各晶体管。上述PMOS晶体管205及206各自为增强型的P沟道MOS晶体管。
电阻201的一端与电源（VDD）端子（VDD端子）连接，另一端与端子T21（第1端子）、放大器电路203的正侧输入端子203P（第1正侧输入端子）、放大器电路204的负侧输入端子204N（第2负侧输入端子）及PMOS晶体管206的源极连接。
电阻202的一端与电源（VDD）端子连接，另一端与端子T22（第2端子）、放大器电路203的负侧输入端子203N、放大器电路204的正侧输入端子204P及PMOS晶体管205的源极连接。
放大器电路203的输出端子203O与PMOS晶体管205的栅极连接。
放大器电路204的输出端子204O与PMOS晶体管206的栅极连接。
PMOS晶体管205的漏极与差电流端子T23＿1（第1差电流端子）连接。
PMOS晶体管206的漏极与差电流端子T23＿2（第2差电流端子）连接。
在本实施方式中，电阻201和电阻202的电阻值相同。PMOS晶体管205与PMOS晶体管206具有相同的电特性，另外放大器电路203与放大器电路204具有相同的电特性。
在端子T21上，通过外部电路（例如，一个传感器元件）被抽取出电流I1（第1电流）。
在端子T22上，通过外部电路（例如，另一个传感器元件）被抽取出电流I2（第2电流）。
在差电流端子T23＿1上，向外部电路抽取出电流I3＿1。
在差电流端子T23＿2上，向外部电路抽取出电流I3＿2。
以下，利用图3说明本实施方式的电流生成电路中的差电流的生成的动作。在以下的说明中，将连接点Q1的电位设为电位VQ1，将连接点Q2的电位设为电位VQ2。
・I1＞I2的情况
在I1＞I2的情况下，成为V201＞V202、VQ1＜VQ2。
此时，放大器电路204因为向负侧输入端子204N输入的电位VQ1小于向正侧输入端子204P输入的电位VQ2而从输出端子204O输出电压VDD。
由此，PMOS晶体管206因栅极上被施加电压VDD而成为截止状态，不会从差电流端子T23＿2抽取出电流I3＿2。因此，电压V201作为电流I1流动带来的电压降，生成在电阻201的两端。
另一方面，放大器电路203因为向正侧输入端子203P输入的电位VQ1小于向负侧输入端子203N输入的电位VQ2而从输出端子203O输出电压VCON3。放大器电路203作为与电位VQ1和电位VQ2的电位差成比例的电压值输出电压VCON3。
而且，PMOS晶体管205因栅极上被施加上述电压VCON3而从差电流端子T23＿1抽取出与电压VCON3成比例的电流I3＿1。
因此，作为合成电流I2及电流I3＿1的合成电流带来的电压降，在电阻202的两端生成电压V202。
此时，在电压V202上升、电位VQ2下降而成为与电位VQ1相同的电压的情况下，放大器电路203将从输出端子203O输出的电压固定为既定电压值VCN3并加以输出。
当该既定电压值VCN3施加在栅极时，作为PMOS晶体管205的漏极电流从差电流端子T23＿1流出的电流I3＿1就是电流I2相对于电流I1的差电流。
・I1＜I2的情况
在I1＜I2的情况下，成为V101＜V102、VQ1＞VQ2。
此时，放大器电路203因为向负侧输入端子203N输入的电位VQ2小于向正侧输入端子203P输入的电位VQ1而从输出端子203O输出电压VDD。
由此，PMOS晶体管205因栅极上被施加电压VDD而成为截止状态，不会从差电流端子T23＿1抽取出电流I3＿1。因此，作为电流I2流动带来的电压降，在电阻202的两端生成电压V202。
另一方面，放大器电路204因为向正侧输入端子204P输入的电位VQ2小于向负侧输入端子204N输入的电位VQ1而从输出端子204O输出电压VCON4。作为与电位VQ2和电位VQ1的电位差成比例的电压值，放大器电路204输出电压VCON4。
而且，PMOS晶体管206因栅极上被施加上述电压VCON4而从差电流端子T23＿2抽取出与电压VCON4成比例的电流I3＿2。
因此，作为合成电流I1及电流I3＿2的合成电流带来的电压降，在电阻201的两端生成电压V201。
此时，在电压V201上升、电位VQ1下降而成为与电位VQ2相同的电压的情况下，放大器电路204将从输出端子204O输出的电压固定为既定电压值VCN4并加以输出。
当该既定电压值VCN4施加在栅极时，作为PMOS晶体管206的漏极电流从差电流端子T23＿2流出的电流I3＿2就是电流I1相对于电流I2的差电流。
如上述，在本实施方式中，I1＞I2的情况下，电流I1与电流I2的差电流流过差电流端子T23＿1，另一方面，I1＜I2的情况下，电流I2与电流I1的差电流流过差电流端子T23＿2。
本实施方式与第1实施方式同样，对PMOS晶体管的栅极施加放大器电路的输出电压而进行电流值的控制，因此无需如利用双极晶体管的情况那样，设置用于校正对电流加入而成为误差分量的基极电流的电路（多个双极晶体管等的元件）。
因此，依据本实施方式，求出差电流时的误差只是电阻201及电阻202的制造工艺偏差造成的电阻值的偏差，能够高精度生成电流I1及I2的差电流。
图4是示出本发明的第2实施方式中的放大器电路的结构例的电路图。此外，放大器电路204具有实质上与放大器电路203相同的结构要素，因此以放大器电路203的说明取代放大器电路204的说明。图4中记载的括弧内的标号204、204N及204P表示第2实施方式中的放大器电路为放大器电路204的情况。
在图4中，放大器电路203（或放大器电路204）具备：PMOS晶体管2011、2012；NMOS晶体管2013及2014；恒流源2015；PMOS晶体管2016；恒流源2017。PMOS晶体管2011、2012及2016是增强型的P沟道MOS晶体管。NMOS晶体管2013及2014是增强型的N沟道MOS晶体管。
PMOS晶体管2011的源极与电源（VDD）端子连接，栅极与自身的漏极及PMOS晶体管2012的栅极连接，漏极与NMOS晶体管2013的漏极连接。
PMOS晶体管2012的源极与电源（VDD）端子连接，漏极与NMOS晶体管2014的漏极及PMOS晶体管2016的栅极连接。
上述PMOS晶体管2011及2012构成电流反射镜电路。
NMOS晶体管2013的栅极与放大器电路203（204）的负侧输入端子203N（204N）连接，源极经由恒流源2015而与接地（VSS）端子连接。
NMOS晶体管2014的栅极与放大器电路203（204）的正侧输入端子203P（204P）连接，源极经由恒流源2015而与接地（VSS）端子连接。
PMOS晶体管2016的源极与电源（VDD）端子连接，漏极经由恒流源2017而与接地（VSS）端子及放大器电路203（204）的输出端子203O（204O）连接。
如上述，放大器电路203中，端子T21与作为正侧输入端子203P的NMOS晶体管2014的栅极连接，端子T22与作为负侧输入端子203N的NMOS晶体管2013的栅极连接。因此，电流不会对NMOS晶体管2013及2014的栅极流入，不会对电流I1及I2各自产生影响，而从输出端子203O输出既定电压VCON。
另外，由于输出端子203O与PMOS晶体管205的栅极连接，所以电流不会从输出端子203O流到外部，而能够高精度输出既定电压VCON。在放大器电路204的情况下，也与上述的放大器电路203同样，不会对电流I1及I2各自产生影响。
因此，依据本实施方式，通过利用由MOS晶体管构成的放大器电路203，能够高精度生成电流I1及I2的差电流。
另外，在无需检测电流I1及I2的哪一个比另一个大而检测电流I1、I2各自的差电流、即作为绝对值的差电流的情况下，也可为差电流端子T23＿1及T23＿2各自进行合并而作为差电流端子T23的结构。在该情况下，差电流端子T23上连接有PMOS晶体管205及206各自的漏极。
该结构中，在以削减端子数为目的而需要检测出电流I1及I2的哪一个较大的情况下，能够由放大器电路203及204各自的输出端子的电压检测出电流I1及I2的哪一个比另一个大。
另外，在想要获得差电流的两个电流中确定一个电流大于另一个的条件下，要生成该两个电流的差电流的情况下，将电流值较大的作为电流I1输入端子T21，而将电流值较小的作为电流I2输入端子T22。
在该条件下的情况下，无需设置放大器电路204、PMOS晶体管206及差电流端子T23＿2，而能够简单化电路。
以上，参照附图详细说明了本发明的实施方式，但这些实施方式是作为例子而提出的，具体的结构并不限于该实施方式，并不打算限定发明的范围。这些实施方式能够由其他的各种方式实施，在不脱离发明要点的范围内，能够进行各种省略、置换、变更。另外，这些实施方式或其变形包括在发明的范围、要点中，并且包括在权利要求书中记载的发明及其等同的范围内。
【标号说明】
1、2 电流生成电路；101、102、201、202 电阻；103、104、203、204 放大器电路；105、106、1014、1015、1017、2013、2014 NMOS晶体管；205、206、1012、1013、2011、2012、2016 PMOS晶体管；1011、1016、2015、2017 恒流源；P1、P2、Q1、Q2 连接点；T11、T12、T21、T22 端子；T13＿1、T13＿2、T23＿1、T23＿2 差电流端子。

Claims (9)

1.一种电流生成电路，其特征在于，具备：
第1电阻，其从第1端子被供给第1电流；
第2电阻，其从第2端子被供给第2电流；
第1放大器电路，其第1正侧输入端子被供给产生在所述第1电阻的电位，且第1负侧输入端子被供给产生在所述第2电阻的电位；以及
第1MOS晶体管，其栅极与所述第1放大器电路的输出端子连接，源极与所述第1负侧输入端子连接，漏极与第1差电流端子连接。
2.如权利要求1所述的电流生成电路，其特征在于：
所述第1电阻的一端与所述第2电阻的一端和既定电位的端子连接，且所述第1电阻的另一端与所述第1正侧输入端子连接，
所述第2电阻的另一端与所述第1负侧输入端子连接。
3.如权利要求2所述的电流生成电路，其特征在于：
所述第1MOS晶体管为N沟道MOS晶体管。
4.如权利要求2所述的电流生成电路，其特征在于：
所述第1MOS晶体管为P沟道MOS晶体管。
5.如权利要求2所述的电流生成电路，其特征在于：
所述既定电位的端子为VSS端子。
6.如权利要求2所述的电流生成电路，其特征在于：
所述既定电位的端子为VDD端子。
7.如权利要求1至权利要求6的任一项所述的电流生成电路，其特征在于：
所述第1放大器电路由MOS晶体管形成，所述第1正侧输入端子及所述第1负侧输入端子由既定MOS晶体管的栅极形成。
8.如权利要求1所述的电流生成电路，其特征在于，还具备：
第2放大器电路，其第2负侧输入端子被供给产生在所述第1电阻的电位，且第2正侧输入端子被供给产生在所述第2电阻的电位；以及
第2MOS晶体管，其栅极与所述第2放大器电路的输出端子连接，源极与所述第2负侧输入端子连接，漏极与第2差电流端子连接。
9.如权利要求8所述的电流生成电路，其特征在于：
所述第1放大器电路由MOS晶体管形成，所述第1正侧输入端子及所述第1负侧输入端子由既定MOS晶体管的栅极形成，
所述第2放大器电路由MOS晶体管形成，所述第2正侧输入端子及所述第2负侧输入端子由既定MOS晶体管的栅极形成。
CN202010115115.0A 2019-02-25 2020-02-25 电流生成电路 Active CN111610354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-031902 2019-02-25
JP2019031902A JP7241565B2 (ja) 2019-02-25 2019-02-25 電流生成回路

Publications (2)

Publication Number Publication Date
CN111610354A true CN111610354A (zh) 2020-09-01
CN111610354B CN111610354B (zh) 2024-04-30

Family

ID=72141849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010115115.0A Active CN111610354B (zh) 2019-02-25 2020-02-25 电流生成电路

Country Status (3)

Country Link
US (1) US11249504B2 (zh)
JP (1) JP7241565B2 (zh)
CN (1) CN111610354B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112631366A (zh) * 2020-11-26 2021-04-09 玄武石半导体(武汉)有限公司 连续分段线性电流的控制电路及其控制方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885477A (en) * 1987-06-08 1989-12-05 U.S. Philips Corporation Differential amplifier and current sensing circuit including such an amplifier
JP2000183717A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 半導体装置
CN1543027A (zh) * 2003-04-28 2004-11-03 株式会社东芝 偏流生成电路、激光二极管驱动电路和光通信用发送器
CN101329588A (zh) * 2007-05-01 2008-12-24 恩益禧电子股份有限公司 过电流保护电路
CN101645694A (zh) * 2008-08-05 2010-02-10 恩益禧电子股份有限公司 运算放大器电路和显示面板驱动装置
JP2010074379A (ja) * 2008-09-17 2010-04-02 Ricoh Co Ltd ドライバ回路、及び電子回路装置
US20120001613A1 (en) * 2010-07-01 2012-01-05 Conexant Systems, Inc. High-bandwidth linear current mirror
CN106066419A (zh) * 2015-04-20 2016-11-02 精工半导体有限公司 电流检测电路
CN107168433A (zh) * 2016-03-07 2017-09-15 精工半导体有限公司 输出电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055812A (en) * 1976-08-13 1977-10-25 Rca Corporation Current subtractor
GB2135846B (en) * 1983-02-04 1986-03-12 Standard Telephones Cables Ltd Current splitter
DE3908765C1 (en) 1989-03-17 1990-07-26 Telefunken Electronic Gmbh, 7100 Heilbronn, De Circuit for forming current differences and the use of this circuit
US6646463B1 (en) * 2000-08-15 2003-11-11 Alliance Semiconductor Impedance emulator
US6778005B2 (en) * 2001-12-28 2004-08-17 Texas Instruments Incorporated High PSRR current source
JP2005065134A (ja) 2003-08-20 2005-03-10 Asahi Kasei Microsystems Kk カレントミラー回路
JP4878181B2 (ja) 2006-03-06 2012-02-15 株式会社リコー 電流検出回路および該電流検出回路を利用した電流モードｄｃ−ｄｃコンバータ
IT1404585B1 (it) * 2010-11-11 2013-11-22 St Microelectronics Srl Trasduttore temperatura-corrente
JP2012164078A (ja) * 2011-02-04 2012-08-30 Seiko Instruments Inc ボルテージレギュレータ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885477A (en) * 1987-06-08 1989-12-05 U.S. Philips Corporation Differential amplifier and current sensing circuit including such an amplifier
JP2000183717A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 半導体装置
CN1543027A (zh) * 2003-04-28 2004-11-03 株式会社东芝 偏流生成电路、激光二极管驱动电路和光通信用发送器
CN101329588A (zh) * 2007-05-01 2008-12-24 恩益禧电子股份有限公司 过电流保护电路
CN101645694A (zh) * 2008-08-05 2010-02-10 恩益禧电子股份有限公司 运算放大器电路和显示面板驱动装置
JP2010074379A (ja) * 2008-09-17 2010-04-02 Ricoh Co Ltd ドライバ回路、及び電子回路装置
US20120001613A1 (en) * 2010-07-01 2012-01-05 Conexant Systems, Inc. High-bandwidth linear current mirror
CN106066419A (zh) * 2015-04-20 2016-11-02 精工半导体有限公司 电流检测电路
CN107168433A (zh) * 2016-03-07 2017-09-15 精工半导体有限公司 输出电路

Also Published As

Publication number Publication date
CN111610354B (zh) 2024-04-30
JP2020135746A (ja) 2020-08-31
US11249504B2 (en) 2022-02-15
US20200272189A1 (en) 2020-08-27
JP7241565B2 (ja) 2023-03-17

Similar Documents

Publication Publication Date Title
US10224922B1 (en) Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages
US20090206806A1 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
US11099081B2 (en) Current generating circuits capable of generating currents with different temperature coefficients and flexibly adjusting slope of the temperature coefficient
CN111505542B (zh) 应力补偿控制电路及半导体传感器装置
CN109150143B (zh) 高电压比较器
US8723555B2 (en) Comparator circuit
CN111610354B (zh) 电流生成电路
US6759878B2 (en) Voltage comparator circuit and substrate bias adjusting circuit using same
US9000831B2 (en) Pass gate circuit
JP5884234B2 (ja) 基準電圧回路
CN109491429B (zh) 带隙参考电压产生电路和带隙参考电压产生系统
US7057445B2 (en) Bias voltage generating circuit and differential amplifier
US6501303B1 (en) Semiconductor integrated circuit
CN114726352A (zh) 半导体器件
KR20170113198A (ko) 전류 검출 회로
JP7305934B2 (ja) 差動増幅回路を備える装置
JP2004304632A (ja) パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路
JP6672067B2 (ja) 安定化電源回路
US11249118B2 (en) Current sensing circuit
JP6306413B2 (ja) レギュレータ回路
US9356587B2 (en) High voltage comparison circuit
JP2565528B2 (ja) ヒステリシスコンパレータ回路
TWI819947B (zh) 開關電路
US20240134406A1 (en) Electronic circuit comprising a reference voltage circuit and a start check circuit
JP2008085541A (ja) 電圧レベル検出回路およびそれを用いたパワーオンリセット回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Nagano

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: ABLIC Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant