CN111602251A - 半导体装置和其制作方法 - Google Patents

半导体装置和其制作方法 Download PDF

Info

Publication number
CN111602251A
CN111602251A CN202080001057.7A CN202080001057A CN111602251A CN 111602251 A CN111602251 A CN 111602251A CN 202080001057 A CN202080001057 A CN 202080001057A CN 111602251 A CN111602251 A CN 111602251A
Authority
CN
China
Prior art keywords
gate structure
semiconductor device
material layer
length
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080001057.7A
Other languages
English (en)
Inventor
廖航
张礼杰
黃敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Publication of CN111602251A publication Critical patent/CN111602251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开提供了一种半导体装置和其制作方法。所述半导体装置包含III‑V族材料层和栅极结构。所述栅极结构包含第一部分和所述第一部分上的第二部分。所述第一部分位于所述III‑V族材料层上。所述第一部分具有第一表面和与所述第一表面相反并且邻近所述III‑V族材料层的第二表面。所述栅极结构的所述第一部分的所述第二表面的长度小于所述栅极结构的所述第一部分的所述第一表面的长度。所述栅极结构的所述第二部分的长度小于所述栅极结构的所述第一部分的所述长度。

Description

半导体装置和其制作方法
技术领域
本公开涉及一种半导体装置和其制作方法，并且更具体地涉及一种具有III-V族材料层的半导体装置和其制作方法。
背景技术
包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件由于其特性而可以在各种条件或各种环境中(例如，在不同的电压和频率下)运行或工作。
半导体组件可以包含异质结双极性晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。
发明内容
在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III-V族材料层和栅极结构。所述栅极结构包含第一部分和所述第一部分上的第二部分。所述第一部分位于所述III-V族材料层上。所述第一部分具有第一表面和与所述第一表面相反并且邻近所述III-V族材料层的第二表面。所述栅极结构的所述第一部分的所述第二表面的长度小于所述栅极结构的所述第一部分的所述第一表面的长度。所述栅极结构的所述第二部分的长度小于所述栅极结构的所述第一部分的所述长度。
在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III-V族材料层和栅极结构。所述栅极结构包含第一部分和所述第一部分上的第二部分。所述第一部分位于所述III-V族材料层上。所述第一部分具有第一表面和与所述第一表面相反并且邻近所述III-V族材料层的第二表面。所述栅极结构的所述第一部分的所述第一表面的长度与所述栅极结构的所述第一部分的所述第二表面的长度的比率在约大于1到约1.6的范围内。
在本公开的一些实施例中，提供了一种用于制造半导体装置的方法。所述方法包含形成III-V族材料层以及在所述III-V族材料层上形成第一材料层。所述用于制造半导体装置的方法进一步包含在所述第一材料层上形成第二材料层以及去除所述第一材料层的一部分以使所述第一材料层朝向所述III-V族材料层逐渐变窄。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能不一定按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体装置的横截面视图；
图2是根据本公开的一些实施例的半导体装置的横截面视图；
图3是根据本公开的一些实施例的半导体装置的横截面视图；
图4是根据本公开的一些实施例的半导体装置的横截面视图；
图5A、5B和5C展示了根据本公开的一些实施例的在制造半导体装置中的几种操作；
图6A、6B和6C展示了根据本公开的一些实施例的在制造半导体装置中的几种操作；
图7是根据本公开的一些实施例的半导体装置的横截面视图；并且
图8示出了根据本公开的一些实施例的传导电阻(Ron)对栅极电压(Vgs)的曲线。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上形成第一特征的引用可以包含将第一特征和第二特征被形成为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成另外的特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定上下文中具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
图1是根据本公开的一些实施例的半导体装置1的横截面视图。如图1所示，半导体装置1包含III-V族材料层11和栅极结构12。
III-V族材料层11可以包含III族氮化物层111和III族氮化物层111上的III族氮化物层113。在一些实施例中，III族氮化物层111可以安置在衬底(图1中未示出)上。衬底可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底可以包含但不限于蓝宝石、绝缘体上硅(SOI)或其它合适的材料。在一些实施例中，衬底可以进一步包含掺杂区域，例如，p阱、n阱等。
III族氮化物层111可以包含但不限于III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物可以进一步包含但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，III族氮化物层111可以包含带隙为约3.4eV的GaN层。
III族氮化物层113可以与III族氮化物层111直接接触。III族氮化物层113可以包含但不限于III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物可以进一步包含但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，III族氮化物层113可以包含带隙为约4eV的AlGaN。
在III族氮化物层111与III族氮化物层113之间，例如在III族氮化物层111与III族氮化物层113的界面处形成有异质结，并且不同氮化物的异质结的极化在邻近III族氮化物层111与III族氮化物层113的界面形成二维电子气(2DEG)区域115。在一些实施例中，2DEG区域115形成于III族氮化物层111中。III族氮化物层111可以向2DEG区域115提供电子或从所述2DEG区域去除电子，由此控制半导体装置1的传导。
栅极结构12可以包含部分121和部分121上的部分123。部分121可以位于III-V族材料层110上。在一些实施例中，栅极结构12的部分121具有表面121a(也称为“上表面”)，并且部分121进一步具有与表面121a相反并且邻近III-V族材料层11的表面121b(也称为“底表面”)。
在一些实施例中，从横截面视图的角度看，栅极结构12的部分121逐渐变窄。在一些实施例中，栅极结构12的部分121朝向III-V族材料层11逐渐变窄。在一些实施例中，栅极结构12的部分121具有在表面121a与表面121b之间延伸的表面121c1(也称为“侧表面”)，并且由表面121c1相对于表面121b限定的角度θ1在约95°到约145°的范围内。在一些实施例中，由表面121c1相对于表面121b限定的角度θ1在约110°到约130°的范围内。
在一些实施例中，栅极结构12的部分121进一步具有在表面121a与表面121b之间延伸的表面121c2(也称为“侧表面”)，并且表面121c2与表面121c1相反。在一些实施例中，由表面121c2相对于表面121b限定的角度θ2在约95°到约145°的范围内。在一些实施例中，由表面121c1相对于表面121b限定的角度θ2在约110°到约130°的范围内。在一些实施例中，角度θ1可以与角度θ2相同或不同。
在一些实施例中，栅极结构12的部分121的表面121b(也称为“底表面”)的长度L2小于栅极结构12的部分121的表面121a(也称为“上表面”)的长度L1。在一些实施例中，栅极结构12的部分121的表面121a的长度L1与栅极结构12的部分121的表面121b的长度L2的比率在约1到约1.6的范围内。在一些实施例中，栅极结构12的部分121的表面121a的长度L1与栅极结构12的部分121的表面121b的长度L2的比率可以进一步在约1.1到约1.4的范围内。
在一些实施例中，栅极结构12的部分121的表面121a(也称为“上表面”)是基本上平面的。在一些实施例中，III-V族材料层11与栅极结构12的部分121的表面121b(也称为“底表面”)直接接触。在一些实施例中，表面121c1(也称为“侧表面”)的平均表面粗糙度小于约0.2μm。在一些实施例中，表面121c2(也称为“侧表面”)的平均表面粗糙度小于约0.2μm。
在一些实施例中，栅极结构12的部分121可以是或包含III-V族层。在一些实施例中，栅极结构12的部分121可以是或包含外延p型III-V族材料。栅极结构12的部分121可以包含例如但不限于III族氮化物，例如，化合物AlyGa(1-y)N，其中y≤1。在一些实施例中，栅极结构12的部分121的材料可以包含p型掺杂III-V族层。在一些实施例中，栅极结构12的部分121的材料可以包含p型掺杂GaN。
栅极结构12的部分123可以位于栅极结构12的部分121上。在一些实施例中，栅极结构12的部分123与栅极结构12的部分121直接接触。在一些实施例中，栅极结构12的部分123与栅极结构12的部分121的表面121a(也称为“上表面”)直接接触。在一些实施例中，栅极结构12的部分123的表面123b(也称为“底表面”)与栅极结构12的部分121的表面121a直接接触。在一些实施例中，栅极结构12的部分123的长度L3小于栅极结构12的部分121的长度L1。在一些实施例中，长度L3是指栅极结构12的部分123的表面123b的长度。
在一些实施例中，栅极结构12的部分121的表面121a(也称为“上表面”)的长度L1与栅极结构12的部分123的表面123b(也称为“底表面”)的长度L3的比率在约1.4到约2.4的范围内。在一些实施例中，长度L1与长度L3的比率可以进一步在约1.6到约2.2的范围内。
在一些实施例中，栅极结构12的部分123可以是或包含栅极金属。在一些实施例中，栅极金属可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
在一些实施例中，2DEG区域115形成于栅极结构12的部分121下方，并且被设定为当栅极结构12处于零偏压状态时处于关闭状态。当向栅极结构12施加电压时，在栅极结构12下方的区域中会感生电子或电荷。当电压增加时，所感生的电子或电荷的数量也增加。此类装置可以被称为增强型装置。
在一些情况下，栅极结构包含半导体栅极和半导体栅极的上表面上的金属栅极，半导体栅极的底表面邻近沟道区，并且沟道区由半导体栅极的底表面的长度限定。当半导体栅极的底表面的长度大于半导体栅极的上表面的长度时，半导体栅极的底表面的边缘部分超过半导体栅极的上表面的外边缘并且从俯视图的角度看相对远离金属栅极。如此，沟道区的与半导体栅极的底表面的边缘部分相对应的部分具有相对较高的传导电阻，并且金属栅极对沟道区的具有相对较高的传导电阻的这些部分具有相对较差的控制能力。
根据本公开的一些实施例，栅极结构12的部分121的底表面(即，表面121b)的长度L2小于栅极结构12的部分121的上表面(即，表面121a)的长度L1，并且因此，从俯视图的角度看，底表面(即，表面121b)下方的整个沟道区相对靠近栅极结构12的部分123。因此，整个沟道区可以具有相对较低的传导电阻，栅极结构12的部分123对沟道区具有相对良好的控制能力，并且因此提高了半导体装置1的电性能。
另外，当长度L1与长度L2的比率在大于1到约1.6或约1.1到约1.4的临界范围内时，可以进一步使沟道区足够长，而不会对半导体装置1的电性能产生不利影响。
此外，根据本公开的一些实施例，栅极结构12的部分121的侧表面(即，表面121c1和/或121c2)和底表面(即，表面121b)形成在约95°到约145°或约110°到约130°的临界范围内的角度θ1和/或角度θ2，使得部分121的接触III-V族材料层11的底表面(即，表面121b)的长度(即，长度L2)小于部分121的接触部分123的上表面(即，表面121a)的长度(即，长度L1)。因此，底表面(即，表面121b)下方的整个沟道区可以具有相对较低的传导电阻，栅极结构12的部分123对沟道区具有相对良好的控制能力，并且因此提高了半导体装置1的电性能。
在一些实施例中，半导体装置1可以进一步包含导电层141和导电层143。导电层141和导电层143安置在III族氮化物层113之上，并且栅极结构12安置在导电层141与导电层143之间。在一些实施例中，导电层141和导电层143中的一个导电层可以充当漏极触点，并且导电层141和导电层143中的另一个导电层可以充当源极触点。在一些实施例中，导电层141和导电层143可以独立地包含例如但不限于导体材料。导体材料可以包含但不限于例如金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导体材料。
图2是根据本公开的一些实施例的半导体装置2的横截面视图。半导体装置2的结构类似于图1所示的半导体装置1的结构，除了例如栅极结构12的部分121具有不同的结构。
如图2所示，栅极结构12的部分121朝向III-V族材料层11逐渐变窄。在一些实施例中，从横截面视图的角度看，栅极结构12的部分121逐渐变窄。
在一些实施例中，栅极结构12的部分121具有在表面121a与表面121b之间延伸的弯曲表面(即，表面121c1或表面121c2)。在一些实施例中，表面121c1或表面121c2朝向栅极结构12的部分121的内部凹入。在一些实施例中，栅极结构12的部分121具有在表面121a与表面121b之间延伸的两个弯曲表面(即，表面121c1和表面121c2)。在一些实施例中，表面121c1和表面121c2两者均朝向栅极结构12的部分121的内部凹入。在一些实施例中，表面121c1和表面121c2朝向不同的方向凹入。在一些实施例中，表面121c1的曲率和表面121c2的曲率可以相同或不同。
图3是根据本公开的一些实施例的半导体装置3的横截面视图。半导体装置3的结构类似于图1所示的半导体装置1的结构，除了例如栅极结构12的部分121具有不同的结构。
如图3所示，栅极结构12的部分121具有在表面121a与表面121b之间延伸的弯曲表面(即，表面121c1或表面121c2)。在一些实施例中，表面121c1或表面121c2朝向远离栅极结构12的部分121的方向凸出。在一些实施例中，栅极结构12的部分121具有在表面121a与表面121b之间延伸的两个弯曲表面(即，表面121c1和表面121c2)。在一些实施例中，表面121c1和表面121c2朝向远离栅极结构12的部分121的方向凸出。在一些实施例中，表面121c1和表面121c2朝向不同的方向凸出。在一些实施例中，表面121c1的曲率和表面121c2的曲率可以相同或不同。
图4是根据本公开的一些实施例的半导体装置4的横截面视图。半导体装置4的结构类似于图1所示的半导体装置1的结构，除了例如栅极结构12的部分121具有不同的结构。
如图4所示，在一些实施例中，栅极结构12的部分123与栅极结构12的部分121直接接触，并且栅极结构12的部分123的表面123b的长度L3与栅极结构12的部分121的表面121a的长度L1基本上相同。在一些实施例中，栅极结构12的部分123的表面123b的边缘与栅极结构12的部分121的表面121a的边缘基本上对齐。在一些实施例中，栅极结构12的部分123的表面123b的外边缘与栅极结构12的部分121的表面121a的外边缘基本上对齐。
如图4所示，在一些实施例中，栅极结构12的部分123的表面123b的长度L3大于栅极结构12的部分121的表面121b的长度L2。在一些实施例中，栅极结构12的部分123的表面123b的长度L3与栅极结构12的部分121的表面121b的长度L2的比率在约大于1到约1.6的范围内。在一些实施例中，栅极结构12的部分123的表面123b的长度L3与栅极结构12的部分121的表面121b的长度L2的比率可以进一步在约1.1到约1.4的范围内。
图5A、5B和5C展示了根据本公开的一些实施例的在制造半导体装置中的几种操作。尽管图5A、5B和5C描绘了用于制作半导体装置1的几种操作，但是还可以使用类似的操作制作半导体装置2、3或4。
参考图5A，形成包含III族氮化物层111和III族氮化物层113的III-V族材料层11。在一些实施例中，III族氮化物层111形成于衬底(图中未示出)上，并且III族氮化物层113形成于III族氮化物层111上并且与其直接接触。在一些实施例中，III族氮化物层111和113通过外延生长形成。由于在III族氮化物层111与III族氮化物层113之间，例如在III族氮化物层111与III族氮化物层113的界面处形成有异质结，所以在邻近III族氮化物层111和III族氮化物层113的界面形成有2DEG区域115。
接下来，仍参考图5A，在III-V族材料层11上形成第一材料层521。在一些实施例中，第一材料层521通过外延技术形成。在一些实施例中，第一材料层521可以是或包含III-V族层。在一些实施例中，第一材料层521可以是或包含外延p型III-V族材料。第一材料层521可以包含例如但不限于III族氮化物，例如，化合物AlyGa(1-y)N，其中y≤1。在一些实施例中，第一材料层521可以是或包含p型掺杂III-V族层。在一些实施例中，第一材料层521可以包含p型掺杂GaN。
接下来，仍参考图5A，在第一材料层521上形成第二材料层，并且对第二材料层执行图案化工艺以形成栅极结构12的部分123。在一些实施例中，第二材料层通过溅射技术形成。在一些实施例中，第二材料层可以是或包含栅极金属。在一些实施例中，栅极金属可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
在一些实施例中，第二材料层上的图案化工艺通过以下执行：在第二材料层上安置经过图案化的掩模，使用经过图案化的掩模作为蚀刻掩模来蚀刻第二材料层以去除第二材料层的一部分并且去除经过图案化的掩模，从而在第一材料层521上形成部分123。
参考图5B，可以在第一材料层521上安置掩模层540。在一些实施例中，掩模层540完全覆盖部分123。在一些实施例中，掩模层540覆盖第一材料层521的一部分。在一些实施例中，掩模层540可以是或包含光刻胶材料。
参考图5C，去除第一材料层521的一部分以使第一材料521层朝向III-V族材料层11逐渐变窄，从而形成栅极结构12的部分121。在一些实施例中，第一材料层521的所述部分通过干法蚀刻工艺将掩模层540用作蚀刻掩模来去除。在一些实施例中，掩模层540限定栅极结构12的部分121的表面121a(也称为“上表面”)。
在一些实施例中，去除第一材料层521的所述部分可以进一步包含以下操作。在一些实施例中，可以通过应用含卤素气体和含氢气体来蚀刻第一材料层521。含卤素气体和含氢气体可以称为蚀刻剂气体。在一些实施例中，含卤素气体的流速与含氢气体的流速的比率可以在约10到约100的范围内。在一些实施例中，含卤素气体的流速与含氢气体的流速的比率可以在约20到约80的范围内。
在一些实施例中，含卤素气体包含Cl2、SiCl4、I2、Br2、BCl3、SF6或其组合。在一些实施例中，含氢气体包含H2、CH4或其组合。
在一些其它实施例中，去除第一材料层521的所述部分可以进一步包含以下操作。在一些实施例中，可以通过应用含卤素气体和惰性气体来蚀刻第一材料层521。含卤素气体可以被称为蚀刻剂气体，并且惰性气体可以被称为载气。在一些实施例中，含卤素气体的流速可以在约60sccm到约120sccm的范围内，并且惰性气体的流速可以在约10sccm到约40sccm的范围内。在一些实施例中，含卤素气体的流速可以在约80sccm到约100sccm的范围内，并且惰性气体的流速可以在约20sccm到约30sccm的范围内。
在一些实施例中，含卤素气体包含Cl2、SiCl4、I2、Br2、BCl3、SF6或其组合。在一些实施例中，惰性气体包含氩气、氦气或其组合。
在一些实施例中，可以通过等离子增强的干法蚀刻工艺将掩模层540用作蚀刻掩模来去除第一材料层521的所述部分。
在一些实施例中，通过等离子增强的干法蚀刻工艺去除第一材料层521的所述部分可以进一步包含以下操作。在一些实施例中，可以通过应用流速为约30sccm到约120sccm的含卤素气体并且施加约300W到约600W的等离子功率来蚀刻第一材料层521。在一些实施例中，可以通过应用流速为约60sccm到约90sccm的含卤素气体并且施加约360W到约540W的等离子功率来蚀刻第一材料层521。
接下来，参考图1，去除掩模层540。在一些实施例中，在III族氮化物层113之上形成有导电层141和143。如此，形成了图1所示的半导体装置1。
图6A、6B和6C展示了根据本公开的一些实施例的在制造半导体装置4中的几种操作。尽管图6A、6B和6C描绘了用于制作半导体装置4的几种操作，但是还可以使用类似的操作制作半导体装置1、2或3。
参考图6A，形成包含III族氮化物层111和III族氮化物层113的III-V族材料层11。接下来，在III-V族材料层11上形成第一材料层521。在一些实施例中，第一材料层521通过外延技术形成。在一些实施例中，第一材料层521可以是或包含III-V族层。在一些实施例中，第一材料层521可以是或包含外延p型III-V族材料。第一材料层521可以包含例如但不限于III族氮化物，例如，化合物AlyGa(1-y)N，其中y≤1。在一些实施例中，第一材料层521可以是或包含p型掺杂III-V族层。在一些实施例中，第一材料层521可以包含p型掺杂GaN。
接下来，仍参考图6A，在第一材料层521上形成第二材料层623。在一些实施例中，第二材料层623通过溅射技术形成。在一些实施例中，第二材料层623可以是或包含栅极金属。在一些实施例中，栅极金属可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
接下来，仍参考图6A，在第二材料层623上安置掩模层640。在一些实施例中，掩模层640覆盖第二材料层623的一部分。在一些实施例中，掩模层640可以是或包含光刻胶材料。
参考图6B，去除第二材料层623的一部分以形成栅极结构12的部分123。在一些实施例中，第二材料层623的所述部分通过干法蚀刻工艺将掩模层640用作蚀刻掩模来去除。在一些实施例中，掩模层640限定栅极结构12的部分123的表面123a(也称为“上表面”)。已经成形的部分123具有与表面123a相反的表面123b(也称为“底表面”)。在一些实施例中，部分123的表面123a的长度L4与部分123的表面123b的长度L3基本上相同。
已经成形的部分123进一步具有在表面123a与表面123b之间延伸的表面123c1和123c2(也称为“侧表面”)。在一些实施例中，表面123c1和表面123c2基本上平行。在一些实施例中，表面123c1和表面123c2基本上垂直于表面123a。在一些其它实施例中，表面123c1和/或表面123c2可以相对于表面123a倾斜。
参考图6C，去除第一材料层521的一部分以使第一材料521层朝向III-V族材料层11逐渐变窄，从而形成栅极结构12的部分121。在一些实施例中，第一材料层521的所述部分通过干法蚀刻工艺将掩模层640和部分123用作蚀刻掩模来去除。在一些实施例中，部分123限定栅极结构12的部分121的表面121a(也称为“上表面”)。
在一些实施例中，去除第一材料层521的所述部分可以进一步包含以下操作。在一些实施例中，可以通过应用含卤素气体和含氢气体来蚀刻第一材料层521。在一些实施例中，含卤素气体的流速与含氢气体的流速的比率可以在约10到约100的范围内。在一些实施例中，含卤素气体的流速与含氢气体的流速的比率可以在约20到约80的范围内。
在一些实施例中，含卤素气体包含Cl2、SiCl4、I2、Br2、BCl3、SF6或其组合。在一些实施例中，含氢气体包含H2、CH4或其组合。
在一些其它实施例中，去除第一材料层521的所述部分可以进一步包含以下操作。在一些实施例中，可以通过应用含卤素气体和惰性气体来蚀刻第一材料层521。在一些实施例中，含卤素气体的流速可以在约60sccm到约120sccm的范围内，并且惰性气体的流速可以在约10sccm到约40sccm的范围内。在一些实施例中，含卤素气体的流速可以在约80sccm到约100sccm的范围内，并且惰性气体的流速可以在约20sccm到约30sccm的范围内。
在一些实施例中，含卤素气体包含Cl2、SiCl4、I2、Br2、BCl3、SF6或其组合。在一些实施例中，惰性气体包含氩气、氦气或其组合。
在一些实施例中，可以通过等离子增强的干法蚀刻工艺将掩模层640和部分123用作蚀刻掩模来去除第一材料层521的所述部分。
在一些实施例中，通过等离子增强的干法蚀刻工艺去除第一材料层521的所述部分可以进一步包含以下操作。在一些实施例中，可以通过应用流速为约30sccm到约120sccm的含卤素气体并且施加约300W到约600W的等离子功率来蚀刻第一材料层521。在一些实施例中，可以通过应用流速为约60sccm到约90sccm的含卤素气体并且施加约360W到约540W的等离子功率来蚀刻第一材料层521。
接下来，参考图4，去除掩模层640。在一些实施例中，在III族氮化物层113之上形成有导电层141和143。如此，形成了图4所示的半导体装置4。
图7是根据本公开的一些实施例的半导体装置5的横截面视图。如图7所示，半导体装置5包含III-V族材料层11和栅极结构52。栅极结构52包含III-V族材料11上的部分521和部分521上的部分523。部分521可以是或包含III-V族层，并且部分523可以是或包含金属栅极。部分521具有表面521a(也称为“上表面”)和与表面521a相反的表面521b(也称为“底表面”)。部分523直接接触部分521的表面521a。部分521的表面521b直接接触III-V族材料层11。
在如图7所示的一些实施例中，栅极结构52的部分521的表面521b的长度L2大于栅极结构52的部分521的表面521a的长度L1。尽管部分521的表面521b的边缘部分超过部分521的表面521a的外边缘并且从俯视图角度看相对远离部分523，但是沟道区的位于部分521下方并且与部分521的表面521b的边缘部分相对应的部分可以具有相对较高的传导电阻。
图8示出了根据本公开的一些实施例的传导电阻(Ron)对栅极电压(Vgs)的曲线。在图8中，图1所示的半导体装置1和图7所示的半导体装置5用作实例；曲线S1是指半导体装置1的Ron-Vgs曲线，并且曲线S2是指半导体装置5的Ron-Vgs曲线。
如图8所示，曲线S2显示底表面长度(即，长度L2)大于上表面长度(即，长度L1)的半导体装置5具有相对较高的传导电阻。相比之下，曲线S1显示底表面长度(即，长度L2)小于上表面长度(即，长度L1)的半导体装置1的传导电阻低于半导体装置5的传导电阻。根据图8所示的结果，利用根据本公开的一些实施例的栅极结构12的设计，半导体装置的沟道区可以具有相对较低的传导电阻，金属栅极(即，栅极结构12的部分123)可以对沟道区具有相对良好的控制能力，并且因此可以提高半导体装置的电性能。
在本文中可以为了便于描述而使用本文所用的如“之下”、“下面”、“下部”、“上方”、“上部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖设备在使用时或运行时的不同朝向。可以以其它方式朝向装置(旋转90度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或者可以存在中间元件。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或范围所使用的，术语“约”总体上意指处于给定值或范围的±10％、±5％、±1％或±0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。

Claims (25)

1.一种半导体装置，其包括：
III-V族材料层；以及
栅极结构，所述栅极结构包括：
第一部分，所述第一部分位于所述III-V族材料层上，所述第一部分具有第一表面和与所述第一表面相反并且邻近所述III-V族材料层的第二表面；以及
第二部分，所述第二部分位于所述第一部分上，
其中所述栅极结构的所述第一部分的所述第二表面的长度小于所述栅极结构的所述第一部分的所述第一表面的长度，并且其中所述栅极结构的所述第二部分的长度小于所述栅极结构的所述第一部分的所述长度。
2.根据权利要求1所述的半导体装置，其中从横截面视图的角度看，所述栅极结构的所述第一部分逐渐变窄。
3.根据权利要求2所述的半导体装置，其中所述栅极结构的所述第一部分朝向所述III-V族材料层逐渐变窄。
4.根据权利要求1所述的半导体装置，其中所述栅极结构的所述第一部分具有在所述第一表面与所述第二表面之间延伸的第三表面，并且其中由所述第三表面相对于所述第二表面限定的角度在约95°到约145°的范围内。
5.根据权利要求1所述的半导体装置，其中所述栅极结构的所述第一部分具有在所述第一表面与所述第二表面之间延伸的第三表面，并且其中由所述第三表面相对于所述第二表面限定的角度在约110°到约130°的范围内。
6.根据权利要求1所述的半导体装置，其中所述栅极结构的所述第一部分具有在所述第一表面与所述第二表面之间延伸的第三表面，并且所述第三表面的平均表面粗糙度小于约0.2μm。
7.根据权利要求1所述的半导体装置，其中所述栅极结构的所述第一部分的所述第一表面是基本上平面的。
8.根据权利要求1所述的半导体装置，其中所述栅极结构的所述第二部分与所述栅极结构的所述第一部分直接接触。
9.根据权利要求1所述的半导体装置，其中所述III-V族材料层与所述栅极结构的所述第一部分的所述第二表面直接接触。
10.根据权利要求1所述的半导体装置，其中所述栅极结构的所述第二部分与所述栅极结构的所述第一部分的所述第一表面直接接触。
11.一种半导体装置，其包括：
III-V族材料层；以及
栅极结构，所述栅极结构包括：
第一部分，所述第一部分位于所述III-V族材料层上，所述第一部分具有第一表面和与所述第一表面相反并且邻近所述III-V族材料层的第二表面；以及
第二部分，所述第二部分位于所述第一部分上，
其中所述栅极结构的所述第一部分的所述第一表面的长度与所述栅极结构的所述第一部分的所述第二表面的长度的比率在约大于1到约1.6的范围内。
12.根据权利要求11所述的半导体装置，其中所述栅极结构的所述第一部分的所述第一表面的所述长度与所述栅极结构的所述第一部分的所述第二表面的所述长度的所述比率进一步在约1.1到约1.4的范围内。
13.根据权利要求11所述的半导体装置，其中所述栅极结构的所述第一部分的所述第一表面是基本上平面的。
14.根据权利要求11所述的半导体装置，其中所述栅极结构的所述第一部分包括外延p型III-V族材料。
15.根据权利要求11所述的半导体装置，其中所述栅极结构的所述第一部分具有在所述第一表面与所述第二表面之间延伸的弯曲表面。
16.根据权利要求11所述的半导体装置，其中所述栅极结构的所述第二部分与所述栅极结构的所述第一部分直接接触，并且其中所述栅极结构的所述第一部分的所述第一表面的所述长度与所述栅极结构的所述第二部分的第一表面的长度的比率在约1.4到约2.4的范围内。
17.根据权利要求11所述的半导体装置，其中所述栅极结构的所述第二部分与所述栅极结构的所述第一部分直接接触，并且其中所述栅极结构的所述第二部分的第一表面的长度与所述栅极结构的所述第一部分的所述第一表面的所述长度基本上相同。
18.一种用于制作半导体装置的方法，所述方法包括：
形成III-V族材料层；
在所述III-V族材料层上形成第一材料层；
在所述第一材料层上形成第二材料层；以及
去除所述第一材料层的一部分以使所述第一材料层朝向所述III-V族材料层逐渐变窄。
19.根据权利要求18所述的方法，其中所述第一材料层通过外延技术形成。
20.根据权利要求18所述的方法，其中所述第二材料层通过溅射技术形成。
21.根据权利要求18所述的方法，其中去除所述第一材料层的所述部分进一步包括：
通过应用含卤素气体和含氢气体来蚀刻所述第一材料层，其中所述含卤素气体的流速与所述含氢气体的流速的比率在约10到约100的范围内。
22.根据权利要求21所述的方法，其中所述含卤素气体包括Cl2、SiCl4、I2、Br2、BCl3、SF6或其组合。
23.根据权利要求21所述的方法，其中所述含氢气体包括H2、CH4或其组合。
24.根据权利要求18所述的方法，其中去除所述第一材料层的所述部分进一步包括：
通过应用含卤素气体和惰性气体来蚀刻所述第一材料层，其中所述含卤素气体的流速在约60sccm到约120sccm的范围内，并且所述惰性气体的流速在约10sccm到约40sccm的范围内。
25.根据权利要求18所述的方法，其中去除所述第一材料层的所述部分进一步包括：
通过应用流速为约30sccm到约120sccm的含卤素气体以及施加约300W到约600W的等离子功率来蚀刻所述第一材料层。
CN202080001057.7A 2020-04-16 2020-04-16 半导体装置和其制作方法 Pending CN111602251A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/085142 WO2021208020A1 (en) 2020-04-16 2020-04-16 Semiconductor device and fabrication method thereof

Publications (1)

Publication Number Publication Date
CN111602251A true CN111602251A (zh) 2020-08-28

Family

ID=72191963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080001057.7A Pending CN111602251A (zh) 2020-04-16 2020-04-16 半导体装置和其制作方法

Country Status (3)

Country Link
US (1) US20220109056A1 (zh)
CN (1) CN111602251A (zh)
WO (1) WO2021208020A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
US20100330754A1 (en) * 2009-06-24 2010-12-30 Francois Hebert Methods for manufacturing enhancement-mode hemts with self-aligned field plate
CN103107198A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于具有高k和金属栅极结构的mosfet的结构和方法
CN107507856A (zh) * 2016-06-14 2017-12-22 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5126733B2 (ja) * 2006-09-29 2013-01-23 独立行政法人産業技術総合研究所 電界効果トランジスタ及びその製造方法
JP5521447B2 (ja) * 2009-09-07 2014-06-11 富士通株式会社 半導体装置の製造方法
US9368622B1 (en) * 2010-06-04 2016-06-14 Hrl Laboratories, Llc Stitched gate GaN HEMTs
US9231094B2 (en) * 2013-05-21 2016-01-05 Globalfoundries Inc. Elemental semiconductor material contact for high electron mobility transistor
TW201513341A (zh) * 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極
US20200251563A1 (en) * 2016-06-14 2020-08-06 Chih-Shu Huang Epitaxial structure of ga-face group iii nitride, active device, and method for fabricating the same
CN110459610A (zh) * 2018-05-08 2019-11-15 山东浪潮华光光电子股份有限公司 一种GaN基斜型栅极HEMT器件及其制备方法
CN109817710A (zh) * 2018-12-29 2019-05-28 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
TWI749369B (zh) * 2019-09-12 2021-12-11 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其閘極保護元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
US20100330754A1 (en) * 2009-06-24 2010-12-30 Francois Hebert Methods for manufacturing enhancement-mode hemts with self-aligned field plate
CN103107198A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于具有高k和金属栅极结构的mosfet的结构和方法
CN107507856A (zh) * 2016-06-14 2017-12-22 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法

Also Published As

Publication number Publication date
WO2021208020A1 (en) 2021-10-21
US20220109056A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
US10157994B2 (en) High electron mobility transistor and method of forming the same
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
US11563097B2 (en) High electron mobility transistor and fabrication method thereof
US8884308B2 (en) High electron mobility transistor structure with improved breakdown voltage performance
TW201442230A (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
CN111509041B (zh) 半导体器件及其制造方法
WO2021189182A1 (zh) 半导体装置及其制造方法
CN112740418B (zh) 半导体装置和其制造方法
CN112119494B (zh) 半导体装置和其制作方法
CN115621312A (zh) 一种半导体装置及其制造方法
CN112204753B (zh) 半导体装置和其制作方法
WO2022087869A1 (en) Semiconductor device and fabrication method thereof
WO2024104074A1 (zh) 一种半导体装置及其形成方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN111989780B (zh) 半导体装置结构和其制造的方法
WO2021208020A1 (en) Semiconductor device and fabrication method thereof
US20220399443A1 (en) Semiconductor device structures and methods of manufacturing the same
CN111758167A (zh) 半导体装置和其制作方法
CN112956029B (zh) 半导体器件及其制造方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
US20220376101A1 (en) Semiconductor device and fabrication method thereof
CN111989779A (zh) 半导体结构和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination