CN1115874C - 数字调制系统中自适应计算数字信号判定误差的电路和方法 - Google Patents
数字调制系统中自适应计算数字信号判定误差的电路和方法 Download PDFInfo
- Publication number
- CN1115874C CN1115874C CN97117760A CN97117760A CN1115874C CN 1115874 C CN1115874 C CN 1115874C CN 97117760 A CN97117760 A CN 97117760A CN 97117760 A CN97117760 A CN 97117760A CN 1115874 C CN1115874 C CN 1115874C
- Authority
- CN
- China
- Prior art keywords
- signal
- channel
- data
- channel data
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/0009—Time-delay networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
用于在数字调制系统中自适应计算一数字信号判定误差的电路和方法,该电路包括:一数字滤波器,对I信道数据进行希尔伯特变换滤波以产生相位不同于I信道数据的Q信道数据;一延时器,将I信道数据延迟用于数字滤波的时间;一基准信号间隔处理器,接收I信道数据和产生基准信号脉冲;一估算和自适应判定误差检测器,接收延迟的I信道数据并根据一所检测的斜率产生一自适应判定误差信号;和一个斜率检测器,检测在所检测的基准信号脉冲间隔期间的斜率并产生累积的斜率。
Description
技术领域
本发明涉及一种用于在数字调制系统中计算数字信号判定误差(decision error)的电路和方法,特别是涉及一种用于通过限制相位检测判定区域来自适应(adaptively)计算判定误差的电路和方法。
背景技术
由于已经从黑白电视发展到了彩色电视,近来对大屏幕、高分辨率和能够感受真实声音和图像质量的电视提出了需求。伴随着这种新趋势,在模拟传输系统基础上的第一代HDTV(高清晰度电视)广播正面临快速开发之中。日本研制了称为MUSE(多级子-尼奎斯特(Multiple Sub-Nyquist)编码取样)传输系统的HDTV传输系统。美国已经使用了一种由GA(大联盟(Grand Alliance))委员会采用的VSB(残留边带)调制作为HDTV系统的调制系统,并建议了这种系统的方案构成。VSB调制被用做现有电视广播中模拟视频信号的调制方法之一。由GA委员会建议的GA-HDTV使用VSB信号传输数字调制信号。在最初的DSC(数字频谱兼容)HDTV中,采用了使用两极和四级的两极和四级VSB调制系统。但是,在GA-HDTV中,采用了应用于高速电缆模式使用八级和十六级VSB调制系统的八级和十六级VSB调制系统。为了对VSB信号解调,GA委员会还建议了一种具有下述特性的HDTV的VSB接收机。即:由GA委会员建议的HDTV的VSB接收机使用一个符号率单元(a unit of symbol rate)执行取样,该符号率单元是用来仅对I(同相)信道的信号的数据进行检测,不同于数字调制信号的其它解调器。因此,与QAM(正交幅值调制)接收机等相比较,由GA委员会建议的HDTV的VSB接收机由于使用了I信道和Q(正交)信道两个信道而具有简单的结构。但是,由于接收的数据被利用符号率单元进行处理,所以,即使是在处理速度相对低于分数速率(fractional rate)接收机的情况下也可以检测数据。
所建议的VSB接收机采用同步检测恢复一个载波,当检测来自VSB调制信号的数字数据时。所述的同步检测具有一个优点,即,它可以在相同信噪比处检测低于异步检测误差速率的数据。但是,由于载波恢复电路的原因,VSB接收机的结构比较复杂。因此,所建议的VSB接收机在检测传输信号的相位时使用FPLL(频率和锁相环)和PTL(相位环)电路用于同步检测。
FPLL使用包含在VSB信号中的一个导频(pilot)信号执行传输信号的相位跟踪。可以采用传统PLL(锁相环)的频率误差检测电路很容易地实现这个FPLL,并在GA-HDTV系统建议中给出了相关描述。FPLL的输出通过信道均衡器并还加给PTL电路的输入端。所述PTL电路消除相位噪声、即,它是在FPLL中没有被消除的相位误差。GA-HDTV接收机的PTL电路结构通常不同于DDCR(直接判定载波恢复)电路结构。但是,PTL电路使用输入I信道的取样数据估算信号点的旋转成分,并补偿相位误差值。在I信道数据中包含有将要实际传输的信息。Q信道不具有传输实际信息的功能,但它能减少调制信号的频谱。假如在解调期间存在有一个相位误差,那么,在I信道取样数据中不仅仅包含有I信道数据,而且还包含有Q信道数据。因此,为了使PTL电路能够校正相位误差,也需要Q信道信息。通过使用希尔伯特变换滤波器对I信道数据进行滤波可以很容易地获得Q信道的信息。
图1的方框图示出了GA委员会作为标准建议的一种GA-HDTV接收机。图1所示VSB接收机的整个操作在韩国通信科学学术会议于1994年发表的秋季综合科学公开论文集(Autumn Synthesis Scienc Publication PaperCollection)中名称为“用于同步VSB接收机的相位跟踪器的设计和性能分析”中进行了描述。
如图1所示,使用数字VSB调制的系统经过均衡器50和PTL60来判定一个数字信号,并利用一个判定误差值。对于经过均衡器50和PTL60的数字信号判定来讲,如图2所示使用接收的I信号将该数字信号判定给最接近的符号。为了改善由于相位误差等引起的错误判定,使用了一种自适应判定方法,以计算由图2中的倾斜线表示的斜率该计算使用了从I信号中得到的Q信号。即使由于一个很小的残留相位误差固定判定区域倾向错误判定时,一个自适应判定区域也能够通过从恒定数量数据中获得该斜率来减小判定误差。但是,用于相对于I轴和Q轴两个轴判定数字信号的电路变得很复杂。
发明内容
因此,本发明的一个目的就是提供一种电路和方法,用于根据输入信号的状态通过自适应地限制数字调制系统中的一个判定区域来计算判定误差。
本发明的另一个目的是提供一种用于简化硬件结构和执行稳定操作的电路和方法。
本发明包括一个用于通过限制数字调制系统中的一个判定误差区域来自适应计算数字信号判定误差的电路。该电路的一个实施例包括:一个数字滤波器,用于对I信道数据进行希尔伯特变换滤波,以产生相位不同于I信道数据相位的Q信道数据;一个延时器,用于对与数字滤波器滤波时间相关的I信道数据进行延时;一个基准信号间隔处理器,用于接收I信道数据和产生一个用于检测斜率的基准信号脉冲;一个估算和自适应判定误差检测器,用于接收在基准信号脉冲间隔检测期间由所述延时器延时的I信道数据,判定符号数据和根据所检测的斜率产生一个自适应误差信号;斜率检测器,用于接收由估算和自适应判定误差检测器产生的判定误差信号和由所述数字滤波器产生的Q信道数据;检测在基准信号脉冲间隔检测期间的斜率,并产生累积的斜率。上述估算和自适应判定误差检测器包括:判定器,用于接收由所述延时器延迟的所述I信道数据和将符号数据判定给一个基准级值;区域限制器,用于将由所述延时器延迟的I信道数据和与所检测斜率对应的判定区域相比较并产生有限区域判定信号;多路转换器,用于接收从所述判定器判定的符号数据和被所述延迟器延迟的I信道数据,并利用由所述区域限制器产生的所述有限区域判定信号来选择地产生所述符号数据或被延迟的I信道数据;和减法器,用于从被所述延迟器延迟的I信道数据中减去由多路转换器产生的一个信号,以产生所述的判定误差信号。
本发明还包括一种方法,用于通过限制数字调制系统中的判定误差区域来自适应地计算一个数字信号的判定误差。在一个实施例中,所述方法包括下述步骤:检测来自I信道数据的一个基准信号脉冲;在所检测的基准信号脉冲间隔期间接收I信道数据和Q信道数据;并利用有限区域的I信道数据和Q信道数据判定符号数据;和根据一个所计算的斜率自适应地计算判定误差值。
附图说明
下面,结合附图对本发明做更加具体的说明。
图1是由美国GA委员会建议的GA-HDTV接收机方框图;
图2是传统的信号判定方法和具有一个误差的输入信号;
图3是根据本发明一个最佳实施例用于自适应计算判定误差的电路的方框图;
图4是图3所示的估算和自适应判定误差检测器的详细方框图;
图5是图3的操作波形图;
图6是GA-VSB系统的信号格式;
图7是根据本发明另一个最佳实施例用于自适应计算判定误差的电路的方框图;
图8示出了图7所示估算和自适应判定误差检测器的详细方框图;和
图9是图7的操作波形图。
具体实施方式
图3的方框图示出了一个用于自适应(adaptively)计算一判定误差(decision error)的电路。数字滤波器102对输入的I信道数据进行希尔伯特(Hilbert)变换滤波,以产生第一Q信道数据,例如是相位不同于I信道数据的QI信道数据。延时器100将输入的I信道数据延迟了用于数字滤波器102进行滤波的时间。基准信号间隔(interval)处理器104接收输入的I信道数据并产生一个用于检测斜率(slope)的基准信号脉冲。估算(estimation)和自适应判定误差检测器106接收在检测所述基准信号脉冲间隔期间被延迟的I信道数据,根据所述斜率来判定符号数据并产生一个判定误差信号Ie。斜率检测器(slopdetector)108接收由估算和自适应判定误差检测器106产生的判定误差信号Ie和由数字滤波器102产生的Q信道数据,累积(accumulate)在所检测的基准信号脉冲的间隔期间的所述斜率并将该累积的斜率提供给估算和自适应判定误差检测器106。
图4详细地示出了图3所示估算和自适应判定误差检测器106。判定器(decider)110接收被延时器100延时的I信道数据并将符号(symbol)数据判定为基准级值(level value)。区域限制器(region limiter)112将被延时器100延时的I信道数据和与所述斜率对应的判定区域相比较并产生有限的区域判定信号。多路转换器(MUX)114接收由判定器110判定的符号数据和被延时的I信道数据,并响应由区域限制器112产生的有限的区域判定信号选择地产生符号数据或被延时的I信道数据。减法器116从被延时的I信道数据中减去由MUX 114产生的一个信号以产生判定误差信号Ie。
图5示出了图3的工作波形。图6示出了GA VSB系统的信号格式。
下面,结合附图3到6描述本发明的一个最佳实施例。
为了判定符号数据必须根据一个斜率a限制输入信号的值。如果在GA-VSB系统中使用了基准信号,那么,可以使用段同步或场同步,并可以应用采用了估算器的均衡器或PTL,GA-VSB系统的信号格式具有与每场一段相对应的场同步格式和每段4个符号数据的段同步格式。由于这些数据具有固定值,所以,它们可以被用于计算所述斜率a。例如,数据段具有+S,-S,-S和+S的格式。在这种情况下,如果符号数据的级值是由传输侧规定的,并且接收侧被规定为7,-5,-3,-1,+1,+3,+5和+7,那么,+S和-S对应于+5和5。
在GA-VSB系统中,由于当判定符号数据时只接收I信道数据,Q信道信息必须从I信道信号中提取相位信息。使用I信道信号和使用作为希尔伯特变换滤波器的数字滤波器102从I信道信号中恢复Q信道信号。图3所示数字滤波器102通过对输入的I信道数据进行希尔伯特变换滤波恢复Q′信道数据。延时器100将输入的I信道数据延迟用于数字滤波器102进行滤波的时间。基准信号间隔处理器104根据I信道数据检测用于检测所述斜率的基准信号脉冲,并将该基准信号脉冲提供给估算和自适应判定误差检测器106和斜率检测器108。估算和自适应判定误差检测器106判定I信道符号数据并产生判定误差信号Ie。在图4所示的估算和自适应判定误差检测器106中,区域限制器112将I信道数据和所述有限的区域进行比较以限制所述判定区域。如果I信道数据位于有限区域的范围以内,区域限制器112将“0”提供给MUX 114的选择端。如果I信道数据超出了有限区域的范围,区域限制器112将“1”提供给MUX 114的选择端。判定器110将I信道数据的符号值判定为一个设定的基准级。如果有8个级并且如果I信道数据位于0和2之间,则判定输出是“1”。如果I信道数据位于边界部分,例如是2、4或6等,那么,应用相同的向上或向下对其舍入的规则。MUX 114响应由区域限制器112产生的一个信号选择地产生由判定器110判定的判定输出或I信道数据。因此,如果区域限制器112的输出信号是“1”,由于区域限制器112的输入信号位于与所计算斜率对应的有限的区域范围以外,所以,MUX114产生I信道数据。减法器116从I信道数据中减去同一输入信号的I信道数据并产生其值为“0”的判定误差信号Ie。同时,如果区域限制器112的输出信号是“0”,由于区域限制器的输入信号位于与所计算斜率对应的有限的区域范围之内,所以,MUX 114产生判定器110的判定输出。减法器116从I信道数据中减去判定给设定基准级值的判定信号以产生判定误差Ie。在开始状态,所述判定区域是一个由图5中P2指出的一般判定区域。当利用基准信号间隔处理器104检测基准信号脉冲时,斜率检测器108利用下述等式“1”和“2”根据+S和S计算斜率值a:
Ie=I’-I” ...................(2)
其中,I′是输入信号;I″是判定结果的符号数据值和N是基准信号脉冲间隔被检测期间内的符号数量。如果超过所检测的基准信号脉冲的间隔,使用累积的斜率值将由估算和自适应判定误差检测器106检测的该判定误差的判定区域变成图5所示的P1。在上述的等式“1”中,对于简单硬件(simplehardware)来讲,1/N可以被删除。另外,Q可以仅仅使用它的符号。在很多情况下,由数字滤波器的级(order)而估算的Q是不可靠的,所以只使用Q的符号。这个方法在工作期间不考虑数字滤波器级(order)。即,可以利用下述等式“3”计算斜率a:
其中,1/N可以被删除;符号“Q”是Q信道的符号数据。直到接收下一个基准信号为止,估算和自适应判定误差检测器106利用一个固定的斜率工作。根据图5所示计算的斜率来限制用于获得判定误差的判定区域。由于判定误差为“0”,所以,不使用位于所述判定区域范围以外的输入信号。在图5中,部分具有一度数的信号位于判定区域范围以外。如果利用一个随机信号计算该斜率,那么。基准信号间隔处理器104可以用脉冲发生器替换该发生器用于产生一个间隔信号以便计算该斜率。
图7示出了另一个用于自适应计算判定误差的电路。在图7中,使用Q信道数据和I信道数据限制判定区域以改善判定误差的可靠性。
数字滤波器202对输入的I信道数据进行数字滤波,以产生相位不同于I信道数据相位的Q信道符号数据。延时器200将输入的I信道数据延迟了用于数字滤波器200进行滤波的时间。基准信号间隔处理器204接收I信道数据并产生用于检测该斜率的基准信号脉冲。估算和自适应判定误差检测器206接收在基准信号脉冲间隔被检测期间延迟的I信道数据和Q信道数据,判定该符号数据并根据该斜率产生判定误差值。斜率检测器208接收由估算和自适应判定误差检测器206产生的判定误差值和由数字滤波器202产生的Q信道符号数据,累积在基准信号脉冲间隔检测期间的该斜率,并将该累积斜率提供给估算和自适应判定误差检测器206。
图8的详细方框图示出了图7所示估算和自适应判定误差检测器206。判定器210接收被延时器200延时的I信道数据并将符号数据判定为基准级值。第一区域限制器212将被延时器200延迟的I信道数据与和所计算的斜率对应的I信道判定区域相比较,并产生有限的I信道区域判定信号。第二区域限制器214将由数字滤波器202产生的Q信道符号数据和与所计算的斜率对应的Q信道判定区域相比较,并产生有限的Q信道区域判定信号。或门216接收分别由第一和第二区域限制器212和214产生的I和Q信道区域判定信号。MUX 218接收由判定器210产生的符号数据和被延迟的I信道数据,并响应由或门216产生的区域判定信号有选择地产生多个输入信号中的一个输入信号。减法器220从被延迟的I信道数据中减去由MUX 114产生的一个信号并产生判定误差信号Ie。
图9示出了图7的工作波形。
下面,参照图7到9描述本发明的另一个最佳实施例。
图7所示数字滤波器202从输入I信道数据中恢复Q信道符号数据(signdata)。延时器200将输入的I信道数据延迟用于数字滤波器202进行滤波的时间。基准信号间隔处理器204根据I信道数据来检测用于检测所述斜率的基准信号脉冲,并将该基准信号脉冲提供给估算和自适应判定误差检测器206和斜率检测器208。估算和自适应判定误差检测器206判定I信道符号数据,并产生判定误差信号Ie。在图7的估算和自适应判定误差检测器206中,第一区域限制器212将I信道数据和所述判定区域相比较,以限制I信道判定区域。如果I信道数据位于有限区域的范围之内,区域限制器212产生“0”。如果I信道数据位于有限区域的范围以外,第一区域限制器212产生“1”。第二区域限制器214将由数字滤波器202产生的Q信道数据和所述判定区域相比较,以限制Q信道判定区域。如果Q信道数据位于所述有限区域范围之内,第二区域限制器214产生“0”,和如果相反,则产生“1”。将由第一和第二区域限制器212和214产生的I和Q信道判定区域限制信号用来提供给或门216。将或门216的输出加到MUX 218的选择端。判定器210将I信道数据的符号值判定为设定基准级。如果有8级并且如果I信道数据位于0和2之间,那么,判定输出是“1”在边界部分的情况下,例如在2、4或6等的情况下,应用相同的向上和或向下对其舍入的规则。MUX 218响应由第一和第二区域限制器212和214产生的信号选择性地产生由判定器210判定的判定信号或I信道数据。因此,如果第一和第二区域限制器212和214的输出信号是“1”,那么,由于第一和第二区域限制器212和214的输入信号不存在于有限区域范围之内,所以,MUX 218产生I信道数据。减法器220从I信道数据中减去同一输入信号的I信道数据,并产生其值为“0”的判定误差信号。同时,当第一和第二区域限制器212和214的输出是“0”时,由于第一和第二区域限制器212和214的输入信号位于与所计算斜率对应的有限区域范围之内,所以,MUX 218产生了判定器210的输出信号。减法器220从I信道数据中减去判定为设定基准级的判定信号以产生判定误差Ie。当基准信号间隔处理器204检测基准信号脉冲时,斜率检测器208根据级+S和-S利用上述等式(1)、(2)和(3)计算斜率值a。如果超过所检测的基准信号间隔的间隔,由估算和自适应判定误差检测器206用来检测判定误差的判定区域被限制成如图9所示。在接受下一个基准信号之前,估算和自适应判定误差检测器206利用一个固定的斜率工作。根据图9所示的计算斜率来限制该判定区域。在该判定区域范围以外的输入信号不被使用。由于实际信道情况既受I信道的影响又受Q信道的影响,所以,最好不仅使用I信道还要使用Q信道来限制判定区域。因此,根据利用如图9所示斜率检测器208所获得的斜率对I信道和Q信道的判定区域进行限制。当根据一个随机信号计算该斜率a时,基准信号间隔处理器204可以使用间隔信号脉冲发生器,并使用所有的随机数据计算该斜率。
在本发明的上述实施例中,根据I信道数据计算Q信道数据以便自适应地限制用于判定数字数据的所述区域。但是,所述的数字数据可以根据与所接收数据彼此分开的I信道数据和Q信道数据直接进行判定。在这种情况下,通过限制用于计算数字数据的区域在不使用图3和7所示延时器100和200、数字滤波器102和202的情况下也能够获得所述判定误差。
如上所述,为了改善判定误差的精度,使用斜率来检测一个信号误差。在所述斜率的基础上自适应地限制用于计算判定误差的区域。因此,可以获得可靠的判定误差。当使用Q信道数据的编码时,只利用方向而不必估算一个精确的Q值就能够获得相位误差。这样,可不再需要精确的数字滤波器,并且滤波器的硬件结构可以简化 另外,通过限制I和Q信道值的判定区域可以给出精确的判定。
应当理解,本发明并不局限于这里作为执行本发明最佳模式而披露的特定实施例,并且,除了权利要求书所限定的内容以外,本发明也不局限于本说明书所描述的特定实施例。
Claims (15)
1.一种用于在数字调制系统中通过限制判定误差区域自适应计算数字信号的判定误差的电路,所述电路包括:
数字滤波器,用于对I信道数据进行希尔伯特变换滤波,以产生不同于所述I信道数据的相位的Q信道数据;
延时器,将所述I信道数据延迟用于所述数字滤波器进行滤波的时间;
基准信号间隔处理器,用于接收所述I信道数据并产生用于检测一个斜率的基准信号脉冲;
估算和自适应判定误差检测器,用于接收在所述基准信号脉冲间隔被检测期间由所述延时器延迟的I信道数据、判定符号数据和根据所检测的斜率产生自适应判定误差信号;和
斜率检测器,用于接收由该估算和自适应判定误差检测器产生的所述判定误差信号和由所述数字滤波器产生的所述Q信道数据,用于检测在所述基准信号脉冲间隔检测期间的斜率和产生该累积的斜率,
其中所述估算和自适应判定误差检测器包括:
判定器,用于接收由所述延时器延迟的所述I信道数据和将符号数据判定给一个基准级值;
区域限制器,用于将由所述延时器延迟的I信道数据和与所检测斜率对应的判定区域相比较并产生有限区域判定信号;
多路转换器,用于接收从所述判定器判定的符号数据和被所述延迟器延迟的I信道数据,并利用由所述区域限制器产生的所述有限区域判定信号来选择地产生所述符号数据或被延迟的I信道数据;和
减法器,用于从被所述延迟器延迟的I信道数据中减去由多路转换器产生的一个信号,以产生所述的判定误差信号。
2.如权利要求1所述的电路,其中,所述斜率检测器根据下列等式检测斜率a:
Ie=I’-I”
其中,I’是输入信号;I”是判定结果的符号数据值,Ie是判定误差信号,N是所述基准信号脉冲间隔检测期间符号的数量。
3.一种在数字调制系统用于通过限制判定误差区域自适应计算数字信号判定误差的电路,所述电路包括:
数字滤波器,用于对I信道数据进行数字滤波以产生不同于所述I信道数据的相位的Q信道符号数据;
延时器,将所述I信道数据延迟用于所述数字滤波器进行滤波的时间;
基准信号间隔处理器,用于接收所述I信道数据和产生用于检测一个斜率的基准信号脉冲;
估算和自适应判定误差检测器,用于接收所述Q信道符号数据和在基准信号脉冲间隔被检测期间由所述延时器延迟的所述I信道数据,判定符号数据和根据所检测的斜率产生所述判定误差信号;和
斜率检测器,用于接收由所述估算和自适应判定误差检测器产生的所述判定误差信号和由所述数字滤波器产生的所述Q信道符号数据,用于检测在所述基准信号脉冲间隔被检测期间的斜率和产生累积的斜率,
其中,所述估算和自适应判定误差检测器包括:
判定器,用于接收由所述延时器延迟的所述I信道数据和将符号数据判定给一个基准级值;
第一区域限制器,用于将由所述延时器延迟的I信道数据和与被检测斜率对应的I信道判定区域相比较并产生一个有限的I信道区域判定信号;
第二区域限制器,用于将由所述数字滤波器产生的所述Q信道符号数据和与被检测斜率对应的Q信道判定区域相比较并产生一个有限的Q信道区域判定信号;
逻辑门,用于对由所述第一和第二区域限制器产生的所述有限的I和Q信道区域判定信号进行“或”运算;
多路转换器,用于接收由所述判定器产生的所述符号数据和被延迟的I信道数据,并利用由所述逻辑门产生的区域判定信号选择地产生所接收数据中的一个数据;和
减法器,用于从所述被延迟的I信道数据中减去由所述多路转换器产生的一个信号以产生所述判定误差信号。
4.如权利要求3所述的电路,其中,所述斜率检测器利用下述等式检测斜率a:
Ie=I’-I”
其中,I,是输入信号;I”是判定结果的符号数据值,Ie是判定误差信号,N是所述基准信号脉冲间隔检测期间符号的数量,和符号(Q)是Q信道符号数据。
5.一种用于在数字调制系统中通过限制判定误差区域自适应计算一个数字信号判定误差的电路,所述电路包括:
数字滤波器,用于对I信道数据进行希尔伯特变换滤波,以产生不同于所述I信道数据的相位的Q信道数据;
延时器,将所述I信道数据延迟用于所述数字滤波器进行滤波的时间;
基准信号间隔处理器,用于接收I信道数据和产生用于检测斜率的基准信号脉冲;
估算和自适应判定误差检测器,用于接收在所述基准信号脉冲间隔被检测期间的所述I信道数据,根据所检测的斜率判定符号数据和产生一个判定误差信号;和
斜率检测器,用于接收由所述估算和自适应判定误差检测器产生的所述判定误差信号和Q信道数据,用于检测在所述基准信号脉冲间隔被检测期间的斜率并产生累积的斜率。
6.如权利要求5所述的电路,其中,所述斜率检测器利用下述等式检测斜率a:
Ie=I’-I”
其中,I,是输入信号;I”是判定结果的符号数据,Ie是判定误差信号,N是所述基准信号脉冲间隔被检测期间符号的数量。
7.如权利要求6所述的电路,其中,所述估算和自适应判定误差检测器包括:
判定器,用于接收所述的I信道数据和将符号数据判定为一个基准级值;
区域限制器,用于将所述的I信道数据和一个与所检测斜率对应的判定区域相比较并产生有限的区域判定信号;
多路转换器,用于接收由所述判定器判定的所述符号数据和所述的I信道数据,并利用由所述的区域限制器产生的所述有限判定信号选择地产生所述的符号数据或所述的I信道数据;和
减法器,用于从所述的I信道数据中减去由所述的多路转换器产生的一个信号以产生所述的判定误差信号。
8.一种用于在数字调制系统中通过限制判定误差区域自适应计算数字信号判定误差的电路,所述的电路包括:
数字滤波器,用于对I信道数据进行希尔伯特变换滤波,以产生不同于所述I信道数据的相位的Q信道数据;
延时器,将所述I信道数据延迟用于所述数字滤波器进行滤波的时间;
基准信号间隔处理器,用于接收I信道数据和产生一个用于检测斜率的基准信号脉冲;
估算和自适应判定误差检测器,用于接收在所述基准信号脉冲间隔被检测期间的所述的I信道数据和Q信道符号数据,根据一个所检测的斜率判定符号数据,产生判定误差信号;和
斜率检测器,用于接收由所述预测和自适应判定误差检测器产生的所述判定误差信号和所述的Q信道符号数据,用于检测在所述的基准信号脉冲间隔被检测期间的斜率,并产生累积斜率。
9.如权利要求8所述的电路,其中,所述的估算和自适应判定误差检测器包括:
判定器,用于接收所述的I信道数据和将符号数据判定为一个基准级值;
第一区域限制器,用于将所述的I信道数据和与所检测斜率对应的I信道判定区域相比较,并产生一个有限的I信道区域判定信号;
第二区域限制器,用于将所述的Q信道数据和与所检测斜率对应的Q信道判定区域相比较,并产生一个有限的Q信道区域判定信号;
逻辑门,用于对由第一和第二区域限制器产生的所述有限的I和Q信道区域判定信号进行“或”运算;
多路转换器,用于接收由所述判定器产生的所述符号数据和所述的I信道数据,并利用由所述逻辑门产生的一个区域判定信号选择地产生多个接收数据中的一个数据;和
减法器,用于从所述的I信道数据中减去由所述的多路转换器产生的一个信号,以产生所述的判定误差信号。
10.如权利要求9所述的电路,其中,所述的斜率检测器使用下述等式检测斜率a:
Ie=I’-I”
其中,I’是输入信号;I”是判定结果的符号数据值,Ie是判定误差信号,N是在所述基准信号脉冲间隔检测期间符号的数量,符号(Q)是Q信道符号数据。
11.一种用于在数字调制系统中通过限制判定误差区域自适应计算数字信号判定误差的电路,所述的电路包括:
数字滤波器,用于对I信道数据进行希尔伯特变换滤波,以产生不同于所述I信道数据的相位的Q信道数据;
延时器,将所述I信道数据延迟用于所述数字滤波器进行滤波的时间;
脉冲发生器,用于对由I信道数据检测的一个斜率产生间隔信号;
估算和自适应判定误差检测器,用于当所述的脉冲发生器产生所述的间隔信号时接收所述的I信道数据和Q信道符号数据,根据所检测的斜率判定符号数据,并产生一个判定误差信号;和
斜率检测器,用于接收由所述估算和自适应判定误差检测器产生的所述判定误差信号和所述的Q信道符号数据,用于检测所述间隔信号产生时的斜率并产生累积的斜率。
12.如权利要求11所述的电路,其中,所述的估算和自适应判定误差检测器包括:
判定器,用于接收所述的I信道数据和将符号数据判定为一个基准级值;
第一区域限制器,用于将所述的I信道数据和与所检测斜率对应的I信道判定区域相比较并产生一个有限的I信道区域判定信号;
第二区域限制器,用于将所述的Q信道数据和与所检测斜率对应的Q信道判定区域相比较并产生一个有限的Q信道区域判定信号;
逻辑门,用于对由所述的第一和第二区域限制器产生的所述被限制的I和Q信道区域判定信号进行或运算;
多路转换器,用于接收由所述判定器产生的所述符号数据和所述的I信道数据并利用由所述的逻辑门产生的一个区域判定信号选择地产生多个接收数据中的一个数据;和
减法器,用于从所述的I信道数据中减去由所述多路转换器产生的一个信号以产生所述的判定误差信号。
13.如权利要求12所述的电路,其中,所述斜率检测器使用下述等式检测斜率a:
Ie=I’-I”
其中,I’是输入信号;I”是判定结果的符号数据,Ie是判定误差信号,N是所述基准信号脉冲间隔被检测期间符号的数量,符号(Q)是Q信道符号数据。
14.一种用于在数字调制系统中通过限制判定误差区域自适应计算一个数字信号判定误差的方法,所述的方法包括下述步骤:
根据I信道数据检测一个基准信号脉冲;
接收在所述基准信号脉冲间隔被检测期间的所述I信道数据和Q信道数据,并利用一个有限区域的所述I信道数据和Q信道数据判定符号数据;和
根据一个所计算的斜率自适应计算判定误差信号。
15.一种用于在数字调制系统中通过限制判定误差区域自适应计算一个数字信号判定误差的方法,所述的方法包括下述步骤:
根据I信道数据检测一个基准信号脉冲;
接收在所述基准信号脉冲间隔被检测期间的所述I信道数据和Q信道符号数据,并利用一个有限区域的所述I信道数据和Q信道符号数据判定符号数据;和
根据一个所计算的斜率自适应地计算一个判定误差信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR37163/1996 | 1996-08-30 | ||
KR1019960037163A KR100194937B1 (ko) | 1996-08-30 | 1996-08-30 | 디지탈 변조방식의 변조시스템의 디지탈 신호 적응판정 에러회로 및 방법 |
KR37163/96 | 1996-08-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1187089A CN1187089A (zh) | 1998-07-08 |
CN1115874C true CN1115874C (zh) | 2003-07-23 |
Family
ID=19471971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97117760A Expired - Fee Related CN1115874C (zh) | 1996-08-30 | 1997-08-29 | 数字调制系统中自适应计算数字信号判定误差的电路和方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6192090B1 (zh) |
EP (1) | EP0827301B1 (zh) |
JP (1) | JP3613429B2 (zh) |
KR (1) | KR100194937B1 (zh) |
CN (1) | CN1115874C (zh) |
DE (1) | DE69729516T2 (zh) |
ES (1) | ES2221948T3 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081822A (en) * | 1998-03-11 | 2000-06-27 | Agilent Technologies, Inc. | Approximating signal power and noise power in a system |
US6671334B1 (en) * | 1998-11-03 | 2003-12-30 | Tektronix, Inc. | Measurement receiver demodulator |
JP3190318B2 (ja) * | 1999-07-07 | 2001-07-23 | 三菱電機株式会社 | 周波数誤差推定装置および周波数誤差推定方法 |
US7532682B1 (en) * | 2002-11-27 | 2009-05-12 | Schell Stephan V | Quadrature modulation without carrier |
US7103514B1 (en) * | 2005-09-09 | 2006-09-05 | International Business Machines Corporation | Filter turning point detection |
US10376243B2 (en) * | 2013-09-27 | 2019-08-13 | Texas Instruments Incorporated | Method and apparatus for low complexity ultrasound based heart rate detection |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5307375A (en) * | 1992-11-19 | 1994-04-26 | General Instrument Corporation | Two stage accumulator for use in updating coefficients |
JPH0746220A (ja) * | 1993-07-30 | 1995-02-14 | Sony Corp | ディジタル復調装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4447910A (en) * | 1981-06-02 | 1984-05-08 | Harris Corporation | Phase tracking correction scheme for high frequency modem |
US4837642A (en) * | 1988-01-12 | 1989-06-06 | Ampex Corporation | Threshold tracking system |
US5406587A (en) * | 1993-02-08 | 1995-04-11 | Zenith Electronics Corporation | Error tracking loop |
US5602601A (en) * | 1995-04-21 | 1997-02-11 | L. G. Electronics Inc. | Phase error corrector for HDTV reception system |
KR0155900B1 (ko) * | 1995-10-18 | 1998-11-16 | 김광호 | 위상에러검출방법 및 위상 트래킹 루프회로 |
-
1996
- 1996-08-30 KR KR1019960037163A patent/KR100194937B1/ko not_active IP Right Cessation
-
1997
- 1997-08-22 ES ES97306429T patent/ES2221948T3/es not_active Expired - Lifetime
- 1997-08-22 EP EP19970306429 patent/EP0827301B1/en not_active Expired - Lifetime
- 1997-08-22 JP JP22621997A patent/JP3613429B2/ja not_active Expired - Fee Related
- 1997-08-22 DE DE1997629516 patent/DE69729516T2/de not_active Expired - Lifetime
- 1997-08-29 CN CN97117760A patent/CN1115874C/zh not_active Expired - Fee Related
- 1997-08-29 US US08/921,050 patent/US6192090B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5307375A (en) * | 1992-11-19 | 1994-04-26 | General Instrument Corporation | Two stage accumulator for use in updating coefficients |
JPH0746220A (ja) * | 1993-07-30 | 1995-02-14 | Sony Corp | ディジタル復調装置 |
Also Published As
Publication number | Publication date |
---|---|
KR19980017386A (ko) | 1998-06-05 |
DE69729516T2 (de) | 2005-06-30 |
US6192090B1 (en) | 2001-02-20 |
EP0827301A2 (en) | 1998-03-04 |
CN1187089A (zh) | 1998-07-08 |
JPH10145686A (ja) | 1998-05-29 |
JP3613429B2 (ja) | 2005-01-26 |
EP0827301A3 (en) | 2001-02-07 |
DE69729516D1 (de) | 2004-07-22 |
ES2221948T3 (es) | 2005-01-16 |
KR100194937B1 (ko) | 1999-06-15 |
EP0827301B1 (en) | 2004-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5459762A (en) | Variable multi-threshold detection for 0.3-GMSK | |
KR0155900B1 (ko) | 위상에러검출방법 및 위상 트래킹 루프회로 | |
US6246717B1 (en) | Measurement test set and method for in-service measurements of phase noise | |
KR0147661B1 (ko) | 데이타 세그먼트 동기 검출회로 및 그 방법 | |
AU691695B2 (en) | Agc circuit for a digital receiver | |
US6366629B1 (en) | Method of estimating timing phase and rate offsets in digital data | |
CN101854497B (zh) | 数字电视接收机及其定时恢复方法 | |
KR102041342B1 (ko) | 다중 상관 검출을 이용하여 패킷 검출, 심볼 타이밍 포착 및 반송파 주파수 오프셋 추정을 동시에 병렬 수행하는 방법 및 그 블루투스 장치 | |
EP0784398A2 (en) | An apparatus and method for detecting field sync signals in a high definition television | |
US6115431A (en) | Phase detecting method and phase tracking loop circuit for a digital vestigial sideband modulation communication device | |
KR100609941B1 (ko) | 결정 지향 위상 검출기 | |
CN1100427C (zh) | 数字残留边带调制通信装置的相位检测方法和相位跟踪环电路 | |
CN1115874C (zh) | 数字调制系统中自适应计算数字信号判定误差的电路和方法 | |
US6757024B2 (en) | Timing recovery apparatus and method for digital TV using envelope of timing error | |
US7221715B2 (en) | Timing recovery device | |
EP1442553B1 (en) | Apparatus and method for using training sequences to estimate timing error in a digital signal receiver | |
CN1141109A (zh) | 在电视系统中发送的数据信号的译码 | |
KR100519352B1 (ko) | 디지털 방송 수신기의 락 검출 장치 및 방법 | |
CN117375538B (zh) | 一种衰减补偿方法和衰减补偿电路 | |
JPH09261285A (ja) | 多値vsb復調器 | |
KR100194936B1 (ko) | 디지탈 변조방식을 이용한 시스템에서 기준신호를 이용한 디지탈 신호 판정회로 및 방법 | |
KR100459112B1 (ko) | 심볼 타이밍 복구장치 및 방법 | |
US6516036B1 (en) | Method and apparatus for decimating an oversampled signal | |
GB2415115A (en) | Clock recovery using an early/late voter, a frequency accumulator and a rate multiplier | |
KR20040080221A (ko) | 하이브리드 타이밍 복원 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030723 Termination date: 20100829 |