CN111584617A - 平面可控硅器件及其制作方法 - Google Patents
平面可控硅器件及其制作方法 Download PDFInfo
- Publication number
- CN111584617A CN111584617A CN202010487333.7A CN202010487333A CN111584617A CN 111584617 A CN111584617 A CN 111584617A CN 202010487333 A CN202010487333 A CN 202010487333A CN 111584617 A CN111584617 A CN 111584617A
- Authority
- CN
- China
- Prior art keywords
- region
- substrate
- base region
- manufacturing
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 25
- 239000010703 silicon Substances 0.000 title claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052796 boron Inorganic materials 0.000 claims abstract description 19
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 113
- 238000002955 isolation Methods 0.000 claims description 61
- 230000003647 oxidation Effects 0.000 claims description 24
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000005516 deep trap Effects 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本申请实施例提供平面可控硅器件及其制作方法，涉及半导体器件制作技术领域。采用环形结终端扩展区替换现有技术中的深阱环，环形结终端扩展区紧贴在第一基区的四周，环形结终端扩展区的结深低于第一基区的结深。环形结终端扩展区可以在第一电极和第三电极施加电压时降低电场，从而也能提高整个平面可控硅器件的耐受电压。环形结终端扩展区在制作时，只需要进行正常的离子(比如硼)注入扩散即可，不需要采用专业的注铝设备，可以降低平面可控硅器件的制作成本。同时，环形结终端扩展区的结深较浅，制作环形结终端扩展区的耗时较短，可以确保平面可控硅器件的制作效率。
Description
技术领域
本申请涉及半导体器件制作技术领域，具体而言，涉及一种平面可控硅器件及其制作方法。
背景技术
平面可控硅器件因具有较长的使用周期，具有高温及耐高压性能而被广泛应用于家电及摩配等领域。为了使平面可控硅器件具有较高的工作电压，一种是采用分压环和/或截至环结构提高器件的工作电压；另一种是采用深阱环结构提高器件的工作电压。
在平面可控硅器件采用深阱环结构时，深阱环的结深一般能达到50～70um，由于深阱环的结深较深，为了加快深阱环的制作过程，现有技术采用昂贵的注铝设备通过注铝扩散的方式制作深阱环，这会导致制造成本变高。另外，若掺杂其他杂质(比如，硼)制作深阱环又需要耗费很长的时间进行高温扩散，而影响制作效率。
发明内容
为了克服上述技术背景中所提及的技术问题，本申请实施例提供一种平面可控硅器件及其制作方法。
本申请的第一方面，提供一种平面可控硅器件制作方法，所述方法包括：
在衬底(101)相对两端制作隔离区，其中，所述隔离区包括靠近所述衬底(101)上表面的第一隔离区(102)及靠近所述衬底(101)下表面的第二隔离区(103)；
在所述衬底(101)上表面制作环形的结终端扩展区(104)；
在所述结终端扩展区(104)的环形中间制作结深高于所述结终端扩展区(104)结深的第一基区(105)，在所述衬底(101)下表面制作第二基区(106)；
在所述第一基区(105)的上表面一侧制作第一掺杂区(107)和第二掺杂区(108)，及在所述第二基区(106)的下表面一侧制作第三掺杂区(109)；
在位于所述衬底(101)上表面的至少部分所述第一隔离区(102)及至少部分所述结终端扩展区(104)上制作钝化层(110)；
在所述第一掺杂区(107)及四周区域的表面制作第一电极(111)，及在所述第二掺杂区(108)及四周区域的表面制作第二电极(112)；
在所述衬底(101)的下表面一侧制作第三电极(113)。
在本申请的一种可能实施例中，所述在衬底(101)相对两端制作隔离区的步骤，包括：
将选取的N型硅片进行打磨，得到衬底(101)；
对所述衬底(101)进行氧化处理，在所述衬底(101)上形成一氧化层；
去除所述衬底(101)相对两端的氧化层；
在去除氧化层的所述衬底(101)的两端制作铝层；
对所述铝层进行推结处理，在所述衬底(101)相对两端形成掺杂铝的隔离区。
在本申请的一种可能实施例中，所述在所述衬底(101)上表面制作环形的结终端扩展区(104)的步骤，包括：
去除所述衬底(101)上的氧化层，对所述衬底(101)进行二次氧化，在所述衬底(101)上形成新的氧化层；
对所述衬底(101)上表面的氧化层进行蚀刻，形成一环形窗口；
对所述环形窗口进行氧化处理，然后对所述环形窗口进行硼注入，并在硼注入完成后通过扩散处理形成结终端扩展区(104)。
在本申请的一种可能实施例中，在所述结终端扩展区(104)的环形中间制作第一基区(105)，在所述衬底(101)上表面制作第二基区(106)的步骤，包括：
去除位于所述结终端扩展区(104)内的氧化层及所述衬底(101)下表面的氧化层；
对去除氧化层的区域进行氧化处理，并进行硼注入；
在硼注入完成后通过扩散处理形成所述第一基区(105)及所述第二基区(106)。
在本申请的一种可能实施例中，在所述第一基区(105)的上表面一侧制作第一掺杂区(107)和第二掺杂区(108)，及在所述第二基区(106)的下表面一侧制作第三掺杂区(109)的步骤，包括：
在所述衬底(101)的上表面及下表面涂覆光刻胶层；
通过掩膜对所述光刻胶层进行光刻，在所述第一基区(105)的光刻胶层上刻出两个掺杂区窗口，在所述第二基区(106)上的光刻胶层上刻出一个掺杂区窗口；
通过掺杂区窗口分别对所述第一基区(105)和所述第二基区(106)进行磷注入，并在磷注入完成后通过扩散处理，在所述第一基区(105)的上表面形成第一掺杂区(107)和第二掺杂区(108)，在所述第二基区(106)的下表面形成第三掺杂区(109)。
在本申请的一种可能实施例中，所述在位于所述衬底(101)上表面的至少部分所述第一隔离区(102)及至少部分所述结终端扩展区(104)上制作钝化层(110)的步骤，包括：
除去所述衬底(101)上的光刻胶层及氧化层；
在所述衬底(101)上表面的至少部分所述第一隔离区(102)及至少部分所述结终端扩展区(104)上制作多层组合膜，得到所述钝化层(110)。
在本申请的一种可能实施例中，在所述第一掺杂区(107)的上表面及四周区域制作第一电极(111)，及在所述第二掺杂区(108)的上表面及四周区域制作第二电极(112)的步骤，包括：
在所述衬底(101)的上表面涂覆光刻胶层；
通过掩膜对所述光刻胶层进行光刻，在所述第一基区(105)、第一掺杂区(107)和第二掺杂区(108)上形成电极窗口；
通过所述电极窗口在所述第一基区(105)的上表面制作金属层；
对所述金属层进行刻蚀，形成所述第一电极(111)及所述第二电极(112)。
本申请的第二方面，还提供一种平面可控硅器件，所述平面可控硅器件包括：
衬底(101)；
制作于所述衬底(101)相对两端的隔离区，其中，所述隔离区包括靠近所述衬底(101)上表面的第一隔离区(102)及靠近所述衬底(101)下表面的第二隔离区(103)；
制作于所述衬底(101)的上表面一侧的第一基区(105)，及制作于所述衬底(101)的下表面一侧的第二基区(106)；
制作于所述衬底(101)的上表面一侧，且与所述第一基区(105)四周接触的结终端扩展区(104)，其中，所述结终端扩展区(104)的结深低于所述第一基区(105)的结深；
制作于所述衬底(101)的上表面，且至少覆盖部分所述结终端扩展区(104)及所述第一隔离区(102)的钝化层(110)；
制作于所述第一基区(105)的上表面一侧的第一掺杂区(107)和第二掺杂区(108)，及制作于所述第二基区(106)的下表面一侧的第三掺杂区(109)；
制作覆盖在所述第一掺杂区(107)及所述第一掺杂区(107)四周的第一电极(111)；
制作覆盖在所述第二掺杂区(108)及所述第二掺杂区(108)四周的第二电极(112)；
制作覆盖在所述衬底(101)的下表面一侧，将所述第二基区(106)的下表面及第三掺杂区(109)的下表面覆盖的第三电极(113)。
在本申请的一种可能实施例中，所述第一隔离区(102)和所述第二隔离区(103)掺杂铝。
在本申请的一种可能实施例中，所述第一基区(105)、第二基区(106)及结终端扩展区(104)为轻掺杂硼的区域，所述第一掺杂区(107)、第二掺杂区(108)及第三掺杂区(109)为重掺杂磷的区域。
本申请实施例提供平面可控硅器件及其制作方法，采用环形结终端扩展区(104)替换现有技术中的深阱环，环形结终端扩展区(104)紧贴在第一基区(105)的四周，环形结终端扩展区(104)的结深低于第一基区(105)的结深。环形结终端扩展区(104)可以在第一电极(111)和第三电极(113)施加电压时降低电场，从而也能提高整个平面可控硅器件的耐受电压。环形结终端扩展区(104)在制作时，只需要进行正常的离子(比如硼)注入扩散即可，不需要采用专业的注铝设备，可以降低平面可控硅器件的制作成本。同时，环形结终端扩展区(104)的结深较浅，制作环形结终端扩展区(104)的耗时较短，可以确保平面可控硅器件的制作效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种平面可控硅器件的剖面结构示意图；
图2为本申请实施例提供的制作图1中平面可控硅器件的方法流程示意图；
图3A-图3H为本申请实施例提供的制作图1中平面可控硅器件的制作工艺图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
为了解决背景技术中提及的技术问题，发明人创新性地设计以下的平面可控硅器件结构。
请参照图1，图1示出了本申请实施例提供的一种平面可控硅器件的剖面结构示意图。
平面可控硅器件可以包括：衬底101、第一隔离区102、第二隔离区103、结终端扩展区104、第一基区105、第二基区106、第一掺杂区107、第二掺杂区108、第三掺杂区109、钝化层110、第一电极111、第二电极112及第三电极113。
第一隔离区102基于衬底101制作形成靠近衬底101的上表面；第二隔离区103基于衬底101制作形成且靠近衬底101的下表面。在本发明实施例中，第一隔离区102和第二隔离区103可以连通，在衬底101相对的两端分别形成一个由第一隔离区102和第二隔离区103构成的完整的隔离区。
第一基区105制作于衬底101的上表面一侧，第二基区106制作于衬底101的下表面一侧。第一基区105的尺寸短于第二基区106的尺寸，第二基区106的两端与位于衬底101两端的第二隔离区102接触。
结终端扩展区104制作于衬底101的上表面一侧，结终端扩展区104为环形结构，位于第一基区105的四周，且结终端扩散区104与第一基区105的四周接触。如图1所示，结终端扩展区104的结深h1低于第一基区105的结深h2。
钝化层110制作于衬底101的上表面，且至少覆盖部分结终端扩展区104及第一隔离区102。
第一掺杂区107和第二掺杂区108制作于第一基区105的上表面一侧，第三掺杂区109制作于第二基区106的下表面一侧。
第一电极111覆盖在第一掺杂区107及其四周，第二电极112覆盖在第二掺杂区108及其四周，第三电极113覆盖在第三掺杂区109及其四周。
上述平面可控硅器件，采用环形结终端扩展区104替换现有技术中的深阱环，环形结终端扩展区104在制作时，只需要进行正常的离子(比如硼)注入扩散即可，不需要采用专业的注铝设备，可以减低平面可控硅器件的制作成本。环形结终端扩展区104的结深较浅，制作环形结终端扩展区104的耗时较短，可以确保平面可控硅器件的制作效率。
在本申请的一种可能实施例中，衬底101可以采用电阻率为20～60Ω.cm的N型硅片，衬底101的厚度可以为150～300μm。第一隔离区102和第二隔离区103可以掺杂铝。
在本申请的一种可能实施例中，第一基区105、第二基区106及结终端扩展区104为轻掺杂硼的区域，第一掺杂区107、第二掺杂区108及第三掺杂区109为重掺杂磷的区域。结终端扩展区104的结深h1可以为20-30μm，结终端扩展区104的宽度可以为50-100μm。
钝化层110可以为组合膜，具体地，钝化层110可以包括半绝缘多晶硅层(SIPOS)、Si3N4层及正硅酸乙酯层(TEOS)。
第一电极111、第二电极112及第三电极113可以采用金属铝制作而成。
在本申请实施例中，第一电极111可以是平面可控硅器件的阴极，第二电极112可以是平面可控硅器件的门极，第三电极113可以是平面可控硅器件的阳极。在第一电极111接负电压，第三电极113接正电压时，结终端扩展区104可以降低电场，从而提高整个平面可控硅器件的耐受电压。
请参照图2，本申请实施例还提供一种用于制作上述平面可控硅终端的制作方法，该制作方法包括以下步骤：
步骤S201，在衬底101相对两端制作隔离区。
其中，隔离区包括靠近衬底101上表面的第一隔离区102及靠近衬底101下表面的第二隔离区103。
在本申请实施例中，步骤S201可以通过以下制程实现。
首先，请参照图3A，将选取的N型硅片进行打磨，得到衬底101。
具体地，可以选择电阻率为20～60Ω.cm的N型硅片，然后可进行双面或单面机械抛光，将硅片的厚度控制在150～300μm，得到衬底101。在本实施例中，也可以通过化学腐蚀的方式将硅片的厚度做薄，得到衬底101。
接着，请参照图3B，对衬底101进行氧化处理，在衬底101上形成一氧化层120。
具体地，氧化处理的温度可以为1150℃，氧化媒介气体可以为氧气和氢气，氧化时长为约2小时。
再接着，去除衬底101相对两端的氧化层120，以在衬底101的两端分别形成两个隔离区窗口。
然后，请参照图3C，在去除氧化层120的衬底101的两端制作铝层130。
具体地，可采用电子束蒸发或溅射的方式通过隔离区窗口在衬底101上制作厚度为1～2μm的铝层，对铝层进行光刻，保留隔离区窗口处的铝层。
最后，请参照图3D，对铝层130进行推结处理，在衬底101相对两端形成掺杂铝的隔离区。
具体地，推结处理可以在1270℃～1280℃的温度区间，氮气和氧气的气体环境下，处理2～10小时。
在上述过程中，隔离区窗口包括两个面，通过在隔离区窗口上形成铝层，并通过热扩散的形式制作隔离区，可以不需要专门的注铝设备即可完成掺杂铝，另外，通过两个面同时进行铝掺杂，可以缩短隔离区的制作时间，提高整体器件的制作效率。
步骤S202，在衬底101上表面制作环形的结终端扩展区104。
在本申请实施例中，步骤S202可以通过以下制程实现。
首先，去除衬底101上的氧化层120，对衬底进行二次氧化，在衬底101上形成新的氧化层120。
具体地，进行二次氧化的氧化温度可以控制在1150℃～1200℃，氧化媒介气体为氧气和氢气，氧化时长可以为4～8小时。
形成新的氧化层120可以覆盖在隔离区上，可以阻止在后续的离子扩散过程中，有其他离子进行隔离区。
接着，对衬底101上表面的氧化层进行蚀刻，形成一环形窗口。
最后，请参照图3E，对环形窗口所在区域进行氧化处理，然后通过环形窗口对衬底101进行硼注入，并通过扩散处理后在衬底101的上表面形成结终端扩展区104。
具体地，氧化处理可以在氮气和氧气混合气体环境下进行，或只有氧气的环境下进行。在氮气和氧气混合气体环境进行氧化的温度可以控制在1150℃～1200℃，氧化时长可以为2～6小时。在环形窗口所在区域形成厚度为400～1000埃的氧化层。在对环形窗口所在区域进行硼注入时的能量控制在100KeV，注入剂量为5E12～1E14。
在扩散处理过程中，扩散的温度条件可以控制为1270℃～1280℃，扩散的环境气体为氢气和氧气，扩散时间可以为2～6小时。
在对环形窗口进行硼注入前，对环形窗口所在区域进行氧化处理可以增强离子进入时方向的随机性，抑制离子注入的沟道效应。
步骤S203，请参照图3F，在结终端扩展区104的环形中间制作结深高于结终端扩展区104的结深的第一基区105，并基于衬底101的下表面制作第二基区106。
首先，去除位于结终端扩展区104内的氧化层120及衬底101下表面的氧化层120。
接着，对去除氧化层的区域进行氧化处理，氧化处理后注入硼。
具体地，氧化处理可以在氮气和氧气混合气体环境下进行，或只有氧气的环境下进行。氧化处理后可以在环形窗口所在区域形成厚度为400～1000埃的氧化层。在对环形窗口所在区域进行硼注入时的能量控制在50keV～100KeV，注入剂量为4E13～4E15。
最后，在硼注入完成后，通过扩散处理形成位于结终端扩展区104内的第一基区105及位于衬底101下表面一侧的第二基区106。
在扩散处理过程中，扩散的温度可控制在1270℃～1280℃，扩散的环境气体可以为氢气和氧气，扩散时间可以控制在18～30小时。
步骤S204，请参照图3G，在第一基区105的上表面一侧制作第一掺杂区107和第二掺杂区108，及在所述第二基区106的下表面一侧制作第三掺杂区109。
在本申请实施例中，步骤S204可以通过以下制程实现。
首先，在衬底101的上表面及下表面涂覆光刻胶层。
接着，通过掩膜对光刻胶层进行光刻，在第一基区105的光刻胶层上刻出两个掺杂区窗口，在第二基区106上的光刻胶层上刻出一个掺杂区窗口。
最后，通过掺杂区窗口分别对第一基区105和第二基区106进行磷注入并通过扩散处理，在第一基区105的上表面形成第一掺杂区107和第二掺杂区108，在所述第二基区106的下表面形成第三掺杂区109。
具体地，在磷注入扩散过程中，磷的表面浓度可以控制在每立方厘米1E19～1E21个，扩散的温度可控制在900℃～1200℃，扩散的环境气体可以为氢气和氧气(或单独氧气)，扩散时间可以控制在10分钟～300分钟。
步骤S205，请参照图3H，在位于衬底101上表面的至少部分第一隔离区102及至少部分结终端扩展区104上制作钝化层110。
详细地，可去除衬底101上的光刻胶层及氧化层，然后在所述衬底101上制作多层组合膜，即得到钝化层110，具体地，钝化层110可以包括半绝缘多晶硅层(SIPOS)、Si3N4层及正硅酸乙酯层(TEOS)。
步骤S206，请再次参照图1，在第一掺杂区107及四周区域的表面制作第一电极111，及在第二掺杂区108及四周区域的表面制作第二电极112。
首先，可以在所述衬底101的上表面涂覆光刻胶层。
接着，通过掩膜对光刻胶层进行光刻，在第一基区105、第一掺杂区107和第二掺杂区108上形成电极窗口。
然后，通过电极窗口在第一基区105的上表面制作金属层。
具体地，可以通过电子束蒸发或溅射的方法在第一基区105的上表面制作金属层，在本申请实施例中，金属层可以为铝层，金属层的厚度可以为3～6μm。
最后，对金属层进行刻蚀，形成第一电极111及第二电极112。
步骤S207，请再次参照图1，在衬底101的下表面一侧制作第三电极113。
在本申请实施例中，第一电极111可以是平面可控硅器件的阴极，第二电极112可以是平面可控硅器件的门极，第三电极113可以是平面可控硅器件的阳极。在第一电极111接负电压，第三电极113接正电压时，结终端扩展区104可以降低电场，从而提高整个平面可控硅器件的耐受电压。
综上所述，本申请实施例提供的平面可控硅器件采用结深低于第一基区105的结终端扩展区104替代现有技术中的深阱环结构(一般通过注铝设备扩散形成)，可以不需要用到昂贵的注铝设备，降低平面可控硅器件制作成本。同时，本申请实施例提供的技术方案中，隔离区、第一基区105(第二基区106是与第一基区105同时扩散)及结终端扩展区104的扩散时间较短，还可以提高平面可控硅器件制作效率。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种平面可控硅器件制作方法，其特征在于，所述方法包括：
在衬底(101)相对两端制作隔离区，其中，所述隔离区包括靠近所述衬底(101)上表面的第一隔离区(102)及靠近所述衬底(101)下表面的第二隔离区(103)；
在所述衬底(101)上表面制作环形的结终端扩展区(104)；
在所述结终端扩展区(104)的环形中间制作结深高于所述结终端扩展区(104)结深的第一基区(105)，在所述衬底(101)下表面制作第二基区(106)；
在所述第一基区(105)的上表面一侧制作第一掺杂区(107)和第二掺杂区(108)，及在所述第二基区(106)的下表面一侧制作第三掺杂区(109)；
在位于所述衬底(101)上表面的至少部分所述第一隔离区(102)及至少部分所述结终端扩展区(104)上制作钝化层(110)；
在所述第一掺杂区(107)及四周区域的表面制作第一电极(111)，及在所述第二掺杂区(108)及四周区域的表面制作第二电极(112)；
在所述衬底(101)的下表面一侧制作第三电极(113)。
2.如权利要求1所述的平面可控硅器件制作方法，其特征在于，所述在衬底(101)相对两端制作隔离区的步骤，包括：
将选取的N型硅片进行打磨，得到衬底(101)；
对所述衬底(101)进行氧化处理，在所述衬底(101)上形成一氧化层；
去除所述衬底(101)相对两端的氧化层；
在去除氧化层的所述衬底(101)的两端制作铝层；
对所述铝层进行推结处理，在所述衬底(101)相对两端形成掺杂铝的隔离区。
3.如权利要求2所述的平面可控硅器件制作方法，其特征在于，所述在所述衬底(101)上表面制作环形的结终端扩展区(104)的步骤，包括：
去除所述衬底(101)上的氧化层，对所述衬底(101)进行二次氧化，在所述衬底(101)上形成新的氧化层；
对所述衬底(101)上表面的氧化层进行蚀刻，形成一环形窗口；
对所述环形窗口所在区域进行氧化处理，然后通过所述环形窗口对所述衬底进行硼注入，并在硼注入完成后通过扩散处理形成结终端扩展区(104)。
4.如权利要求3所述的平面可控硅器件制作方法，其特征在于，在所述结终端扩展区(104)的环形中间制作第一基区(105)，在所述衬底(101)上表面制作第二基区(106)的步骤，包括：
去除位于所述结终端扩展区(104)内的氧化层及所述衬底(101)下表面的氧化层；
对去除氧化层的区域进行氧化处理，并进行硼注入；
在硼注入完成后通过扩散处理形成所述第一基区(105)及所述第二基区(106)。
5.如权利要求4所述的平面可控硅器件制作方法，其特征在于，在所述第一基区(105)的上表面一侧制作第一掺杂区(107)和第二掺杂区(108)，及在所述第二基区(106)的下表面一侧制作第三掺杂区(109)的步骤，包括：
在所述衬底(101)的上表面及下表面涂覆光刻胶层；
通过掩膜对所述光刻胶层进行光刻，在所述第一基区(105)的光刻胶层上刻出两个掺杂区窗口，在所述第二基区(106)上的光刻胶层上刻出一个掺杂区窗口；
通过掺杂区窗口分别对所述第一基区(105)和所述第二基区(106)进行磷注入，并在磷注入完成后通过扩散处理，在所述第一基区(105)的上表面形成第一掺杂区(107)和第二掺杂区(108)，在所述第二基区(106)的下表面形成第三掺杂区(109)。
6.如权利要求5所述的平面可控硅器件制作方法，其特征在于，所述在位于所述衬底(101)上表面的至少部分所述第一隔离区(102)及至少部分所述结终端扩展区(104)上制作钝化层(110)的步骤，包括：
除去所述衬底(101)上的光刻胶层及氧化层；
在所述衬底(101)上表面的至少部分所述第一隔离区(102)及至少部分所述结终端扩展区(104)上制作多层组合膜，得到所述钝化层(110)。
7.如权利要求6所述的平面可控硅器件制作方法，其特征在于，在所述第一掺杂区(107)的上表面及四周区域制作第一电极(111)，及在所述第二掺杂区(108)的上表面及四周区域制作第二电极(112)的步骤，包括：
在所述衬底(101)的上表面涂覆光刻胶层；
通过掩膜对所述光刻胶层进行光刻，在所述第一基区(105)、第一掺杂区(107)和第二掺杂区(108)上形成电极窗口；
通过所述电极窗口在所述第一基区(105)的上表面制作金属层；
对所述金属层进行刻蚀，形成所述第一电极(111)及所述第二电极(112)。
8.一种平面可控硅器件，其特征在于，所述平面可控硅器件包括：
衬底(101)；
制作于所述衬底(101)相对两端的隔离区，其中，所述隔离区包括靠近所述衬底(101)上表面的第一隔离区(102)及靠近所述衬底(101)下表面的第二隔离区(103)；
制作于所述衬底(101)的上表面一侧的第一基区(105)，及制作于所述衬底(101)的下表面一侧的第二基区(106)；
制作于所述衬底(101)的上表面一侧，且与所述第一基区(105)四周接触的结终端扩展区(104)，其中，所述结终端扩展区(104)的结深低于所述第一基区(105)的结深；
制作于所述衬底(101)的上表面，且至少覆盖部分所述结终端扩展区(104)及所述第一隔离区(102)的钝化层(110)；
制作于所述第一基区(105)的上表面一侧的第一掺杂区(107)和第二掺杂区(108)，及制作于所述第二基区(106)的下表面一侧的第三掺杂区(109)；
制作覆盖在所述第一掺杂区(107)及所述第一掺杂区(107)四周的第一电极(111)；
制作覆盖在所述第二掺杂区(108)及所述第二掺杂区(108)四周的第二电极(112)；
制作覆盖在所述衬底(101)的下表面一侧，将所述第二基区(106)的下表面及第三掺杂区(109)的下表面覆盖的第三电极(113)。
9.如权利要求8所述的平面可控硅器件，其特征在于，所述第一隔离区(102)和所述第二隔离区(103)掺杂铝。
10.如权利要求8或9所述的平面可控硅器件，其特征在于，所述第一基区(105)、第二基区(106)及结终端扩展区(104)为轻掺杂硼的区域，所述第一掺杂区(107)、第二掺杂区(108)及第三掺杂区(109)为重掺杂磷的区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010487333.7A CN111584617B (zh) | 2020-06-02 | 2020-06-02 | 平面可控硅器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010487333.7A CN111584617B (zh) | 2020-06-02 | 2020-06-02 | 平面可控硅器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111584617A true CN111584617A (zh) | 2020-08-25 |
| CN111584617B CN111584617B (zh) | 2023-04-21 |
Family
ID=72118451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010487333.7A Active CN111584617B (zh) | 2020-06-02 | 2020-06-02 | 平面可控硅器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111584617B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393929A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 双正斜角槽终端半导体分立器件可控硅及其制造方法 |
| CN202736911U (zh) * | 2012-06-26 | 2013-02-13 | 吉林华微电子股份有限公司 | 触发电流对称的双向晶闸管 |
| US20130037880A1 (en) * | 2011-08-09 | 2013-02-14 | United Microelectronics Corporation | Trench-gate metal oxide semiconductor device and fabricating method thereof |
| US20130256749A1 (en) * | 2012-03-27 | 2013-10-03 | International Business Machines Corporation | Passive devices for finfet integrated circuit technologies |
| CN105405869A (zh) * | 2015-11-25 | 2016-03-16 | 电子科技大学 | 浅沟槽结终端扩展结构 |
| CN205428940U (zh) * | 2016-03-14 | 2016-08-03 | 江苏捷捷微电子股份有限公司 | 一种带有深阱终端环结构的平面可控硅芯片 |
| JP2018156987A (ja) * | 2017-03-15 | 2018-10-04 | 住友電気工業株式会社 | 半導体装置 |
| CN109659230A (zh) * | 2018-12-13 | 2019-04-19 | 吉林华微电子股份有限公司 | 双面玻璃终端的半导体加工方法 |
| US20200144428A1 (en) * | 2017-01-16 | 2020-05-07 | Chongqing Pingwei Enterprise Co., Ltd. | High-frequency absorption diode chip and method of producing the same |
-
2020
- 2020-06-02 CN CN202010487333.7A patent/CN111584617B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393929A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 双正斜角槽终端半导体分立器件可控硅及其制造方法 |
| US20130037880A1 (en) * | 2011-08-09 | 2013-02-14 | United Microelectronics Corporation | Trench-gate metal oxide semiconductor device and fabricating method thereof |
| US20130256749A1 (en) * | 2012-03-27 | 2013-10-03 | International Business Machines Corporation | Passive devices for finfet integrated circuit technologies |
| CN202736911U (zh) * | 2012-06-26 | 2013-02-13 | 吉林华微电子股份有限公司 | 触发电流对称的双向晶闸管 |
| CN105405869A (zh) * | 2015-11-25 | 2016-03-16 | 电子科技大学 | 浅沟槽结终端扩展结构 |
| CN205428940U (zh) * | 2016-03-14 | 2016-08-03 | 江苏捷捷微电子股份有限公司 | 一种带有深阱终端环结构的平面可控硅芯片 |
| US20200144428A1 (en) * | 2017-01-16 | 2020-05-07 | Chongqing Pingwei Enterprise Co., Ltd. | High-frequency absorption diode chip and method of producing the same |
| JP2018156987A (ja) * | 2017-03-15 | 2018-10-04 | 住友電気工業株式会社 | 半導体装置 |
| CN109659230A (zh) * | 2018-12-13 | 2019-04-19 | 吉林华微电子股份有限公司 | 双面玻璃终端的半导体加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111584617B (zh) | 2023-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397102B2 (en) | Junction barrier schottky with low forward drop and improved reverse block voltage | |
| CN110518070B (zh) | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 | |
| EP2242107A1 (en) | Semiconductor device | |
| CN111540685A (zh) | 超级结器件的制造方法 | |
| EP0996969B1 (en) | Manufacture of trench-gate semiconductor devices | |
| US20080230801A1 (en) | Trench type power semiconductor device and method for manufacturing same | |
| JP2009021526A (ja) | 電力用半導体装置及びその製造方法 | |
| CN111415997B (zh) | 一种mos结构沟槽二极管器件及其制造方法 | |
| CN107768260B (zh) | 一种平面终端钝化方法及半导体功率器件 | |
| CN109119473B (zh) | 一种晶体管及其制作方法 | |
| CN111584617B (zh) | 平面可控硅器件及其制作方法 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN115483104A (zh) | 一种变容二极管的制作方法 | |
| US6884684B2 (en) | High density trench power MOSFET structure and fabrication method thereof | |
| CN211480035U (zh) | 一种半导体器件 | |
| US5500377A (en) | Method of making surge suppressor switching device | |
| JP4830184B2 (ja) | 半導体装置の製造方法 | |
| CN107579120B (zh) | 功率二极管的制备方法和功率二极管 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| US4977107A (en) | Method for manufacturing semiconductor rectifier | |
| CN112838118B (zh) | 超低导通电阻ldmos的制作方法 | |
| JPS63291473A (ja) | 縦型電界効果トランジスタの製造方法 | |
| CN116403902B (zh) | 一种垂直双极性结型晶体管及其制作方法 | |
| CN110190029B (zh) | 一种功率半导体器件的制备方法 | |
| KR100320677B1 (ko) | 사이리스터 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |