CN111538364B - 一种带隙基准电压源以及电子设备 - Google Patents

一种带隙基准电压源以及电子设备 Download PDF

Info

Publication number
CN111538364B
CN111538364B CN202010411363.XA CN202010411363A CN111538364B CN 111538364 B CN111538364 B CN 111538364B CN 202010411363 A CN202010411363 A CN 202010411363A CN 111538364 B CN111538364 B CN 111538364B
Authority
CN
China
Prior art keywords
switching tube
reference voltage
electrode
source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010411363.XA
Other languages
English (en)
Other versions
CN111538364A (zh
Inventor
刘康奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202010411363.XA priority Critical patent/CN111538364B/zh
Publication of CN111538364A publication Critical patent/CN111538364A/zh
Application granted granted Critical
Publication of CN111538364B publication Critical patent/CN111538364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供了一种带隙基准电压源以及电子设备，包括：基准电压产生电路、共源共栅电源前馈电路以及纹波抑制电路。其中，基准电压产生电路包括第一输出端以及基准电压输出端，用于产生一基准电压，共源共栅电源前馈电路包括第三开关管、第四开关管以及第五开关管，用于形成第四开关管的漏极至基准电压输出端的电压扰动阻隔支路，纹波抑制电路的一端与第五开关管的漏极相连，纹波抑制电路的另一端与第四开关管的漏极相连，用于隔离第一输出端输出的第一节点电压在第二节点的电压扰动。可见，本方案通过设置纹波抑制电路，将第一节点电压VC1对第二节点的电压扰动关系进行隔断，降低了第一节点电压VC1在第二节点的电压扰动，进而提升电源抑制比。

Description

一种带隙基准电压源以及电子设备
技术领域
本发明涉及电路技术领域，具体涉及一种带隙基准电压源以及电子设备。
背景技术
带隙基准电路被广泛应用在模拟电路中，其能产生一不受电源以及其他工艺参数(如环境温度)影响的直流电压或直流电流。具体的，传统的带隙基准电压源通过将负温度系数的VBE(三极管基级与发射级的压差)与正温度系数的电压进行叠加抵消，进而获得一个零温度系数的基准电压。
如图1所示，图1为一种常用的正温度系统的电压产生电路，其通过将两个三极管的发射级与基级的压差(△VBE)施加在电阻R3上，产生一正温度系数电流，该电流通过R1，R2形成正温度系数的基准电压VBG。
除此，还可以在图1的基础上，增加共源共栅电流镜电路(由M2、M3、M6以及M7组成)，如图2所示，以进一步提升电源到输出端的输出阻抗，并复用M2以及M3，与M5三者形成电源纹波前馈通路，增加电源抑制比。通常，该电源波纹前馈通路可以将电源抑制比提升一个当前工艺的本征增益，例如，当晶体管的本征增益为50dB，那么，增加电源波纹前馈通路后，电路的电源抑制比为100dB。
而随着器件的工艺发展，晶体管的本征增益逐步减小，使得电路的电源抑制比逐步减小，例如，当晶体管的本征增益减小为30dB，那么整个电路的电源抑制比为60dB，不能满足高抑制比的需求。
因此，如何提供一种带隙基准电压源，能够提高电源抑制比，是当前亟待解决的一大技术难题。
发明内容
有鉴于此，本发明实施例提供了一种带隙基准电压源，能够提高电源抑制比。
为实现上述目的，本发明实施例提供如下技术方案：
一种带隙基准电压源，包括：基准电压产生电路、共源共栅电源前馈电路以及纹波抑制电路；
所述基准电压产生电路包括第一输出端、基准电压输出端、第一信号控制端以及第二信号控制端，所述基准电压产生电路用于产生一基准电压由所述基准电压输出端输出；
所述共源共栅电源前馈电路包括第三开关管、第四开关管以及第五开关管，所述第五开关管的栅极与所述基准电压产生电路的第一输出端相连，所述第五开关管的源极接地，所述第三开关管的漏极与所述第四开关管的源极相连，所述第三开关管的栅极与所述基准电压产生电路的第一信号控制端以及所述第四开关管的漏极均相连，且作为第二节点，所述第四开关管的栅极与所述基准电压产生电路的第二信号控制端相连，所述第三开关管的源极接外接电源，所述共源共栅电源前馈电路用于形成所述第四开关管的漏极至所述基准电压输出端的电压扰动阻隔支路；
所述纹波抑制电路的一端与所述第五开关管的漏极相连，所述纹波抑制电路的另一端与所述第四开关管的漏极相连，用于隔离所述第一输出端输出的第一节点电压在所述第二节点的电压扰动。
可选的，所述基准电压产生电路包括第一开关管、第二开关管、第一电阻、第二电阻、第三电阻、第一运算放大器、第一三极管、第二三极管以及第一电容；
所述第一开关管的源极与所述第三开关管的源极以及外接电源相连，所述第一开关管的栅极分别与所述第三开关管的栅极以及所述第四开关管的漏极相连，所述第一开关管的栅极作为所述基准电压产生电路的信号控制端，所述第一开关管的漏极与所述第二开关管的源极相连，所述第二开关管的栅极与所述第四开关管的栅极相连，所述第二开关管的漏极分别与所述第一电阻的第一端、所述第二电阻的第一端以及所述第一电容的第一端相连，且作为所述基准电压产生电路的基准电压输出端；
所述第一电阻的第二端与所述第一运算放大器的同相输入端相连，所述第二电阻的第二端与所述第一运算放大器的反相输入端以及所述第三电阻的第一端相连，所述第三电阻的第二端与所述第二三极管的发射极相连，所述第一电阻的第二端与所述第一三极管的发射极相连，所述第一三极管的基极与所述第一三极管的集电极、所述第二三极管的基极、所述第二三极管的集电极以及所述第五开关管的源极相连，且接地，所述第一运算放大器的输出端与所述第五开关管的栅极相连，所述第一运算放大器的输出端作为所述基准电压产生电路的第一输出端。
可选的，所述纹波抑制电路包括第六开关管，
所述第六开关管的漏极作为所述纹波抑制电路的另一端，所述第六开关管的源极作为所述纹波抑制电路的一端。
可选的，所述带隙基准电压源还包括偏置电路，
所述偏置电路与所述第六开关管的栅极相连，用于控制所述第六开关管处于预设工作区域。
可选的，所述偏置电路包括：第七开关管、第八开关管、第九开关管以及第十开关管，
所述第七开关管的漏极与所述外接电源相连，所述第七开关管的漏极与所述第八开关管的源极相连，所述第八开关管的漏极与所述第九开关管的漏极以及所述第六开关管的栅极相连，所述第九开关管的源极与所述第十开关管的漏极相连，所述第十开关管的源极接地。
可选的，所述带隙基准电压源还包括阻抗提高电路，
所述阻抗提高电路的输出端与所述第六开关管的栅极相连，用于提高所述第一开关管的基极在电源加入小信号时对地的信号阻抗。
可选的，所述阻抗提高电路包括：放大器，
所述放大器的输入端与所述第六开关管的源极相连，所述放大器的输出端与所述第六开关管的栅极相连。
可选的，所述阻抗提高电路包括：电流源以及第十一开关管，
所述电流源的输出端与所述第六开关管的栅极以及所述第十一开关管的漏极相连，所述第十一开关管的栅极与所述第五开关管的栅极相连，所述第十一开关管的源极接地。
可选的，所述带隙基准电压源还包括：第二偏置电路，所述第二偏置电路包括第十二开关管和第十三开关管，
所述第十二开关管的源极与所述外接电源相连，所述第十二开关管的栅极与所述第八开关管的栅极相连，所述第十二开关管的漏极与所述第十三开关管的漏极相连，所述第十三开关管的源极接地，所述第十三开关管的栅极与所述第十开关管的栅极相连。
一种电子设备，包括任意一项上述的带隙基准电压源。
基于上述技术方案，本发明实施例提供了一种带隙基准电压源以及电子设备，包括：基准电压产生电路、共源共栅电源前馈电路以及纹波抑制电路。其中，基准电压产生电路包括第一输出端以及基准电压输出端，用于产生一基准电压，共源共栅电源前馈电路包括第三开关管、第四开关管以及第五开关管，用于形成第四开关管的漏极至基准电压输出端的电压扰动阻隔支路，纹波抑制电路的一端与第五开关管的漏极相连，纹波抑制电路的另一端与第四开关管的漏极相连，用于隔离第一输出端输出的第一节点电压在第二节点的电压扰动。可见，本方案通过设置纹波抑制电路，将第一节点电压VC1对第二节点的电压扰动关系进行隔断，降低了第一节点电压VC1在第二节点的电压扰动，进而提升电源抑制比。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术提供的一种带隙基准电压源的电路图；
图2为现有技术提供的一种带隙基准电压源的又一电路图；
图3为本发明实施例提供的一种带隙基准电压源的电路图；
图4为本发明实施例提供的一种带隙基准电压源的又一电路图；
图5为本发明实施例提供的一种带隙基准电压源的又一电路图；
图6为本发明实施例提供的一种带隙基准电压源的又一电路图；
图7为本发明实施例提供的一种带隙基准电压源的又一电路图；
图8为本发明实施例提供的一种带隙基准电压源的又一电路图；
图9为本发明实施例提供的一种带隙基准电压源的又一电路图；
图10为本发明实施例提供的一种带隙基准电压源的又一电路图。
具体实施方式
请参阅图3，图3为本发明实施例提供的一种带隙基准电压源的电路图，该带隙基准电压源包括：基准电压产生电路10、共源共栅电源前馈电路20以及纹波抑制电路30。
其中，所述基准电压产生电路包括第一输出端、基准电压输出端以及至少一个信号控制端，所述基准电压产生电路用于产生一基准电压由所述基准电压输出端输出。
所述共源共栅电源前馈电路包括第三开关管、第四开关管以及第五开关管，所述第五开关管的栅极与所述基准电压产生电路的第一输出端相连，所述第五开关管的源极接地，所述第三开关管的漏极与所述第四开关管的源极相连，所述第三开关管的栅极与所述基准电压产生电路的第一信号控制端以及所述第四开关管的漏极均相连，且作为第二节点，所述第四开关管的栅极与所述基准电压产生电路的第二信号控制端相连，所述第三开关管的源极接外接电源，所述共源共栅电源前馈电路用于形成所述第四开关管的漏极至所述基准电压输出端的电压扰动阻隔支路；
所述纹波抑制电路的一端与所述第五开关管的漏极相连，所述纹波抑制电路的另一端与所述第四开关管的漏极相连，用于隔离所述第一输出端输出的第一节点电压在所述第二节点的电压扰动。
其中，在本实施例还提供了一种基准电压产生电路10的具体电路实现结构，如下：
基准电压产生电路10包括第一开关管M1、第二开关管M2、第一电阻R1、第二电阻R2、第三电阻R3、第一运算放大器A1、第一三极管Q1、第二三极管Q2以及第一电容C。
具体的，各器件的连接关系如下：
第一开关管的源极与第三开关管的源极以及外接电源相连，第一开关管的栅极分别与第三开关管的栅极以及第四开关管的漏极相连，第一开关管的漏极与第二开关管的源极相连，第三开关管的漏极与第四开关管的源极相连，第二开关管的栅极与第四开关管的栅极相连，第二开关管的漏极分别与第一电阻的第一端、第二电阻的第一端以及第一电容的第一端相连，且作为基准电压产生电路的基准电压输出端。
第一电阻的第二端与第一运算放大器的同相输入端相连，第二电阻的第二端与第一运算放大器的反相输入端以及第三电阻的第一端相连，第三电阻的第二端与第二三极管的发射极相连，第一电阻的第二端与第一三极管的发射极相连，第一三极管的基极与第一三极管的集电极、第二三极管的基极、第二三极管的集电极以及第五开关管的源极相连，且接地，第一运算放大器的输出端与第五开关管的栅极相连，用于产生第一节点电压VC1。
纹波抑制电路30的一端与第五开关管的漏极相连，纹波抑制电路的另一端与第一开关管的基极相连，用于基于第一节点电压产生第二节点电压VC2。
需要进行说明的是，发明人发现，如图2所示，当电压V1发生一倍波动时，电压V2也会呈一定比例跟随电压V1波动，例如电压V2发生两倍的波动。而本方案提供的带隙基准电压源中，通过设置纹波抑制电路，将第一节点电压VC1与第二节点电压VC2之间的交流电压关系进行隔断，即此时假设第一节点电压VC1发生一倍波动时，第二节点处的电压波动并不是隔断前的与第一电压节点的电压波动呈二倍关系，例如，电压VC2只发生0.1倍的波动，即第一节点电压VC1发生的波动对第二节点的电压扰动影响较小，进而能够提高第二节点电压VC2的工作阻抗，提升电源抑制比。
在上述实施例的基础上，如图4所示，本发明实施例提供了一种纹波抑制电路的具体实现电路，该纹波抑制电路包括第六开关管M6。
其中，第六开关管的漏极作为纹波抑制电路的另一端，第六开关管的源极作为纹波抑制电路的一端。即通过第六开关管实现将第一节点电压VC1与第二节点电压VC2之间的交流电压关系进行隔断，降低由第一节点VC1在第二节点VC2的电压扰动，进而提升电源抑制比。
除此，在上述实施例的基础上，本发明实施例提供的带隙基准电压源，还可以如图5所示，包括偏置电路51。
其中，偏置电路与第六开关管的栅极相连，用于控制第六开关管处于预设工作区域，即该偏置电路用于给第六开关管提供一正常工作的环境。具体的，晶体管要正常工作，例如将信号电压放大，就需要保证晶体管的发射结正偏、集电结反偏。而偏置电路是为晶体管的基极、发射极和集电极提供所要求的电位。
具体的，该偏置电路51可以如图6所示，包括：第七开关管M7、第八开关管M8、第九开关管M9以及第十开关管M10。
其中，第七开关管的漏极与外接电源相连，第七开关管的漏极与第八开关管的源极相连，第八开关管的漏极与第九开关管的漏极以及第六开关管的栅极相连，第九开关管的源极与第十开关管的漏极相连，第十开关管的源极接地。
除此，在上述实施例的基础上，本发明实施例提供的带隙基准电压源，如图7所示，还可以包括阻抗提高电路71，该阻抗提高电路能够进一步降低由第一节点VC1在第二节点VC2的电压扰动，例如当第一节点电压VC1发生一倍波动时，第二节点电压VC2只发生0.01倍的波动。
其中，阻抗提高电路的输出端与第六开关管的栅极相连，用于提高第一开关管的基极在电源加入小信号时对地的信号阻抗。
具体的，本发明实施例还提供了两种阻抗提高电路的具体实现方式，如图8所示，该阻抗提高电路包括：放大器A2。
其中，放大器A2的输入端与第六开关管的源极相连，放大器A2的输出端与第六开关管的栅极相连。
除此，阻抗提高电路还可以如图9所示，包括：电流源IB以及第十一开关管M11。
其中，电流源的输出端与第六开关管的栅极以及第十一开关管的漏极相连，第十一开关管的栅极与第五开关管的栅极相连，第十一开关管的源极接地。
而无论是哪种阻抗提高电路，其目的均为提高第六开关管的漏极上的第二节点电压VC2对地的等效小信号阻抗。
在上述实施例的基础上，如图10所示，本发明实施例提供的带隙基准电压源，还可以包括：第二偏置电路101，其中，第二偏置电路包括第十二开关管M12和第十三开关管M13。
具体的，第十二开关管的源极与外接电源相连，第十二开关管的栅极与第八开关管的栅极相连，第十二开关管的漏极与第十三开关管的漏极相连，第十三开关管的源极接地，第十三开关管的栅极与第十开关管的栅极相连。
该第二偏置电路用于为第三开关管、第四开关管以及第五开关管提供正常工作的环境，使第三开关管、第四开关管以及第五开关管处于预设工作区域。
除此，本发明实施例还提供了一种电子设备，包括任意一项上述的带隙基准电压源，其工作原理请参见上述带隙基准电压源的实施例，在此不重复叙述。
综上，本发明提供了一种带隙基准电压源以及电子设备，包括：基准电压产生电路、共源共栅电源前馈电路以及纹波抑制电路。其中，基准电压产生电路包括第一输出端以及基准电压输出端，用于产生一基准电压，共源共栅电源前馈电路包括第三开关管、第四开关管以及第五开关管，用于形成第四开关管的漏极至基准电压输出端的电压扰动阻隔支路，纹波抑制电路的一端与第五开关管的漏极相连，纹波抑制电路的另一端与第四开关管的漏极相连，用于隔离第一输出端输出的第一节点电压在第二节点的电压扰动。可见，本方案通过设置纹波抑制电路，将第一节点电压VC1对第二节点的电压扰动关系进行隔断，降低了第一节点电压VC1在第二节点的电压扰动，进而提升电源抑制比。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种带隙基准电压源，其特征在于，包括：基准电压产生电路、共源共栅电源前馈电路以及纹波抑制电路；
所述基准电压产生电路包括第一输出端、基准电压输出端、第一信号控制端以及第二信号控制端，所述基准电压产生电路用于产生一基准电压由所述基准电压输出端输出；
所述共源共栅电源前馈电路包括第三开关管、第四开关管以及第五开关管，所述第五开关管的栅极与所述基准电压产生电路的第一输出端相连，所述第五开关管的源极接地，所述第三开关管的漏极与所述第四开关管的源极相连，所述第三开关管的栅极与所述基准电压产生电路的第一信号控制端以及所述第四开关管的漏极均相连，且作为第二节点，所述第四开关管的栅极与所述基准电压产生电路的第二信号控制端相连，所述第三开关管的源极接外接电源，所述共源共栅电源前馈电路用于形成所述第四开关管的漏极至所述基准电压输出端的电压扰动阻隔支路；
所述纹波抑制电路包括第六开关管，所述第六开关管的源极与所述第五开关管的漏极相连，所述第六开关管的漏极与所述第四开关管的漏极相连，用于隔离所述第一输出端输出的第一节点电压在所述第二节点的电压扰动；
所述带隙基准电压源还包括偏置电路，
所述偏置电路与所述第六开关管的栅极相连，用于控制所述第六开关管处于预设工作区域。
2.根据权利要求1所述的带隙基准电压源，其特征在于，所述基准电压产生电路包括第一开关管、第二开关管、第一电阻、第二电阻、第三电阻、第一运算放大器、第一三极管、第二三极管以及第一电容；
所述第一开关管的源极与所述第三开关管的源极以及外接电源相连，所述第一开关管的栅极分别与所述第三开关管的栅极以及所述第四开关管的漏极相连，所述第一开关管的栅极作为所述基准电压产生电路的信号控制端，所述第一开关管的漏极与所述第二开关管的源极相连，所述第二开关管的栅极与所述第四开关管的栅极相连，所述第二开关管的漏极分别与所述第一电阻的第一端、所述第二电阻的第一端以及所述第一电容的第一端相连，且作为所述基准电压产生电路的基准电压输出端；
所述第一电阻的第二端与所述第一运算放大器的同相输入端相连，所述第二电阻的第二端与所述第一运算放大器的反相输入端以及所述第三电阻的第一端相连，所述第三电阻的第二端与所述第二三极管的发射极相连，所述第一电阻的第二端与所述第一三极管的发射极相连，所述第一三极管的基极与所述第一三极管的集电极、所述第二三极管的基极、所述第二三极管的集电极以及所述第五开关管的源极相连，且接地，所述第一运算放大器的输出端与所述第五开关管的栅极相连，所述第一运算放大器的输出端作为所述基准电压产生电路的第一输出端。
3.根据权利要求1所述的带隙基准电压源，其特征在于，所述偏置电路包括：第七开关管、第八开关管、第九开关管以及第十开关管，
所述第七开关管的源极与所述外接电源相连，所述第七开关管的漏极与所述第八开关管的源极相连，所述第八开关管的漏极与所述第九开关管的漏极以及所述第六开关管的栅极相连，所述第九开关管的源极与所述第十开关管的漏极相连，所述第十开关管的源极接地。
4.根据权利要求2所述的带隙基准电压源，其特征在于，所述带隙基准电压源还包括阻抗提高电路，
所述阻抗提高电路的输出端与所述第六开关管的栅极相连，用于提高所述第一开关管的基极在电源加入小信号时对地的信号阻抗。
5.根据权利要求4所述的带隙基准电压源，其特征在于，所述阻抗提高电路包括：放大器，
所述放大器的输入端与所述第六开关管的源极相连，所述放大器的输出端与所述第六开关管的栅极相连。
6.根据权利要求4所述的带隙基准电压源，其特征在于，所述阻抗提高电路包括：电流源以及第十一开关管，
所述电流源的输出端与所述第六开关管的栅极以及所述第十一开关管的漏极相连，所述第十一开关管的栅极与所述第五开关管的栅极相连，所述第十一开关管的源极接地。
7.根据权利要求3所述的带隙基准电压源，其特征在于，所述带隙基准电压源还包括：第二偏置电路，所述第二偏置电路包括第十二开关管和第十三开关管，
所述第十二开关管的源极与所述外接电源相连，所述第十二开关管的栅极与所述第八开关管的栅极相连，所述第十二开关管的漏极与所述第十三开关管的漏极相连，所述第十三开关管的源极接地，所述第十三开关管的栅极与所述第十开关管的栅极相连。
8.一种电子设备，其特征在于，包括如权利要求1-7中任意一项所述的带隙基准电压源。
CN202010411363.XA 2020-05-15 2020-05-15 一种带隙基准电压源以及电子设备 Active CN111538364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010411363.XA CN111538364B (zh) 2020-05-15 2020-05-15 一种带隙基准电压源以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010411363.XA CN111538364B (zh) 2020-05-15 2020-05-15 一种带隙基准电压源以及电子设备

Publications (2)

Publication Number Publication Date
CN111538364A CN111538364A (zh) 2020-08-14
CN111538364B true CN111538364B (zh) 2023-06-23

Family

ID=71980541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010411363.XA Active CN111538364B (zh) 2020-05-15 2020-05-15 一种带隙基准电压源以及电子设备

Country Status (1)

Country Link
CN (1) CN111538364B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112835404B (zh) * 2020-12-31 2022-07-19 上海艾为电子技术股份有限公司 一种带隙基准电路及电子设备
CN114035640B (zh) * 2021-11-01 2022-08-19 重庆吉芯科技有限公司 基准电压电路及其设计方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0896268B1 (en) * 1997-08-07 2001-06-13 STMicroelectronics S.r.l. An integrated device for switching systems with filtered reference quantities
US6417724B1 (en) * 2000-12-22 2002-07-09 Koninklijke Philips Electronics N.V. (Kpenv) Folded PTAT current sourcing
US6507179B1 (en) * 2001-11-27 2003-01-14 Texas Instruments Incorporated Low voltage bandgap circuit with improved power supply ripple rejection
CN1901344A (zh) * 2006-07-17 2007-01-24 南京大学 脉宽调制器的电压基准电路
KR100940150B1 (ko) * 2007-12-03 2010-02-03 주식회사 동부하이텍 밴드갭 기준전압 발생을 위한 새로운 스타트-업 회로
CN101799699B (zh) * 2009-08-19 2012-09-12 四川和芯微电子股份有限公司 高电源抑制比低失调的基准源电路
CN203386099U (zh) * 2013-08-15 2014-01-08 深圳创维－Rgb电子有限公司 带隙基准电路及电视机
CN104035479B (zh) * 2014-06-27 2015-09-09 电子科技大学 一种高电源抑制比低噪声的电压基准源
CN204242016U (zh) * 2014-10-08 2015-04-01 浙江商业职业技术学院 电压基准源
CN108268078A (zh) * 2016-12-30 2018-07-10 聚洵半导体科技（上海）有限公司 一种低成本低功耗的低压差线性稳压器

Also Published As

Publication number Publication date
CN111538364A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
CN111538364B (zh) 一种带隙基准电压源以及电子设备
US8854136B2 (en) Fully differential operational amplifier with common-mode feedback circuit
US5917378A (en) Rail-to-rail type of operational amplifier with a low offset voltage achieved by mixed compensation
EP2916456B1 (en) Fully differential class a/ab amplifier and method thereof
CN109088537B (zh) 电荷泵
JP2006109349A (ja) 定電流回路及びその定電流回路を使用したシステム電源装置
US20100148857A1 (en) Methods and apparatus for low-voltage bias current and bias voltage generation
WO2006125063A2 (en) Increasing the linearity of a transconductance cell
CN116009641A (zh) 一种电流镜电路、保护电路、偏置电路及电子设备
Torfifard et al. A Power‐Efficient CMOS Adaptive Biasing Operational Transconductance Amplifier
US8174318B2 (en) Apparatus and method for providing linear transconductance amplification
US20180287576A1 (en) Transconductance amplifier
CN112596576A (zh) 带隙基准电路
CN111416579B (zh) 接收器前端电路及其运作方法
JP2020521377A (ja) インバータに基づいた差動増幅器
CN107404291B (zh) 偏置电路和低噪声放大器
EP2218176B1 (en) Low noise amplifier
CN210183292U (zh) 带内置负反馈的跟随器电路结构
WO2022007744A1 (zh) 一种功率放大器的温度补偿电路及温度补偿方法
US5847598A (en) Differential amplifier
KR101951234B1 (ko) 공통 모드 피드백의 비정상 동작을 회복시키기 위한 아날로그 증폭기
CN108075739B (zh) 可变增益放大器
CN114598269A (zh) 共源共栅结构、输出结构、放大器与驱动电路
TWI600995B (zh) 電壓箝制電路
CN116382402B (zh) 带隙基准电压产生电路和集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant