CN111524858A - 金属线的挖孔结构及方法 - Google Patents
金属线的挖孔结构及方法 Download PDFInfo
- Publication number
- CN111524858A CN111524858A CN202010353515.5A CN202010353515A CN111524858A CN 111524858 A CN111524858 A CN 111524858A CN 202010353515 A CN202010353515 A CN 202010353515A CN 111524858 A CN111524858 A CN 111524858A
- Authority
- CN
- China
- Prior art keywords
- metal wire
- grinding
- hole
- column
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种金属线的挖孔结构及方法,该方法包括:步骤一,提供金属线;步骤二,沿所述金属线的宽度方向形成M行N列的研磨孔,其中M、N为正整数;步骤三,将后一列研磨孔相对于前一列研磨孔按某一偏移量进行列偏移分布;步骤四,判断后一列研磨孔中最末端的研磨孔是否能够布置在所述金属线宽度边沿的空白区域,当后一列研磨孔中最末端的研磨孔能够布置在所述金属线宽度边沿的空白区域时,执行步骤三;当后一列研磨孔中最末端的研磨孔不能布置在所述金属线宽度边沿的空白区域时,重复执行步骤二;步骤五,当所述金属线上全部形成研磨孔时,结束对所述金属线的挖孔。本发明能够防止金属线或者冗余金属线在化学机械研磨过程中发生断裂。
Description
技术领域
本发明涉及半导体集成电路技术领域,特别涉及一种金属线的挖孔结构及方法。
背景技术
在半导体集成电路技术领域中,半导体器件在版图设计时,需要形成大量的金属线,根据设计规范要求以及有利于金属线的化学机械研磨特性,需要对金属线进行挖孔设计。请参考图1,本领域中常规的做法是:在金属线100上形成矩形阵列的研磨孔101。此种设计的缺点在于,在金属线100的边沿区域无法容纳一个研磨孔时,则金属线100的边沿区域就会存在整行或者整列的空白区域102。在对金属线进行化学机械研磨时,金属线中这些整行或者整列的空白区域与矩形阵列孔的研磨存在不一致性,从而导致金属线断裂。
发明内容
本发明的目的在于,提供了一种金属线的挖孔结构及方法,以解决金属线在化学机械研磨时发生断裂的问题。
为达到上述目的,本发明提供一种金属线的挖孔方法,包括:
步骤一,提供金属线;
步骤二,沿所述金属线的宽度方向形成M行N列的研磨孔,其中M、N为正整数;
步骤三,将后一列研磨孔相对于前一列研磨孔按某一偏移量进行列偏移分布;
步骤四,判断后一列研磨孔中最末端的研磨孔是否能够布置在所述金属线宽度边沿的空白区域,当后一列研磨孔中最末端的研磨孔能够布置在所述金属线宽度边沿的空白区域时,执行步骤三;当后一列研磨孔中最末端的研磨孔不能布置在所述金属线宽度边沿的空白区域时,重复执行步骤二;
步骤五,当所述金属线上全部形成研磨孔时,结束对所述金属线的挖孔。
进一步的,本发明提供的金属线的挖孔方法,所述金属线为具有电学性能的有效金属线。
进一步的,本发明提供的金属线的挖孔方法,所述金属线为不具有电学性能的冗余金属线。
进一步的,本发明提供的金属线的挖孔方法,所述步骤二的方法包括:以所述金属线的一个边角为起点,沿所述金属线的宽度方向形成的M行N列的研磨孔。
进一步的,本发明提供的金属线的挖孔方法,所述研磨孔的形状为长方形、正多边形或者圆形。
为达到上述目的,本发明还提供金属线的挖孔结构,包括K个单元区域,第一个单元区域至第K-1个单元区域均包括沿所述金属线的宽度方向形成M行N列的研磨孔,所述第K个单元区域的列研磨孔小于或者等于N列,每个所述单元区域中后一列研磨孔相对于前一列研磨孔按某一偏移量进行列偏移分布并且第N列研磨孔中最末端的研磨孔能够布置在所述金属线宽度边沿的空白区域,其中M、N、K为正整数。
进一步的,本发明提供的金属线的挖孔结构,所述研磨孔的形状为长方形、正多边形或者圆形。
为达到上述目的,本发明还提供一种金属线的挖孔方法,包括:
步骤一,提供金属线;
步骤二,沿所述金属线的宽度方向形成的M行N列的研磨孔,使M行N列的研磨孔中的奇数列单元与偶数列单元以其中一个列单元为基准相对于另一个列单元按同一偏移量进行列偏移分布,其中M、N为正整数。
进一步的,本发明提供的金属线的挖孔方法,每个所述奇数列单元和每个所述偶数列单元均包括至少一列研磨孔。
为达到上述目的,本发明还提供一种金属线的挖孔结构,包括沿所述金属线的宽度方向形成的M行N列的研磨孔,其中所述M行N列的研磨孔中的奇数列单元与偶数列单元以其中一个列单元为基准相对于另一个列单元按同一偏移量进行列偏移分布,其中M、N为正整数。
与现有技术相比,本发明提供的金属线的挖孔结构及方法,研磨孔在金属线上的分布关系是将后一列研磨孔相对于前一列研磨孔按一定偏移量进行列偏移分布,形成多个循环的单元区域,而不是整体呈矩形阵列分布,从而将研磨孔均匀分布在金属线上,使每个单元区域的金属线宽度边沿的两侧均形成形状相同的两个净空区域,从而将现有技术的金属线挖孔形成在其宽度方向一侧整行或者整列的的空白区域均匀分立在金属线宽度边沿两侧的行阵列净空区域,则均匀分布在金属线上的研磨孔以及均匀分立在单元区域两侧的净空区域能够保证金属线在化学机械研磨时的均匀性和一致性,克服了金属线在化学机械研磨时导致金属线断裂的现象。即本发明提供的金属线的挖孔结构及方法,研磨孔均匀分布在金属线上,净空区域均匀分立在单元区域中研磨孔的两侧,则金属线在化学机械研磨时,分立在金属线宽度边沿两侧的净空区域会平衡金属应力,减小或者消除了两侧净空区域的金属应力差以及两侧的净空区域的金属与研磨孔所在区域之间的金属之间的金属应力差,从而克服了金属线在化学机械研磨时导致金属线断裂的现象。本发明提供的金属线的挖孔结构及方法,对具有电学性能的有效金属线和不具有电学性能的冗余金属线均在化学机械研磨过程中具有防止断裂的效果。
附图说明
图1是在金属线上形成矩形阵列的挖孔的结构示意图;
图2至图10是本发明实施例的在金属线或者冗余金属线上形成挖孔的结构示意图。
附图说明:
100、金属线,101、研磨孔,102、空白区域,103、净空区域。
具体实施方式
以下结合附图和具体实施例对本发明提出的金属线的挖孔结构及方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
请参考图2至图8,本发明实施例一提供一种金属线的挖孔方法,包括:
步骤一,请参考图2,提供金属线100。
步骤二,请参考图3,沿所述金属线100的宽度方向形成M行N列的研磨孔101,其中M、N为正整数。当金属线100为长条形形状时,M<N;当金属线为正方形形状时,M=N。
步骤三,请参考图3,将后一列研磨孔相对于前一列研磨孔按某一偏移量进行列偏移分布;其中偏移量可以根据需要进行设置。例如第2列研磨孔相对于第1列研磨孔进行列偏移分布,第N列研磨孔相对于第N-1列研磨孔进行列偏移分布,并且第1列研磨孔至第N列研磨孔依次列偏移的偏移量相等。即本步骤三中的某一偏移量是指同一偏移量。
步骤四,请参考图3,判断后一列研磨孔中最末端的研磨孔101是否能够布置在所述金属线100宽度边沿的空白区域,当后一列研磨孔中最末端的研磨孔101能够布置在所述金属线100宽度边沿的空白区域时,执行步骤三;当后一列研磨孔中最末端的研磨孔101不能布置在所述金属线100宽度边沿的空白区域时,重复执行步骤二。其中后一列研磨孔中最末端的的研磨孔101是指某一列研磨孔中的第M个研磨孔101。例如:第2列研磨孔中最末端的研磨孔为第M个研磨孔101,第N列研磨孔中最末端的研磨孔也为第M个研磨孔101。
步骤五,请参考图3,当所述金属线100上全部形成研磨孔101时,结束对所述金属线100的挖孔。
本发明实施例一提供的金属线的挖孔方法,所述金属线100可以为具有电学性能的有效金属线100,也可以为不具有电学性能的冗余金属线100。
请参考图3,本发明实施例一提供的金属线的挖孔方法,所述步骤二的方法包括:以所述金属线100的一个边角为起点,沿所述金属线100的宽度方向形成的M行N列的研磨孔101。其中图3是以金属线100的左下边角为起点,当然还可以包括以金属线100左上边角、右上边角或者右下边角为起点。
请参考图3、图6至图8,本发明实施例一提供的金属线的挖孔方法,所述研磨孔101的形状包括但不限于长方形、正多边形或者圆形。其中图8中的正多边形为六边形。
请参考图6,本发明实施例一提供的金属线的挖孔结构,其可以采用上述金属线的挖孔方法,包括K个单元区域,第一个单元区域至第K-1个单元区域均包括沿所述金属线100的宽度方向形成M行N列的研磨孔101,所述第K个单元区域的列研磨孔小于或者等于N列,每个所述单元区域中后一列研磨孔相对于前一列研磨孔按某一偏移量进行列偏移分布并且第N列研磨孔101中最末端的研磨孔101能够布置在所述金属线100宽度边沿的空白区域,其中M、N、K为正整数。
本发明实施例一提供的金属线的挖孔结构及方法,研磨孔101在金属线100上的分布关系是将后一列研磨孔相对于前一列研磨孔按一定偏移量进行列偏移分布,形成多个循环的单元区域,而不是整体呈矩形阵列分布,从而将研磨孔101均匀分布在金属线100上,使每个单元区域的金属线100宽度边沿的两侧均形成形状相同的两个净空区域,从而将现有技术的金属线100挖孔形成在其宽度方向一侧整行或者整列的的空白区域均匀分立在金属线100宽度边沿两侧的行阵列净空区域,则均匀分布在金属线100上的研磨孔101以及均匀分立在单元区域两侧的净空区域能够保证金属线100在化学机械研磨时的均匀性和一致性,克服了金属线100在化学机械研磨时导致金属线100断裂的现象。即本发明实施例一提供的金属线的挖孔结构及方法,研磨孔101均匀分布在金属线100上,净空区域均匀分立在单元区域中研磨孔101的两侧,则金属线100在化学机械研磨时,分立在金属线100宽度边沿两侧的净空区域会平衡金属应力,减小或者消除了两侧净空区域的金属应力差以及两侧的净空区域的金属与研磨孔101所在区域之间的金属之间的金属应力差,从而克服了金属线100在化学机械研磨时导致金属线100断裂的现象。
综上所述,本发明实施例一提供的金属线的挖孔结构及方法,对具有电学性能的有效金属线100和不具有电学性能的冗余金属线100均在化学机械研磨过程中具有防止断裂的效果。
实施例二
请参考图1、图9至图10,本发明实施例二提供一种金属线的挖孔方法,包括:
步骤一,提供金属线100;
步骤二,沿所述金属线100的宽度方向形成的M行N列的研磨孔101,使M行N列的研磨孔101中的奇数列单元与偶数列单元以其中一个列单元为基准相对于另一个列单元按同一偏移量进行列偏移分布,其中M、N为正整数。
请参考图9至图10,本发明实施例二提供的金属线的挖孔方法,每个所述奇数列单元和每个所述偶数列单元均包括至少一列研磨孔101。其中图9中的列单元为1列研磨孔,图10中的列单元为2列研磨孔。并且列单元中的列研磨孔的列数越少,净空区域分布的越均匀,则金属线或者冗余金属线在化学机械研磨过程中的均匀性和一致性越好,防止金属线断裂的效果越明显。
本发明实施例二还提供一种金属线的挖孔结构,包括沿所述金属线100的宽度方向形成的M行N列的研磨孔101,其中所述M行N列的研磨孔101中的奇数列单元与偶数列单元以其中一个列单元为基准相对于另一个列单元按同一偏移量进行列偏移分布,其中M、N为正整数。
请参考图9至图10,本发明实施例二中的净空区域为行阵列分布的矩形且分布在列单元的宽度方向的两侧。
本发明实施例二提供的金属线的挖孔结构及方法,研磨孔101的形状包括但不限于长方形、正多边形或者圆形。
本发明实施例二提供的金属线的挖孔结构及方法,研磨孔101均匀分布在金属线100上,净空区域(未图示)也均匀分立在单元区域中研磨孔101的两侧,则金属线100在化学机械研磨时,分立在金属线100宽度边沿两侧的净空区域会平衡金属应力,减小或者消除了两侧净空区域的金属应力差以及两侧的净空区域的金属与研磨孔101所在区域之间的金属之间的金属应力差,从而克服了金属线100在化学机械研磨时导致金属线100断裂的现象。也就是说,本发明实施例二与实施例一具有相同的效果。
实施例三
本发明实施例三提供一种金属线的挖孔方法,在金属线上完成第1列研磨孔之后,确认第1列最末端的研磨孔101与金属线的边沿之间是否存在较宽的空白区域;当不存在较宽的空白区域时,则继续按照矩形阵列分布形成研磨孔;当存在较宽的空白区域时,判定金属线上在结束挖孔后可能会出现整行或者整列的空白区域,则此后的后一列研磨孔按照上述实施例一或者实施例二的挖孔方法执行。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于本发明权利要求书的保护范围。
Claims (10)
1.一种金属线的挖孔方法,其特征在于,包括:
步骤一,提供金属线;
步骤二,沿所述金属线的宽度方向形成M行N列的研磨孔,其中M、N为正整数;
步骤三,将后一列研磨孔相对于前一列研磨孔按某一偏移量进行列偏移分布;
步骤四,判断后一列研磨孔中最末端的研磨孔是否能够布置在所述金属线宽度边沿的空白区域,当后一列研磨孔中最末端的研磨孔能够布置在所述金属线宽度边沿的空白区域时,执行步骤三;当后一列研磨孔中最末端的研磨孔不能布置在所述金属线宽度边沿的空白区域时,重复执行步骤二;
步骤五,当所述金属线上全部形成研磨孔时,结束对所述金属线的挖孔。
2.如权利要求1所述的金属线的挖孔方法,其特征在于,所述金属线为具有电学性能的有效金属线。
3.如权利要求1所述的金属线的挖孔方法,其特征在于,所述金属线为不具有电学性能的冗余金属线。
4.如权利要求1所述的金属线的挖孔方法,其特征在于,所述步骤二的方法包括:以所述金属线的一个边角为起点,沿所述金属线的宽度方向形成的M行N列的研磨孔。
5.如权利要求1所述的金属线的挖孔方法,其特征在于,所述研磨孔的形状为长方形、正多边形或者圆形。
6.一种金属线的挖孔结构,其特征在于,包括K个单元区域,第一个单元区域至第K-1个单元区域均包括沿所述金属线的宽度方向形成M行N列的研磨孔,所述第K个单元区域的列研磨孔小于或者等于N列,每个所述单元区域中后一列研磨孔相对于前一列研磨孔按某一偏移量进行列偏移分布并且第N列研磨孔中最末端的研磨孔能够布置在所述金属线宽度边沿的空白区域,其中M、N、K为正整数。
7.如权利要求6所述的金属线的挖孔结构,其特征在于,所述研磨孔的形状为长方形、正多边形或者圆形。
8.一种金属线的挖孔方法,其特征在于,包括:
步骤一,提供金属线;
步骤二,沿所述金属线的宽度方向形成的M行N列的研磨孔,使M行N列的研磨孔中的奇数列单元与偶数列单元以其中一个列单元为基准相对于另一个列单元按同一偏移量进行列偏移分布,其中M、N为正整数。
9.如权利要求8所述的金属线的挖孔方法,其特征在于,每个所述奇数列单元和每个所述偶数列单元均包括至少一列研磨孔。
10.一种金属线的挖孔结构,其特征在于,包括沿所述金属线的宽度方向形成的M行N列的研磨孔,其中所述M行N列的研磨孔中的奇数列单元与偶数列单元以其中一个列单元为基准相对于另一个列单元按同一偏移量进行列偏移分布,其中M、N为正整数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010353515.5A CN111524858B (zh) | 2020-04-29 | 2020-04-29 | 金属线的挖孔结构及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010353515.5A CN111524858B (zh) | 2020-04-29 | 2020-04-29 | 金属线的挖孔结构及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111524858A true CN111524858A (zh) | 2020-08-11 |
CN111524858B CN111524858B (zh) | 2023-07-18 |
Family
ID=71910983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010353515.5A Active CN111524858B (zh) | 2020-04-29 | 2020-04-29 | 金属线的挖孔结构及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111524858B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6109775A (en) * | 1991-07-19 | 2000-08-29 | Lsi Logic Corporation | Method for adjusting the density of lines and contact openings across a substrate region for improving the chemical-mechanical polishing of a thin-film later disposed thereon |
CN1494983A (zh) * | 2002-06-03 | 2004-05-12 | Jsr��ʽ���� | 抛光垫及多层抛光垫 |
CN101887882A (zh) * | 2009-05-13 | 2010-11-17 | 中国科学院微电子研究所 | 一种集成电路版图结构及其制作方法 |
CN209880584U (zh) * | 2019-07-04 | 2019-12-31 | 中芯长电半导体(江阴)有限公司 | 半导体封装结构 |
-
2020
- 2020-04-29 CN CN202010353515.5A patent/CN111524858B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6109775A (en) * | 1991-07-19 | 2000-08-29 | Lsi Logic Corporation | Method for adjusting the density of lines and contact openings across a substrate region for improving the chemical-mechanical polishing of a thin-film later disposed thereon |
CN1494983A (zh) * | 2002-06-03 | 2004-05-12 | Jsr��ʽ���� | 抛光垫及多层抛光垫 |
CN101887882A (zh) * | 2009-05-13 | 2010-11-17 | 中国科学院微电子研究所 | 一种集成电路版图结构及其制作方法 |
CN209880584U (zh) * | 2019-07-04 | 2019-12-31 | 中芯长电半导体(江阴)有限公司 | 半导体封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111524858B (zh) | 2023-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19639247B4 (de) | Halbleiteranordnung mit einem Verdrahtungssubstrat | |
KR101556440B1 (ko) | 핀 그리드 상의 셀 및 매크로 배치 | |
DE102019113506B4 (de) | Integrierte Schaltung umfassend eine Zelle mit mehrfacher Höhe | |
CN108231602B (zh) | 半导体装置的布局方法及用以执行该方法的可读取媒体 | |
US20010028112A1 (en) | Method for reducing capacitive coupling between conductive lines | |
US11408099B2 (en) | Method and device for generating jacquard pattern of preform, electronic device and storage medium | |
JP2010123963A (ja) | 半導体装置及び該半導体装置のレイアウト方法 | |
DE102022102731A1 (de) | Dram-berechnungsschaltung und verfahren | |
EP3707972A1 (de) | Verfahren und vorrichtung zur integration von halbleiter-wafern | |
US20080074929A1 (en) | Application specific semiconductor integrated circuit and its manufacturing method thereof | |
CN111524858A (zh) | 金属线的挖孔结构及方法 | |
JP2007234777A (ja) | 半導体集積回路装置およびその設計方法 | |
US11552067B2 (en) | Semiconductor cell blocks having non-integer multiple of cell heights | |
DE102009035926B4 (de) | Kompakte Speicherarrays | |
US6074430A (en) | Automatic cell placing method | |
CN115312498A (zh) | 半导体装置及其形成方法 | |
US9870835B2 (en) | Memory repairing method and memory device applying the same | |
US6586961B2 (en) | Structure and method of repair of integrated circuits | |
US5838335A (en) | Graphic data processing method and device | |
CN101295711A (zh) | 半导体器件及其制造方法 | |
CN110634879B (zh) | 半导体器件的形成方法 | |
US7444611B2 (en) | Automatic design method including automatic processing for equalizing spacing wiring and automatic designing apparatus thereof | |
US6868530B2 (en) | Method for fabricating an integrated semiconductor circuit | |
DE69428751T2 (de) | Halbleiteranordnung mit einer IC-Verdrahtungsstruktur, die eine Mehrheit von logischen Schaltungen identischer Struktur umfasst, welche alle in die gleiche Richtung angelegt sind | |
CN116798467A (zh) | 存储装置以及形成存储装置的读出放大器的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |