CN209880584U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN209880584U
CN209880584U CN201921037791.XU CN201921037791U CN209880584U CN 209880584 U CN209880584 U CN 209880584U CN 201921037791 U CN201921037791 U CN 201921037791U CN 209880584 U CN209880584 U CN 209880584U
Authority
CN
China
Prior art keywords
metal
wire
bonding wire
layer
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921037791.XU
Other languages
English (en)
Inventor
蔡汉龙
陈明志
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxin Changdian Semiconductor (jiangyin) Co Ltd filed Critical Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority to CN201921037791.XU priority Critical patent/CN209880584U/zh
Application granted granted Critical
Publication of CN209880584U publication Critical patent/CN209880584U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型提供一种半导体封装结构,包括:芯片、第一金属焊线、封装层及第二金属焊线;芯片的表面包含焊盘,第一金属焊线包括位于底部的焊点、直线形金属焊线及位于顶部的金属球,且第一金属焊线与焊盘通过焊点电连接;封装层覆盖芯片及第一金属焊线,且封装层的表面显露金属球,第二金属焊与金属球电连接。本实用新型可直接通过金属球连接第一金属焊线及第二金属焊线,从而可减少形成金属层的步骤、时间及费用,且可形成直线形金属焊线,以提高产品质量。

Description

半导体封装结构
技术领域
本实用新型涉及半导体封装领域,特别是涉及一种半导体封装结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高,封装技术在集成电路产品中扮演着越来越重要的角色。更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。
在现有的半导体封装工艺中,焊线工艺(WB)是一个最为重要而且具有挑战性的工艺环节。目前业界所采用的焊线都是由线柱经多次抽拉后形成的具有一定线径、表面光滑的焊线,且在进行焊线时,必须藉由打第二焊点(2nd Bond)的方式,即采用特殊的焊线机,通过2nd Bond的方式先对焊线进行半切,再对焊线进行拉伸及切断,以形成所需的线形,而后进行封装。在考虑封装体的特殊功能的需求下,通常需要在封装体的表面上再制备焊线以形成堆叠的焊线结构,且在制备堆叠的焊线结构时,由于焊线的线径较细,为提高位于下层的第一焊线及位于上层的第二焊线相结合的牢固性及稳定性,则通常需要在封装体上采用电镀法制备可增大焊线间的接触面积的金属层,以通过金属层连接位于下层的第一焊线及位于上层的第二焊线,采用电镀法形成金属层的工艺步骤复杂,且焊线弯曲后,经过拉伸不能形成符合要求的直线形焊线,并且在对焊线进行拉伸的过程中,很容易造成焊线虚焊等质量问题。
因此,提供一种新型的半导体封装结构,实属必要。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体封装结构,用于解决现有技术中在制备堆叠的焊线结构时,所面临的上述工艺及产品质量的问题。
为实现上述目的及其他相关目的,本实用新型提供一种半导体封装结构,所述半导体封装结构包括:
芯片,所述芯片的表面包含焊盘;
第一金属焊线,所述第一金属焊线包含位于底部的焊点、位于顶部的金属球及位于所述焊点与所述金属球之间的直线形金属焊线,且所述第一金属焊线与所述焊盘通过所述焊点电连接;
封装层,所述封装层覆盖所述芯片及第一金属焊线,且所述封装层的表面显露所述金属球;
第二金属焊线,所述第二金属焊线与所述金属球电连接。
可选地,所述第二金属焊线与所述第一金属焊线具有相同的结构。
可选地,所述金属球与所述第二金属焊线之间还包括金属层,所述金属层包括Au层及Ni/Au层中的一种。
可选地,所述封装层的表面显露的所述金属球在垂向区域覆盖所述第一金属焊线。
可选地,所述第一金属焊线包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种;所述第二金属焊线包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种。
如上所述,本实用新型的半导体封装结构,包括:芯片、第一金属焊线、封装层及第二金属焊线;芯片的表面包含焊盘,第一金属焊线包括位于底部的焊点、直线形金属焊线及位于顶部的金属球,且第一金属焊线与焊盘通过焊点电连接;封装层覆盖芯片及第一金属焊线,且封装层的表面显露金属球,第二金属焊与金属球电连接。本实用新型可直接通过金属球连接第一金属焊线及第二金属焊线,从而可减少形成金属层的步骤、时间及费用,且可形成直线形金属焊线,以提高产品质量。
附图说明
图1显示为本实用新型中半导体封装结构制备方法的工艺流程示意图。
图2a~图2d显示为本实用新型中一种包括凹槽的WB金属线的轴向截面结构示意图。
图3显示为图2a中A-A’截面的放大结构示意图。
图4显示为本实用新型中WB金属线的轴向截面结构示意图。
图5a~图5c显示为图4中B-B’截面的放大结构示意图。
图6显示为本实用新型中一种包括通孔的WB金属线的轴向截面结构示意图。
图7显示为图6中C-C’截面的放大结构示意图。
图8显示为本实用新型中第一金属焊线的形成过程示意图。
图9显示为本实用新型中形成第一金属焊线后的结构示意图。
图10显示为本实用新型中形成封装层后的结构示意图。
图11显示为本实用新型中去除封装层以显露金属球的结构示意图。
图12显示为本实用新型中形成金属层的结构示意图。
图13显示为本实用新型中形成第二金属焊线后的结构示意图。
元件标号说明
100 芯片
101 焊盘
200 WB金属线
201 金属线切口
300 第一金属焊线
301 焊点
302 直线形金属焊线
303 金属球
400 劈刀
500 封装层
600 金属层
700 第二金属焊线
X 轴向
Y 径向
D 运行方向
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1~图13。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1,本实施例提供一种半导体封装结构的制备方法,通过包含金属线切口的WB金属线,以减小WB金属线的径向尺寸,从而在进行焊线工艺时,可仅形成一个焊点,而后通过拉伸,使WB金属线自金属线切口处断开,并通过放电形成金属球,制备以焊点作为底部,金属球作为顶部及包含直线形金属焊线的第一金属焊线,并在后续经过封装及去除部分封装层后,显露金属球,从而可直接通过金属球连接第一金属焊线及后续制备的第二金属焊线,从而可减少形成金属层的步骤、时间及费用,提高产品质量。
如图2~图13,示意了本实施例中制备半导体封装结构的示意图。
首先,提供芯片100,所述芯片100的表面包含焊盘101。
其次,形成第一金属焊线300,其中包括:提供WB金属线200,将所述WB金属线200与所述焊盘101电连接,形成焊点301;自所述焊点301拉伸所述WB金属线200,使所述WB金属线200自所述金属线切口201处断开;进行放电,形成金属球303,制备以所述焊点301作为底部,金属球303作为顶部的所述第一金属焊线300,且所述第一金属焊线300包含位于所述焊点301与所述金属球303之间的直线形金属焊线302。
具体的,如图2a~图7,示意了本实施例中的提供的所述WB金属线200的形貌。其中,如图2a~图2d,所述WB金属线200包括轴向X及径向Y,所述WB金属线200的所述金属线切口201自所述WB金属线200的表面向所述WB金属线200的径向Y延伸,以通过所述金属线切口201减小所述WB金属线200的径向尺寸。所述WB金属线200的具体线径可根据需要进行选择,此处不作限制。所述金属线切口201的形成方法可根据需要进行选择,如可采用激光法,机械切割法等,此处不作限制。
作为该实施例的进一步实施例,所述金属线切口201包括凹槽,所述凹槽的截面形貌包括V形、U形、方形及梯形中的一种或组合。
具体的,如图2a、图2d及图3,其中,图3示意了图2a中A-A’截面的放大结构示意图。其中,所述WB金属线200在一径向Y截面上可仅包括1个所述凹槽,且所述凹槽的截面形貌可包括V形(如图2a)、U形(如图2b)、方形(如图2c)及梯形(如图2d)。在沿所述WB金属线200的轴向X上,优选所述凹槽具有相同形貌,当然也可使所述凹槽包括V形、U形、方形及梯形所形成的组合中的一种,此处不作过分限制。
作为该实施例的进一步实施例,当所述WB金属线200在一径向Y截面上仅包含1个所述凹槽时,所述凹槽的深度与所述WB金属线的直径的百分比的范围包括20%~80%。
具体的,当所述百分比采用20%时,可提高所述WB金属线200的稳定性,降低所述WB金属线200断裂的概率,以减少由于所述WB金属线200的断裂而消耗的为劈刀装线的时间;当所述百分比采用80%时,可降低后续自所述金属线切口201处断开所述WB金属线200的工艺难度。结合工艺需求,本实施例优选所述凹槽的深度与所述WB金属线200的直径的百分比为50%,以在满足所述WB金属线200的稳定性的前提下,降低断开所述WB金属线200的工艺难度。所述比例的取值并非局限于此,可根据所述WB金属线200的具体材质及尺寸进行选择,如可采用30%、45%、60%等。
作为该实施例的进一步实施例,所述WB金属线200在一径向Y截面上可包含N≥2个所述凹槽,且N个所述凹槽对称分布。
具体的,如图4、图5a及图5b,其中,图5a及图5b显示为图4中B-B’截面的两种放大结构示意图。所述WB金属线200在一径向Y截面上采用N为2,且优选所述凹槽对称分布,以增加后续断线工艺的便捷性及工艺难度。所述N的取值及所述凹槽的分布并非局限于此,可根据需要进行选择,如N可为3、4、5等,且N个所述凹槽也可等间距均匀分布。
作为该实施例的进一步实施例,所述金属线切口201包括环形槽,所述环形槽的截面形貌包括V形、U形、方形及梯形中的一种或组合。
具体的,如图4及图5c,其中,图5c显示为图4中B-B’截面的另一种放大结构示意图。图4中的所述金属线切口201为环形槽,所述环形槽的轴向X截面采用V形,所述环形槽与所述WB金属线200具有同一圆心,从而可提高所述WB金属线200的稳定性并在进行后续的切线工艺时,降低工艺难度。所述环形槽的截面形貌并非局限于此,也可采用U形、方形及梯形中的一种,且在沿所述WB金属线200的轴向X上,优选所述环形槽具有相同形貌,当然也可使所述环形槽具有所述V形、U形、方形及梯形所形成的组合中的一种,具体可根据需要进行选择,此处不作过分限制。
作为该实施例的进一步实施例,所述金属线切口201包括贯穿所述WB金属线200的通孔,所述通孔的截面形貌包括圆形及多边形中的一种或组合。
具体的,如图6及图7,当所述金属线切口201采用贯穿所述WB金属线200的通孔时,所述通孔在所述WB金属线200的径向Y的最大距离需小于所述WB金属线200的直径,且其百分比可包括20%~80%,优选为50%,具体可根据需要进行选择。
作为该实施例的进一步实施例,所述金属线切口201还可包括所述凹槽、环形槽及通孔的组合,此处不再赘述。
作为该实施例的进一步实施例,在所述WB金属线200的轴向X上,相邻的所述金属线切口201之间具有相等的间距。
具体的,相邻的所述金属线切口201之间的间距,决定了所述直线形金属焊线302的长度,相邻的所述金属线切口201之间的间距的设置可根据具体需要进行选择,此处不作过分限制。
作为该实施例的进一步实施例,所述WB金属线200可包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种,但并非局限于此。
如图8示意了本实施例中所述第一金属焊线300的形成过程示意图。
具体的,如图8及图9,将所述WB金属线200装于劈刀400上;将所述WB金属线200与所述焊盘101相连接,形成所述焊点301;自所述焊点301沿所需的运行方向D拉伸所述WB金属线200,使所述WB金属线200自所述金属线切口201处断开,以形成所述直线形金属焊线302;对所述金属线切口201的断开面进行放电烧球,以形成所述金属球303,从而制备以所述焊点301作为底部,所述金属球303作为顶部,具有所述直线形金属焊线302的所述第一金属焊线300。本实施例中仅形成一个所述焊点301,通过拉伸,使所述WB金属线200自所述金属线切口201处断开,即可形成所述直线形金属焊线302,从而可提高制程的UPH,且可提高产品质量,其中,所述直线形金属焊线302与所述芯片100的表面的夹角的范围可包括45°~90°,如60°、75°等,以便于根据需要设置所述第一金属焊线300的电性引出;所述金属球303可增大所述第一金属焊线300的有效面积,以便于可直接通过所述金属球303作为连接焊线的金属层,从而可减少形成金属层的步骤、时间及费用,提高产品质量减少。
如图10,形成覆盖所述芯片100及所述第一金属焊线300的封装层500。
具体的,所述封装层500覆盖所述芯片100的表面及所述第一金属焊线300,其中,所述封装层500可包括聚酰亚胺封装层、硅胶封装层及环氧树脂封装层中的一种,形成所述封装层500的方法可包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。
如图11,去除所述封装层500,使所述封装层500的表面显露所述金属球303。
具体的,去除所述封装层500的方法可包括化学机械研磨法,但并非局限于此。优选所述封装层500的表面显露的所述金属球303在垂向区域覆盖所述第一金属焊线300,即显露的所述金属球303的面积大于所述直线形金属焊线302的面积,以通过所述金属球303增大所述第一金属焊线300的面积,以利于后续焊线的连接。
如图12及图13,于所述封装层500上形成第二金属焊线700,所述第二金属焊线700与所述金属球303电连接。
作为该实施例的进一步实施例,所述第二金属焊线700的制备方法与所述第一金属焊线300相同。
具体的,所述第二金属焊线700也可采用所述WB金属线200及采用制备所述第一金属焊线300的方法制备所述第二金属焊线700,但并非局限于此,所述第二金属焊线700也可采用其它类型的焊线,此处不作过分限制。
作为该实施例的进一步实施例,显露所述金属球303之后及形成所述第二金属焊线700之前,还包括形成金属层600的步骤,所述金属层600包括Au层及Ni/Au层中的一种。
具体的,所述第一金属焊线300可包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种;所述第二金属焊线700可包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种。如当所述第一金属焊线300采用Au线,所述第二金属焊线700采用Au线时,在显露所述金属球303之后,可直接通过所述金属球303连接所述第一金属焊线300及所述第二金属焊线700,而无需再形成所述金属层600,从而可避免在所述第一金属焊线300及第二金属焊线700之间制备金属层。当所述第一金属焊线300采用Cu线,所述第二金属焊线700采用Cu线时,在显露所述金属球303之后,可在所述封装层500的表面采用电镀法、PVD及CVD等方法,制备金属层600,所述金属层600包括Au层及Ni/Au层中的一种,以进一步的增强所述第一金属焊线300与所述第二金属焊线700之间结合的牢固性及稳定性。从而本实施例中,通过所述金属球303可避免或减少在所述封装层500表面制备一层金属层的步骤,从而可减少工艺步骤、时间及费用。
如图13,本实施例还提供一种半导体封装结构,所述半导体封装结构可采用上述方法制备,但并非局限于此。
其中,所述半导体封装结构包括:芯片100、第一金属焊线300、封装层500及第二金属焊线700。所述芯片100的表面包含焊盘101,所述第一金属焊线300包括位于底部的焊点301、直线形金属焊线302及位于顶部的金属球303,且所述第一金属焊线300与所述焊盘101通过所述焊点301电连接;所述封装层500覆盖所述芯片100及第一金属焊线300,且所述封装层500的表面显露所述金属球303,所述第二金属焊700与所述金属球303电连接。
本实施例可直接通过所述金属球303连接所述第一金属焊线300及第二金属焊线700,从而可减少形成金属层的步骤、时间及费用,且可形成直线形金属焊线302,以提高产品质量。
作为该实施例的进一步实施例,所述第二金属焊线700与所述第一金属焊线300具有相同的结构。
作为该实施例的进一步实施例,所述金属球303与所述第二金属焊线700之间还包括金属层600,所述金属层600包括Au层及Ni/Au层中的一种。
作为该实施例的进一步实施例,所述封装层500的表面显露的所述金属球303在垂向区域覆盖所述第一金属焊线300。
作为该实施例的进一步实施例,所述第一金属焊线包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种;所述第二金属焊线包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种。
综上所述,本实用新型的半导体封装结构,通过包含金属线切口的WB金属线,以减小WB金属线的径向尺寸,从而在进行焊线工艺时,可仅形成一个焊点,而后通过拉伸,使WB金属线自金属线切口处断开,并通过放电形成金属球,制备以焊点作为底部,金属球作为顶部及包含直线形金属焊线的第一金属焊线,并在后续经过封装及去除部分封装层后,显露金属球,并可直接通过金属球作为连接第一金属焊线及第二金属焊线的金属层,从而可减少形成金属层的步骤、时间及费用,提高产品质量。所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (5)

1.一种半导体封装结构,其特征在于,所述半导体封装结构包括:
芯片,所述芯片的表面包含焊盘;
第一金属焊线,所述第一金属焊线包含位于底部的焊点、位于顶部的金属球及位于所述焊点与所述金属球之间的直线形金属焊线,且所述第一金属焊线与所述焊盘通过所述焊点电连接;
封装层,所述封装层覆盖所述芯片及第一金属焊线,且所述封装层的表面显露所述金属球;
第二金属焊线,所述第二金属焊线与所述金属球电连接。
2.根据权利要求1所述的半导体封装结构,其特征在于:所述第二金属焊线与所述第一金属焊线具有相同的结构。
3.根据权利要求1所述的半导体封装结构,其特征在于:所述金属球与所述第二金属焊线之间还包括金属层,所述金属层包括Au层及Ni/Au层中的一种。
4.根据权利要求1所述的半导体封装结构,其特征在于:所述封装层的表面显露的所述金属球在垂向区域覆盖所述第一金属焊线。
5.根据权利要求1所述的半导体封装结构,其特征在于:所述第一金属焊线包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种;所述第二金属焊线包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种。
CN201921037791.XU 2019-07-04 2019-07-04 半导体封装结构 Active CN209880584U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921037791.XU CN209880584U (zh) 2019-07-04 2019-07-04 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921037791.XU CN209880584U (zh) 2019-07-04 2019-07-04 半导体封装结构

Publications (1)

Publication Number Publication Date
CN209880584U true CN209880584U (zh) 2019-12-31

Family

ID=68948941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921037791.XU Active CN209880584U (zh) 2019-07-04 2019-07-04 半导体封装结构

Country Status (1)

Country Link
CN (1) CN209880584U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524858A (zh) * 2020-04-29 2020-08-11 上海华虹宏力半导体制造有限公司 金属线的挖孔结构及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524858A (zh) * 2020-04-29 2020-08-11 上海华虹宏力半导体制造有限公司 金属线的挖孔结构及方法
CN111524858B (zh) * 2020-04-29 2023-07-18 上海华虹宏力半导体制造有限公司 金属线的挖孔结构及方法

Similar Documents

Publication Publication Date Title
US20220013460A1 (en) Packaged semiconductor assemblies and methods for manufacturing such assemblies
US7960841B2 (en) Through-hole via on saw streets
US8053898B2 (en) Connection for off-chip electrostatic discharge protection
US7511379B1 (en) Surface mountable direct chip attach device and method including integral integrated circuit
US7285850B2 (en) Support elements for semiconductor devices with peripherally located bond pads
US8293573B2 (en) Microarray package with plated contact pedestals
JP2010538469A (ja) 半導体アセンブリ、およびそのアセンブリの製造方法
US10707154B2 (en) Semiconductor device and method for manufacturing the same
CN209880584U (zh) 半导体封装结构
US10886241B1 (en) Semiconductor package structure
US10217699B2 (en) Preformed lead frame
CN112185902A (zh) 半导体封装结构及其制备方法
CN209880596U (zh) Wb金属线
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法
CN107611095A (zh) 晶圆级芯片封装结构及其制备方法
CN112185922A (zh) Wb金属线及直线形金属焊线的形成方法
CN107611093A (zh) 晶圆级芯片封装结构及其制备方法
CN207250485U (zh) 晶圆级芯片封装结构
CN207250487U (zh) 晶圆级芯片封装结构
US9576912B1 (en) Wafer level chip scale package (WLCSP) having edge protection
TWM578020U (zh) 預成形填錫溝槽導線架及其封裝元件
CN210182360U (zh) 具有直线形金属焊线的半导体封装结构
US6790705B2 (en) Manufacturing method for semiconductor apparatus
US8314501B2 (en) Semiconductor chip package structure, semiconductor chip and semiconductor chip group
CN114783961A (zh) 一种塑封结构及其加工方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address