CN108231602B - 半导体装置的布局方法及用以执行该方法的可读取媒体 - Google Patents

半导体装置的布局方法及用以执行该方法的可读取媒体 Download PDF

Info

Publication number
CN108231602B
CN108231602B CN201710954200.4A CN201710954200A CN108231602B CN 108231602 B CN108231602 B CN 108231602B CN 201710954200 A CN201710954200 A CN 201710954200A CN 108231602 B CN108231602 B CN 108231602B
Authority
CN
China
Prior art keywords
gate
cell
functional
filler
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710954200.4A
Other languages
English (en)
Other versions
CN108231602A (zh
Inventor
杨荣展
庄惠中
江庭玮
林运翔
郭天钰
英书溢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108231602A publication Critical patent/CN108231602A/zh
Application granted granted Critical
Publication of CN108231602B publication Critical patent/CN108231602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种布局方法，其包含：将多个功能单元放置于集成电路的布局中；以及在该第一布局中插入经配置为无切割图案的至少一填充单元，以填充在上述多个功能单元之间的至少一空区域，其中上述多个功能单元的每一者在邻接该至少一空区域的至少一边缘上包含至少一切割图案，以形成一第二布局，其中该第二布局对应于至少一设计文件；根据该至少一设计文件制造该集成电路，以满足放置及布线规则的要求，并且不会违反处理限制规则。此外，一种用以执行该方法的非暂态计算机可读取媒体亦在此揭露。

Description

半导体装置的布局方法及用以执行该方法的可读取媒体
技术领域
本揭示内容是有关于一种半导体装置的布局方法，且特别是有关于一种具有填充单元的半导体装置的布局方法。
背景技术
当制造半导体装置时，会放置不同的单元及布线。然而，随着半导体装置的技术发展，半导体装置持续地缩小，处理视窗也跟着急遽地缩小。并且由于处理限制规则变得更加严格，半导体装置的制造变得越来越具有挑战性。
发明内容
本揭示内容的一实施方式是关于一种半导体装置的布局方法，其包含：将多个功能单元放置于集成电路的第一布局中；以及在该第一布局中插入经配置为无切割图案的至少一个填充单元，以填充在上述多个功能单元之间的至少一个空区域，其中上述多个功能单元每一者在邻接至少一个空区域的至少一个边缘上包含至少一个切割图案，以形成一第二布局，其中该第二布局对应于至少一设计文件；根据该至少一设计文件制造该集成电路。
本揭示内容的另一实施方式是关于一种半导体装置的布局方法，其包含：放置多个功能单元于一集成电路的一第一布局中；在该第一布局中插入经配置为无切割图案的一第一填充单元与经配置为无切割图案的一第二填充单元，该第一填充单元在该多个功能单元中的一第一功能单元旁边，该第二填充单元在该多个功能单元中的一第二功能单元旁边，以在该第一功能单元与该第二功能单元之间填充一空区域，以形成一第二布局，其中该第二布局对应于至少一设计文件；以及根据该至少一设计文件制造该集成电路，其中该第一填充单元的至少一第一栅极具有一第一参数，以及该第二填充单元的至少一第二栅极具有不同于该第一参数的一第二参数，其中该第一填充单元与该第一填充单元旁边的该第一功能单元经设置以在该第一功能单元的一边缘上共享一切割图案，该第二填充单元与该第二填充单元旁边的该第二功能单元经设置以在该第二功能单元的一边缘上共享一切割图案。
本揭示内容的又另一实施方式是关于一种非暂态计算机可读取媒体，含有多个指令于其中，当透过一计算机系统的一处理器执行该多个指令时，该多个指令使该处理器执行一方法，该方法包含：在一集成电路的一第一布局中插入包含经配置为无切割图案的一第一填充单元与一第二填充单元的一对填充单元，以在一第一功能单元与一第二功能单元之间填充一空区域，以形成对应于至少一设计文件的一第二布局，以使得该第一填充单元中的一第一栅极与该第一功能单元中的多个第一栅极的总数，以及该第二填充单元中的一第二栅极与该第二功能单元中的多个第二栅极的总数各自为一偶数；以及根据该至少一设计文件制造该集成电路。
附图说明
当结合附图阅读时，自以下详细描述很好地理解本揭示案的态样。应当注意，根据工业中标准实务，各特征未按比例绘制。事实上，为论述清楚，各特征的大小可任意地增加或缩小。
图1是依照本揭示内容的各种实施例绘示一种半导体装置的布局示意图；
图2是依照本揭示内容的一些实施例绘示对应于一种集成电路的图1中的单元的一种布局制程的方法的流程图；
图3A及图3B是依照本揭示内容的各种实施例绘示使用图2所示的方法来实施的集成电路的布局示意图；
图4A是依照本揭示内容的各种实施例绘示图3B所示的填充单元的示意图；
图4B是依照本揭示内容的各种实施例绘示的填充单元的另一示意图；
图5是依照本揭示内容的一些实施例绘示的对应于一种集成电路在图1中所示的单元的布局制程的方法的另一流程图；
图6A及图6B是依照本揭示内容的各种实施例绘示使用图5所示的方法来实施的集成电路的布局示意图；
图7是依照本揭示内容的一些实施例绘示的对应于一种集成电路在图1中所示的单元的布局制程的方法的又一流程图；
图8A及图8B是依照本揭示内容的各种实施例绘示使用图7所示的方法来实施的集成电路的布局示意图；以及
图9是依照本揭示内容的一些实施例绘示的用于执行在图2、图5或图7所示的方法的计算机系统的方块图。
具体实施方式
以下揭示案提供用于实施所提供标的的不同特征的许多不同实施例或实例。下文描述组件及排列的特定实例以简化本揭示案。当然，这些仅仅为实例且不意指限制。举例而言，在随后描述中在第二特征上方或在第二特征上的第一特征的形成可包括第一及第二特征形成为直接接触的实施例；且亦可包括额外特征可形成在第一及第二特征之间，以使得第一及第二特征可不直接接触的实施例。另外，本揭示案在各实例中可重复元件符号及/或字母。此重复为出于简易及清楚的目的，且本身不指示所论述各实施例及/或结构之间的关系。
本说明书中使用的术语在本领域中及使用每个术语的特定上下文中一般具有其常规含义。本说明书中实例(包括本文中论述的任何术语的实例)的使用，仅为了进行说明，绝不是用于对本揭示案或者任意例示的术语的范畴及含义进行限制。同样地，本揭示案不被限制于本说明书中给出的各种实施例。
应理解，尽管术语“第一”、“第二”等在本文中可用以描述各种元件，但此等元件应不限制于此等术语。此等术语用以区别一个元件与另一个元件。例如，在不脱离本实施例的范畴的情况下，第一元件可被称为第二元件，及类似地，第二元件可被称为第一元件。如本文中所用的，术语“及/或”包括相关所列项目的一或多个的任意及所有组合。
如本文使用，术语“包含”、“包括”、“具有”、“含有”、“涉及”及其类似术语应理解为开放式的，及意谓包括但不以此为限。
整个说明书中对“一个实施例”或“实施例”的引用意谓结合本实施例描述的特定特征、结构、实施方式或特性包含在本揭示案的至少一个实施例中。因此，在整个说明书中不同位置使用的用语“在一个实施例中”或“在实施例中”不一定皆指相同的实施例。此外，在一或多个实施例中，特定特征、结构、实施方式或特性可以以任一适宜方式结合。
图1是依照本揭示内容的各种实施例绘示一种半导体装置的布局示意图。
在一些实施例中，半导体装置100经实施为，或包括集成电路，此集成电路包括如图1所示的空白方框的多个功能单元110。在一些实施例中，每一个功能单元110用以执行特定功能。例如，在各种不同实施例中，多个功能单元110包括多个反相器、多个运算放大器、多个逻辑栅极等等。在一些实施例中，多个功能单元110亦包括使多个功能单元110彼此电性耦接的多个布线(未绘示)。
图1中的功能单元110的数目及配置仅供例示而已。半导体装置100中不同数目及配置的多个功能单元110皆在本揭示内容所涵盖的范围内。
半导体装置100进一步包括用以填充多个功能单元110之间的空区域的多个填充单元120。例示而言，填充单元120在图1中图示为点状图案。
在一些实施例中，填充单元120经填充以保持半导体装置100的结构及/或布局均匀及/或完整。
图2是依照本揭示内容的一些实施例绘示对应于一种集成电路的图1中的单元的一种布局制程的方法的流程图。
图3A及图3B是依照本揭示内容的各种实施例绘示使用图2所示的方法来实施的集成电路的布局示意图。
参照图2所示的方法200及图3A所示的集成电路300，在操作205中，将功能单元310及功能单元320放置于集成电路300的布局中。在一些实施例中，集成电路300的布局对应于至少一个设计文件。
如图3A所例示，功能单元310包括例如沿Y方向延伸的三个栅极315，并且每一个栅极315具有宽度D11。功能单元320包括沿Y方向延伸的三个栅极325，并且每一个栅极325具有宽度D12。在一些实施例中，每一个栅极315的宽度D11与每一个栅极325的宽度D12相同。在一些实施例中，栅极315的每个的临界电压Vt11与栅极325的每个的临界电压Vt12相同。
为简单说明，在图3A中仅标记一个栅极315及一个栅极325。图3A的功能单元310中的栅极315的数目及功能单元320中的栅极325的数目仅供例示而已。不同数目的栅极315及栅极325皆在本揭示内容所保护的范围内。
如图3A所例示，空区域330位于功能单元310与功能单元320之间，其中在空区域330内无电路或元件形成。在一些实施例中，空区域330具有一个单元间距的宽度D13。
例示而言，功能单元310包括在边缘上邻接空区域330的切割图案340。功能单元320在邻接空区域330的边缘上包括切割图案345。在一些实施例中，切割图案340及切割图案345沿Y方向延伸。在一些实施例中，切割图案340及切割图案345分别用以提供空区域330和功能单元310及功能单元320之间的电绝缘。
参照图2所示的方法200及图3B所示的集成电路300，在操作210中，插入经配置为无切割图案的填充单元350，以在功能单元310与功能单元320之间填充空区域330。
参照图2所示的方法200及第3B所示的集成电路300，在操作215中，根据对应于集成电路300的布局的至少一个设计文件制造半导体装置100。
图4A是依照本揭示内容的各种实施例绘示图3B所示的填充单元350的示意图。
如图4A所例示，填充单元350包括金属层400。如图4A所示，金属层400包括，例示而言，在填充单元350中的五个图案。在一些实施例中，金属层400沿一方向延伸。在一些实施例中，金属层400沿其延伸的此方向为图3A及图3B所示的Y方向。例示而言，在不同实施例中，金属层400沿图3A及图3B所示的Y方向延伸，使得金属层400在填充单元350中包括多于五个图案。
在一些实施例中，填充单元350的宽度为D14，且宽度D14和图3A中的空区域330的宽度D13相同，为一个单元间距。
如图3B及图4A所例示，填充单元350进一步包括设置于金属层400的中央区域中的单个栅极355。在一些实施例中，栅极355(如栅极315及栅极325)沿Y方向延伸，并且横跨金属层400。在一些实施例中，栅极355的宽度为小于宽度D14的D15。在一些实施例中，栅极355经配置以具有临界电压Vt13。
图4B是依照本揭示内容的各种实施例绘示的填充单元350'的另一示意图。
如图4B所例示，填充单元350'包括金属层400'。如图4B所示，金属层400'包括，例示而言，在填充单元350'中五个图案。在一些实施例中，金属层400'沿一方向延伸。在一些实施例中，金属层400'沿其延伸的此方向为图3A及图3B所示的Y方向。例示而言，在不同实施例中，金属层400'沿图3A及图3B所示的Y方向延伸，使得金属层400'在填充单元350'中包括多于五个图案。
相比于图4A，为便于在图4B中说明，填充单元350'包括设置于金属层400'的两个各别边缘上的两个栅极355A及栅极355B。在一些实施例中，栅极355A及栅极355B皆沿Y方向延伸并且横跨金属层400'。
在一些实施例中，填充单元350'的宽度为D16，并且宽度D16为一个单元间距。栅极355A及栅极355B的每个的宽度为D17。在一些实施例中，宽度D14与宽度D16相同。在一些实施例中，宽度D15与宽度D17相同。
在关于图4B的一些实施例中，栅极355A及栅极355B的每个经配置以具有临界电压Vt13。
在一些实施例中，图4A所示的填充单元350及图4B所示的填充单元350'为不具有任何功能的单元。在一些实施例中，填充单元350及填充单元350'经配置为不具有切割图案，并且能够经插入以填充多个功能单元之间的空区域。
如图3B所例示，示例性说明填充单元350被插入在功能单元310与功能单元320之间以填充空区域330。
图3A所示的功能单元310及功能单元320仅供例示。不同功能单元皆在本揭示内容所涵盖的范围内。例如，在各种不同实施例中，当图4B所示的填充单元350'被使用时，填充单元350'被插入在不同于功能单元310及功能单元320的多个适合的功能单元(未绘示)之间，以填充适合的功能单元之间的空区域。换句话说，图3A中的功能单元310及功能单元320的图案需要相应地修改，以使得填充单元350'适于在他们之间填充空区域330。
在一些实施例中，填充单元350的栅极355的宽度D15与功能单元310的每一个栅极315的宽度D11、及/或功能单元320的每一个栅极325的宽度D12相同。在一些实施例中，填充单元350的栅极355的临界电压Vt13与每一个栅极315的临界电压Vt11、及/或每一个栅极325的临界电压Vt12相同。
如图3B所例示，没有切割图案的填充单元350在功能单元310的边缘上共用切割图案340。同时，填充单元350在功能单元320的边缘上共用切割图案345。此外，通过使用具有与栅极315及栅极325相同的宽度及/或相同的临界电压的栅极355，插入填充单元350以保持图3B所示的集成电路300的结构均匀，以便满足放置及布线规则的要求。
在一些实施例中，如图3B所示的集成电路300对应于图1中的半导体装置100的一部分。例示而言，图3B所示的集成电路300对应于图1所示的虚线框内的半导体装置100的区域130。
在一些实施例中，图1中的半导体装置100或图3B中的集成电路300的布局对应于至少一个设计文件。在一些实施例中，在半导体装置100或集成电路300的空区域填满填充单元之后，半导体装置100或集成电路300能够根据至少一个设计文件来制造。
在一些方法中，填充单元可以包含自身的边缘上的多个切割图案。当具有切割图案的填充单元被插入至布局中的空区域中时，布局可能违反处理限制规则。相较于上述讨论的多个方法，通过使用如图4A及图4B所示的无切割图案的填充单元，则不会违反处理限制规则，并且可以满足放置及布线规则的要求。
图2中所示的操作的数目及顺序仅供例示而已。不同数目及顺序的操作皆在本揭示内容所保护的范围内。
图5是依照本揭示内容的一些实施例绘示的对应于一种集成电路600在图1中所示的单元的布局制程的方法500的另一流程图。
图6A及图6B是依照本揭示内容的各种实施例绘示使用图5所示的方法来实施的集成电路600的布局示意图。
参照图5所示的方法500及图6A所示的集成电路600，在操作505中，将功能单元610及功能单元620放置于集成电路600的布局中。在一些实施例中，集成电路600的布局对应于至少一个设计文件。
如图6A所例示，功能单元610包括沿Y方向延伸的三个栅极615，并且每一个栅极615具有宽度D21。功能单元620包括沿Y方向延伸的三个栅极625，并且每一个栅极625具有宽度D22。在一些实施例中，每一个栅极625的宽度D22大于每一个栅极615的宽度D21。在一些实施例中，每一个栅极615的临界电压Vt21与每一个栅极625的临界电压Vt22相同。
为简单说明，在图6A中仅标记一个栅极615及一个栅极625。图6A中的功能单元610中的栅极615及功能单元620中的栅极625的数目仅供例示而已。不同数目的栅极615及栅极625皆在本揭示内容所保护的范围内。
如图6A所例示，空区域630位于功能单元610与功能单元620之间，其中在空区域630内无电路或元件形成。在一些实施例中，空区域630具有两个单元间距的宽度D23。
例示而言，功能单元610包括在边缘上邻接空区域630的切割图案640。功能单元620在邻接空区域630的边缘上包括切割图案645。在一些实施例中，切割图案640及切割图案645沿Y方向延伸。在一些实施例中，切割图案640及切割图案645分别用以提供空区域630和功能单元610及功能单元620之间的电绝缘。
在一些实施例中，至少一个具有切割图案(未绘示)的单元准备填充，例如，在图6A中的空区域630，其中此单元可以包括自身的边缘上的多个切割图案。然而，当具有切割图案的单元被插入至图6A所示的空区域630中时，此设计可能违反处理限制规则；其原因在于，如图6A所示，功能单元610及功能单元620已经分别包括在邻接空区域630的边缘上的切割图案640及切割图案645。因此，在一些实施例中，判定具有用以填充，例示而言，图6A中的空区域630的切割图案的单元是否违反处理限制。
参照图5所示的方法500及图6A所示的集成电路600，在操作505之后，如操作510所例示，决定具有用于填充空区域630的切割图案的单元(未绘示)违反处理限制的条件。
参照图5所示的方法500及图6B中所示的集成电路600，在操作515中，紧挨着功能单元610插入经配置为无切割图案的填充单元650以填充空区域630。
在一些实施例中，填充单元650与图4A所示的填充单元350相同。例示而言，填充单元650具有为一个单元间距的宽度D24及包括设置于栅极655下面的金属层(未标记)的中央区域中的单个栅极655。
在一些实施例中，填充单元650的栅极655具有与功能单元610中的栅极615的宽度D21相同的宽度D25。
在操作520中，紧挨着功能单元620插入经配置为无切割图案的填充单元660以填充空区域630。
在一些实施例中，填充单元660与图4A所示的填充单元350相同。例示而言，填充单元660具有为一个单元间距的宽度D26且包括设置于栅极665下面的金属层(未标记)的中央区域中的单个栅极665。
在一些实施例中，填充单元660的栅极665具有与功能单元620中的栅极625的宽度D22相同的宽度D27。
在一些实施例中，填充单元650的栅极655具有临界电压Vt23且填充单元660的栅极665具有临界电压Vt24。临界电压Vt23及临界电压Vt24与功能单元610的栅极615的临界电压Vt21及功能单元620的栅极625的临界电压Vt22相同。
如上所述的填充单元相关联的多个栅极宽度及多个临界电压仅供例示而已。与填充单元相关联的不同栅极宽度及临界电压皆在本揭示内容所保护的范围内。举例而言，在不同实施例中，临界电压Vt23不同于功能单元610的栅极615的临界电压Vt21，及/或临界电压Vt24不同于功能单元620的栅极625的临界电压Vt24。
在一些实施例中，空区域的宽度D23为两个单元间距，填充单元650的宽度D24及填充单元660的宽度D26各自为一个单元间距。因此，填充单元650及填充单元660共同填充空区域630。
如图6B所例示，无切割图案的填充单元650在功能单元610的边缘上共用切割图案640。无切割图案的填充单元660在功能单元620的边缘上共用切割图案645。
在一些实施例中，填充单元650中的栅极655及功能单元610中的栅极615的总数为偶数，填充单元660中的栅极665及功能单元620中的栅极625的总数为偶数。举例而言，如图6B所例示，栅极655及栅极615的总数为四，栅极665及栅极625的总数亦为四。
除使用具有与栅极615相同的宽度及/或相同的临界电压的栅极655、及使用与栅极625相同的宽度及/或相同的临界电压的栅极665以外，偶数个填充单元及对应功能单元的栅极亦有益于保持图6B所示的集成电路600的结构均匀，以及满足放置及布线规则的要求。
如上所述，在一些方法中，在自身的边缘上包括多个切割图案的单元违反处理限制规则。相较于上述讨论的多个方法，例示而言，通过使用无切割图案的填充单元650及填充单元660，则不会违反处理限制规则，并且可以满足放置及布线规则的要求。
在一些实施例中，如图6B所示的集成电路600对应于图1中的半导体装置100的一部分。例示而言，图6B所示的集成电路600对应于图1所示的虚线框内的半导体装置100的区域140。
在一些实施例中，图1中的半导体装置100或图6B中的集成电路600的布局对应于至少一个设计文件。在一些实施例中，在半导体装置100或集成电路600的空区域填满填充单元之后，半导体装置100或集成电路600能够根据至少一个设计文件来制造。
图5所示的操作的数目及顺序仅供例示而已。不同数目及顺序的操作皆在本揭示内容所保护的范围内。
图7是依照本揭示内容的一些实施例绘示的对应于一种集成电路800在图1中所示的单元的布局制程的方法700的又一流程图。
图8A及图8B是依照本揭示内容的各种实施例绘示使用图7所示的方法来实施的集成电路800的布局示意图。
参照图7所示的方法700及图8A所示的集成电路800，在操作705中，将功能单元810及功能单元820放置于集成电路800的布局中。在一些实施例中，集成电路800的布局对应于至少一个设计文件。
如图8A所例示，功能单元810包括沿Y方向延伸的三个栅极815，并且每一个栅极815具有宽度D31。功能单元820包括沿Y方向延伸的三个栅极825，并且每一个栅极825具有宽度D32。在一些实施例中，每一个栅极825的宽度D32与每一个栅极815的宽度D31相同。在一些实施例中，每一个栅极825的临界电压Vt32大于每一个栅极815的临界电压Vt31。
为简单说明，在图8A中仅标记一个栅极815及一个栅极825。图8A中的功能单元810中的栅极815及功能单元820中的栅极825的数目仅供例示而已。不同数目的栅极815及栅极825皆在本揭示内容所保护的范围内。
如图8A所例示，空区域830位于功能单元810与功能单元820之间，其中在空区域830内无电路或元件形成。在一些实施例中，空区域830具有两个单元间距的宽度D33。
例示而言，功能单元810包括在边缘上邻接空区域830的切割图案840。功能单元820在邻接空区域830的边缘上包括切割图案845。在一些实施例中，切割图案840及切割图案845沿Y方向延伸。在一些实施例中，切割图案840及切割图案845分别用以提供空区域830和功能单元810及功能单元820之间的电绝缘。
在一些实施例中，至少一个具有切割图案(未图示)的单元准备填充，例如，在图8A中的空区域830，其中此单元可以包括在自身的边缘上的多个切割图案。然而，当具有切割图案的单元被插入至图8A所示的空区域830中时，此设计可能违反处理限制规则；其原因在于，如图8A所示，功能单元810及功能单元820已经分别包括在邻接空区域830的边缘上的切割图案840及切割图案845。因此，在一些实施例中，判断用以填充，例示而言，图8A中空区域830的具有切割图案的单元是否违反处理限制。
参照图7所示的方法700及图8A所示的集成电路800，在操作705之后，如操作710所例示，判定用于填充空区域830的具有切割图案的单元(未绘示)违反处理限制的条件。
参照图7中图示的方法700及图8B所示的集成电路800，在操作715中，紧挨着功能单元810插入经配置为无切割图案的填充单元850以填充空区域830。
在一些实施例中，填充单元850与图4A所示的填充单元350相同。例示而言，填充单元850具有为一个单元间距的宽度D34及包括设置于栅极855下面的金属层(未标记)的中央区域中的单个栅极855。
在一些实施例中，在功能单元810中，填充单元850的栅极855具有与栅极815的临界电压Vt31相同的临界电压Vt33。
在操作720中，紧挨着功能单元820插入经配置为无切割图案的填充单元860以填充空区域830。
在一些实施例中，填充单元860与图4A所示的填充单元350相同。例示而言，填充单元860具有为一个单元间距的宽度D36且包括设置于栅极865下面的金属层(未标记)的中央区域中的单个栅极865。
在一些实施例中，在功能单元820中，填充单元860的栅极865具有与栅极825的临界电压Vt32相同的临界电压Vt34。
在一些实施例中，填充单元850的栅极855具有宽度D35且填充单元860的栅极865具有宽度D37。宽度D35及宽度D37与功能单元810的栅极815的宽度D31及功能单元820的栅极825的宽度D32相同。
填充单元850及填充单元860共同填充空区域830，因为在一些实施例中，空区域的宽度D33为两个单元间距，且填充单元850的宽度D34及填充单元860的宽度D36各自为一个单元间距。因此，填充单元850及填充单元860共同填充空区域830。
如图8B所例示，无切割图案的填充单元850在功能单元810的边缘上共用切割图案840。无切割图案的填充单元860在功能单元820的边缘上共用切割图案845。
在一些实施例中，填充单元850中的栅极855及功能单元810中的栅极815的总数为偶数，以及填充单元860中的栅极865及功能单元820中的栅极825的总数为偶数。举例而言，如图8B所例示，栅极855及栅极815的总数为四，以及栅极865及栅极825的总数亦为四。
如上所述，使用具有与栅极815相同的宽度及/或相同的临界电压的栅极855，且使用具有与栅极825相同的宽度及/或相同的临界电压的栅极865。此外，偶数个填充单元及对应功能单元的栅极亦有益于保持图8B所示的集成电路800的结构均匀，以及满足放置及布线规则的要求。
在一些实施例中，如图8B所示的集成电路800对应于图1中的半导体装置100的部分。例示而言，图8B中图示的集成电路800对应于图1所示的虚线框内的半导体装置100的区域140。
在一些实施例中，图1中的半导体装置100或图8B中的集成电路800的布局对应于至少一个设计文件。在一些实施例中，在半导体装置100或集成电路800的空区域填满填充单元之后，半导体装置100或集成电路800能够根据至少一个设计文件来制造。
图7所示的操作的数目及顺序仅供例示而已。不同数目及顺序的操作皆在本揭示内容所保护的范围内。
上文所述的功能单元及/或填充单元的配置仅供例示而已。不同配置的功能单元及/或填充单元皆在本揭示内容所保护的范围内。例如，在不同的实施例中，功能单元具有不同的栅极宽度以及不同的临界电压。
表1例示了用以插入在邻近空区域的多个功能单元的栅极宽度及临界电压的不同配置下的不同类型的填充单元。
表1
相同的临界电压 不同的临界电压
相同的栅极宽度 具有切割图案的单元 不具有切割图案的单元
不同的栅极宽度 不具有切割图案的单元 不具有切割图案的单元
图9是依照本揭示内容的一些实施例绘示的用于执行在图2、图5或图7所示的方法的计算机系统900的方块图。在一些实施例中，通过图9的一或多个计算机系统900实现关于图1至图8B描述的工具及/或系统及/或操作的一或多个。
例示而言，计算机系统900包括处理器910、记忆体920、网络接口(I/F)930、储存器940、输入/输出(input/output；I/O)装置950、经由总线970或其他互连通信机制通信耦接的一或多个硬件元件960，及制造工具995。
在一些实施例中，记忆体920包括随机存取记忆体(random access memory；RAM)及/或其他动态储存装置及/或只读记忆体(read only memory；ROM)及/或其他静态储存装置，其耦接至总线970以用于储存通过处理器910执行的数据及/或指令。例示而言，记忆体920包括核心980、使用者空间990、核心980及/或使用者空间990的部分、及其元件。在一些实施例中，记忆体920更用以在执行通过处理器910执行的指令期间储存多个临时变数或其他中间信息。
在一些实施例中，储存器940，例如磁盘或光盘，耦接至总线970以储存数据及/或指令，其包括例如核心980、使用者空间990等等。I/O装置950包括输入装置、输出装置及/或组合输入/输出装置以用于实现使用者与计算机系统900的交互作用。输入装置包括，例如键盘、小键盘、鼠标、轨迹球、触控板及/或游标方向键，以用于将信息及命令传达至处理器910。输出装置包括，例如显示器、打印机、语音合成器等等，以用于将信息传达至使用者。
在一些实施例中，通过处理器910实现关于图1至图8B描述的工具及/或系统的一或多个操作及/或功能，此处理器经程序化以用于执行此等操作及/或功能。记忆体920、网络接口930、储存器940、I/O装置950、硬件元件960、及总线970的一或多者可操作以通过处理器910接收指令、数据、设计规则、网络连线表、布局、模型及/或用于处理的其他参数。
在一些实施例中，制造工具995用以根据由处理器910处理的设计文件制造半导体装置，例如在图1中图示的半导体装置100。
在一些实施例中，通过与处理器910分离或代替处理器910的特定配置的硬件(例如，通过一或多个特定应用集成电路或ASIC)实施关于图1至图8B描述的工具及/或系统的操作及/或功能的一或多个。一些实施例将多于一个的描述的操作及/或功能并入单个ASIC中。
在一些实施例中，多个操作及/或功能经由储存在非暂态计算机可读取记录媒体中的程序的多个功能来实现。非暂态计算机可读取记录媒体的实例包括但不限于，外部的/可移除的及/或内部的/内置储存器或记忆体单元，例如，诸如DVD的光盘、诸如硬盘的磁盘，及诸如ROM、RAM、记忆体卡的半导体记忆体等等中的一或多者。
本揭示内容的一实施方式是关于一种布局方法包括如下所述的步骤。将多个功能单元放置于集成电路的布局中，其中布局对应于至少一个设计文件。插入至少一个经配置为无切割图案的填充单元以在多个功能单元之间填充至少一个空区域，每一个功能单元在邻接至少一个空区域的至少一个边缘上包含至少一个切割图案。
在一些实施例中，插入上述至少一填充单元以填充上述至少一空区域包含：紧挨着上述多个功能单元中的第一功能单元插入第一填充单元，以及紧挨着上述多个功能单元中的第二功能单元插入第二填充单元，其中上述至少一空区域设置于上述第一功能单元与上述第二功能单元之间。
在一些实施例中，插入上述第一填充单元及上述第二填充单元包含：插入包含至少一第一栅极的上述第一填充单元，以及包含至少一第二栅极的上述第二填充单元，其中上述至少一第一栅极具有与上述第一功能单元中的多个栅极的宽度相同的宽度，上述至少一第二栅极具有与上述第二功能单元中的多个栅极的宽度相同的宽度。
在一些实施例中，插入上述第一填充单元及上述第二填充单元包含：插入包含至少一第一栅极的上述第一填充单元，及包含至少一第二栅极的上述第二填充单元，其中上述至少一第一栅极经配置以具有与上述第一功能单元中的多个栅极的临界电压相同的临界电压，上述至少一个第二栅极经配置以具有与上述第二功能单元中的多个栅极的临界电压相同的临界电压。
在一些实施例中，填充单元的宽度为至少一个单元间距。
在一些实施例中，插入上述至少一填充单元以填充上述至少一空区域包含：插入包含第一填充单元及第二填充单元的一对填充单元以填充一空区域，其中上述第一填充单元中的第一栅极及上述第一功能单元中的多个第一栅极的总数，与上述第二填充单元中的第二栅极及上述第二功能单元中的多个第二栅极的总数各自为偶数。
在一些实施例中，插入上述至少一填充单元以填充上述至少一空区域包含：插入至少一填充单元，其中上述至少一填充单元包含设置于上述至少一填充单元的中央区域中的单个栅极，或设置于上述至少一填充单元的两个边缘上的两个栅极。
在一些实施例中，布局方法进一步包含以下步骤：根据上述至少一设计文件制造上述半导体装置。
本揭示内容的另一实施方式是关于一种布局方法包括如下所述的步骤。将多个功能单元放置于集成电路的布局中，其中布局对应于至少一个设计文件。紧挨着多个功能单元中的第一功能单元插入经配置为无切割图案的第一填充单元，以及紧挨着多个功能单元中的第二功能单元插入经配置为无切割图案的第二填充单元，以在第一功能单元与第二功能单元之间填充空区域。第一填充单元的至少一个第一栅极具有第一参数，以及第二填充单元的至少一个第二栅极具有不同于第一参数的第二参数。
在一些实施例中，布局方法进一步包含根据上述至少一设计文件制造上述半导体装置。
在一些实施例中，上述至少一第一栅极的上述第一参数对应于上述至少一第一栅极的宽度，以及上述至少一个第二栅极的上述第二参数对应于上述至少一第二栅极的宽度。
在一些实施例中，上述至少一第一栅极的上述第一参数对应于上述至少一第一栅极的临界电压，上述至少一第二栅极的上述第二参数对应于上述至少一第二栅极的临界电压。
在一些实施例中，上述第一填充单元及上述第二填充单元的每一者的宽度为至少一个单元间距。
在一些实施例中，上述第一填充单元及上述第二填充单元每一者包含设置于其中的中央区域中的单个栅极，或设置于其两个边缘上的两个栅极。
在一些实施例中，上述第一填充单元的上述至少一个第一栅极及上述第一功能单元中的多个第一栅极的总数与上述第二填充单元的上述至少一个第二栅极及上述第二功能单元中的多个第二栅极的总数各自为偶数。
在一些实施例中，上述第一填充单元及紧挨着上述第一填充单元的上述第一功能单元经配置以在上述第一功能单元的边缘上共用切割图案，上述第二填充单元及紧挨着上述第二填充单元的上述第二功能单元经配置以在上述第二功能单元的边缘上共用切割图案。
本揭示内容的另一实施方式是关于一种非暂态计算机可读取媒体，具有多个指令储存于其中，当上述多个指令透过计算机系统的处理器执行时，上述处理器所执行的操作包括：插入包含经配置为无切口割图案的第一填充单元及第二填充单元的一对填充单元，以在第一功能单元与第二功能单元之间填充一空区域，以使得上述第一填充单元中的第一栅极及上述第一功能单元中的多个第一栅极的总数，与上述第二填充单元中的第二栅极及上述第二功能单元中的多个第二栅极的总数各自为偶数。
在一些实施例中，插入一对填充单元包含：插入包含上述第一栅极的上述第一填充单元，及包含上述第二栅极的上述第二填充单元，其中上述第一栅极具有与上述第一功能单元中的上述多个第一栅极的宽度相同的宽度，上述第二栅极具有与上述第二功能单元中的上述多个第二栅极的宽度相同的宽度。
在一些实施例中，插入一对填充单元包含：插入包含上述第一栅极的上述第一填充单元，及包含上述第二栅极的上述第二填充单元，其中上述第一栅极经配置以具有与上述第一功能单元中的上述多个第一栅极的临界电压相同的临界电压，上述第二栅极经配置以具有与上述第二功能单元中的上述多个第二栅极的临界电压相同的临界电压。
在一些实施例中，插入一对填充单元包含：紧挨着上述第一功能单元插入上述第一填充单元以在上述第一功能单元的边缘上共用切割图案，以及紧挨着上述第二功能单元插入上述第二填充单元以在上述第二功能单元的边缘上共用切割图案。
上文概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭示案的态样。熟悉此项技术者应了解，可轻易使用本揭示案作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或达成相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭示案的精神及范畴，且熟悉此项技术者可在不脱离本揭示案的精神及范畴的情况下在本文中进行各种变化、替代及更改。

Claims (20)

1.一种半导体装置的布局方法，其特征在于，包含：
将多个功能单元放置于一集成电路的一第一布局中；以及
在该第一布局中插入经配置为无切割图案的至少一填充单元，以填充在所述多个功能单元之间的至少一空区域，其中所述多个功能单元每一者在邻接该至少一空区域的至少一边缘上包含至少一切割图案，以形成一第二布局，其中该第二布局对应于至少一设计文件；
根据该至少一设计文件制造该集成电路。
2.根据权利要求1所述的布局方法，其特征在于，其中插入至少一填充单元以填充至少一空区域的操作包含：
于所述多个功能单元中的一第一功能单元旁边插入一第一填充单元，并且于所述多个功能单元中的一第二功能单元旁边插入一第二填充单元，其中该至少一空区域设置于该第一功能单元与该第二功能单元之间。
3.根据权利要求2所述的布局方法，其特征在于，其中插入该第一填充单元及该第二填充单元的操作包含：
插入包含至少一第一栅极的该第一填充单元，以及包含至少一第二栅极的该第二填充单元，该至少一第一栅极具有与该第一功能单元中的多个栅极的一宽度相同的一宽度，该至少一第二栅极具有与该第二功能单元中的多个栅极的一宽度相同的一宽度。
4.根据权利要求2所述的布局方法，其特征在于，其中插入该第一填充单元及该第二填充单元的操作包含：
插入包含至少一第一栅极的该第一填充单元，以及包含至少一第二栅极的该第二填充单元，该至少一第一栅极经配置以具有与该第一功能单元中的多个栅极的一临界电压相同的一临界电压，该至少一个第二栅极经配置以具有与该第二功能单元中的多个栅极的一临界电压相同的一临界电压。
5.根据权利要求1所述的布局方法，其特征在于，其中该至少一填充单元的一宽度为对应该至少一空区域的一宽度的至少一单元间距。
6.根据权利要求1所述的布局方法，其特征在于，其中插入至少一填充单元以填充至少一空区域的操作包含：
插入包含一第一填充单元与一第二填充单元的一对填充单元以填充一空区域，其中该第一填充单元中的一第一栅极及所述多个功能单元中的一第一功能单元中的多个第一栅极的一总数，以及该第二填充单元中的一第二栅极及所述多个功能单元中的一第二功能单元中的多个第二栅极的一总数各自为一偶数。
7.根据权利要求1所述的布局方法，其特征在于，其中插入至少一填充单元以填充至少一空区域的操作包含：
插入至少一填充单元，其中该至少一填充单元包含设置于该至少一填充单元的一中央区域中的一单一栅极，或设置于该至少一填充单元的两个边缘上的两个栅极。
8.根据权利要求1所述的布局方法，其特征在于，其中插入该至少一填充单元的操作包含：
插入一第一填充单元与一第二填充单元，该第一填充单元与所述多个功能单元的一第一功能单元共享一切割图案，该第二填充单元与所述多个功能单元的一第二功能单元共享一切割图案。
9.一种半导体装置的布局方法，其特征在于，其包含：
放置多个功能单元于一集成电路的一第一布局中；
在该第一布局中插入经配置为无切割图案的一第一填充单元与经配置为无切割图案的一第二填充单元，该第一填充单元在该多个功能单元中的一第一功能单元旁边，该第二填充单元在该多个功能单元中的一第二功能单元旁边，以在该第一功能单元与该第二功能单元之间填充一空区域，以形成一第二布局，其中该第二布局对应于至少一设计文件；以及
根据该至少一设计文件制造该集成电路，
其中该第一填充单元的至少一第一栅极具有一第一参数，以及该第二填充单元的至少一第二栅极具有不同于该第一参数的一第二参数，
其中该第一填充单元与该第一填充单元旁边的该第一功能单元经设置以在该第一功能单元的一边缘上共享一切割图案，该第二填充单元与该第二填充单元旁边的该第二功能单元经设置以在该第二功能单元的一边缘上共享一切割图案。
10.根据权利要求9所述的布局方法，其特征在于，其中该至少一第一栅极的该第一参数对应于该至少一第一栅极的一宽度，该至少一第二栅极的该第二参数对应于该至少一第二栅极的一宽度。
11.根据权利要求9所述的布局方法，其特征在于，其中该至少一第一栅极的该第一参数对应于该至少一第一栅极的一临界电压，该至少一第二栅极的该第二参数对应于该至少一第二栅极的一临界电压。
12.根据权利要求9所述的布局方法，其特征在于，其中该第一填充单元与该第二填充单元的每一者的一宽度为一单元间距，所述单元间距为所述空区域的宽度的一半。
13.根据权利要求9所述的布局方法，其特征在于，其中该第一填充单元及该第二填充单元每一者包含设置于其中的一中央区域中的一单一栅极，或设置于其两个边缘上的两个栅极。
14.根据权利要求9所述的布局方法，其特征在于，其中该第一填充单元的该至少一第一栅极与该第一功能单元中的多个第一栅极的一总数，以及该第二填充单元的该至少一第二栅极与该第二功能单元中的多个第二栅极的一总数各自为一偶数。
15.根据权利要求9所述的布局方法，其特征在于，其中该第一填充单元的该至少一第一栅极具有与该第一功能单元中的多个栅极的一宽度相同的一宽度，该第二填充单元的该至少一第二栅极具有与该第二功能单元中的多个栅极的一宽度相同的一宽度。
16.根据权利要求9所述的布局方法，其特征在于，其中该第一填充单元的该至少一第一栅极具有与该第一功能单元中的多个栅极的一临界电压相同的一临界电压，该第二填充单元的该至少一第二栅极具有与该第二功能单元中的多个栅极的一临界电压相同的一临界电压。
17.一种非暂态计算机可读取媒体，其特征在于，含有多个指令于其中，当透过一计算机系统的一处理器执行该多个指令时，该多个指令使该处理器执行一方法，该方法包含：
在一集成电路的一第一布局中插入包含经配置为无切割图案的一第一填充单元与一第二填充单元的一对填充单元，以在一第一功能单元与一第二功能单元之间填充一空区域，以形成对应于至少一设计文件的一第二布局，以使得该第一填充单元中的一第一栅极与该第一功能单元中的多个第一栅极的一总数，以及该第二填充单元中的一第二栅极与该第二功能单元中的多个第二栅极的一总数各自为一偶数；以及
根据该至少一设计文件制造该集成电路。
18.根据权利要求17所述的非暂态计算机可读取媒体，其特征在于，其中插入一对填充单元的操作包含：
插入包含该第一栅极的该第一填充单元与包含该第二栅极的该第二填充单元，其中该第一栅极具有与该第一功能单元中的该多个第一栅极的一宽度相同的一宽度，该第二栅极具有与该第二功能单元中的该多个第二栅极的一宽度相同的一宽度。
19.根据权利要求17所述的非暂态计算机可读取媒体，其特征在于，其中插入一对填充单元的操作包含：
插入包含该第一栅极的该第一填充单元与包含该第二栅极的该第二填充单元，其中该第一栅极经配置以具有与该第一功能单元中的该多个第一栅极的一临界电压相同的一临界电压，该第二栅极经配置以具有与该第二功能单元中的该多个第二栅极的一临界电压相同的一临界电压。
20.根据权利要求17所述的非暂态计算机可读取媒体，其特征在于，其中插入一对填充单元的操作包含：
在该第一功能单元旁边插入该第一填充单元以在该第一功能单元的一边缘上共享一切割图案，在该第二功能单元旁边插入该第二填充单元以在该第二功能单元的一边缘上共享一切割图案。
CN201710954200.4A 2016-12-12 2017-10-13 半导体装置的布局方法及用以执行该方法的可读取媒体 Active CN108231602B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662433159P 2016-12-12 2016-12-12
US62/433,159 2016-12-12
US15/660,130 US10331838B2 (en) 2016-12-12 2017-07-26 Semiconductor device with fill cells
US15/660,130 2017-07-26

Publications (2)

Publication Number Publication Date
CN108231602A CN108231602A (zh) 2018-06-29
CN108231602B true CN108231602B (zh) 2021-05-14

Family

ID=62489260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954200.4A Active CN108231602B (zh) 2016-12-12 2017-10-13 半导体装置的布局方法及用以执行该方法的可读取媒体

Country Status (3)

Country Link
US (1) US10331838B2 (zh)
CN (1) CN108231602B (zh)
TW (1) TWI700631B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311201B2 (en) * 2017-08-07 2019-06-04 Globalfoundries Inc. Alignment key design rule check for correct placement of abutting cells in an integrated circuit
US11188703B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system, and method of forming the same
US11488948B2 (en) 2020-03-30 2022-11-01 Samsung Electronics Co., Ltd. Semiconductor devices, layout design methods for the same, and methods for fabricating the same
CN113555372B (zh) * 2021-06-30 2022-06-07 广芯微电子（广州）股份有限公司 一种隔断填充单元及多电压域低功耗芯片
US20230317610A1 (en) * 2022-03-30 2023-10-05 International Business Machines Corporation Cell optimization through source resistance improvement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024750A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 芯片级eco缩小
CN102867783A (zh) * 2011-07-05 2013-01-09 台湾积体电路制造股份有限公司 用于切割插入组件的装置和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1339069B1 (en) * 2002-02-20 2004-07-07 STMicroelectronics S.r.l. Word line selector for a semiconductor memory
US20040129986A1 (en) * 2002-11-28 2004-07-08 Renesas Technology Corp. Nonvolatile semiconductor memory device and manufacturing method thereof
JP4599048B2 (ja) * 2003-10-02 2010-12-15 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US8051400B2 (en) * 2008-10-21 2011-11-01 Arm Limited Modifying integrated circuit layout
JP2010134983A (ja) * 2008-12-03 2010-06-17 Toshiba Corp デプレッションタイプｎａｎｄフラッシュメモリ
JP2010258264A (ja) * 2009-04-27 2010-11-11 Toshiba Corp 半導体集積回路装置およびその設計方法
US8549447B2 (en) * 2010-04-24 2013-10-01 Robert Eisenstadt Integrated circuits with multiple I/O regions
US9070551B2 (en) * 2013-06-18 2015-06-30 Qualcomm Incorporated Method and apparatus for a diffusion bridged cell library
US9117051B2 (en) * 2013-10-21 2015-08-25 International Business Machines Corporation High density field effect transistor design including a broken gate line
US9672312B2 (en) * 2015-05-04 2017-06-06 Globalfoundries Inc. Method wherein test cells and dummy cells are included into a layout of an integrated circuit
KR102559229B1 (ko) * 2016-03-04 2023-07-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10282503B2 (en) * 2016-06-25 2019-05-07 Qualcomm Incorporated Mitigating length-of-diffusion effect for logic cells and placement thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024750A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 芯片级eco缩小
CN102867783A (zh) * 2011-07-05 2013-01-09 台湾积体电路制造股份有限公司 用于切割插入组件的装置和方法

Also Published As

Publication number Publication date
TWI700631B (zh) 2020-08-01
US10331838B2 (en) 2019-06-25
US20180165399A1 (en) 2018-06-14
CN108231602A (zh) 2018-06-29
TW201824042A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
CN108231602B (zh) 半导体装置的布局方法及用以执行该方法的可读取媒体
US8225239B2 (en) Methods for defining and utilizing sub-resolution features in linear topology
US10418354B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
US20240193343A1 (en) System for designing a semiconductor device, device made, and method of using the system
US8826212B2 (en) Method of forming a layout including cells having different threshold voltages, a system of implementing and a layout formed
US8136072B2 (en) Standard cell placement
CN105447221B (zh) 设计半导体装置的布局的方法
US9892224B2 (en) Method of forming masks
US10216883B2 (en) Integrated circuit and method of designing integrated circuit
CN108206183B (zh) 集成电路、设计集成电路的计算系统和计算机实现方法
US6865727B2 (en) Method for calculating the capacity of a layout of an integrated circuit with the aid of a computer, and application of the method to integrated circuit fabrication
CN105631087A (zh) 用于集成电路布局生成的方法、器件和计算机程序产品
KR20160034169A (ko) 반도체 장치의 레이아웃 설계 방법
JP4284202B2 (ja) 面積率／占有率検証プログラム及びパターン生成プログラム
US20160055286A1 (en) Method of designing layout of integrated circuit and method of manufacturing integrated circuit
US20200272781A1 (en) Space Optimization Between SRAM Cells and Standard Cells
KR102636094B1 (ko) 트리플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
US20230267263A1 (en) Space Optimization Between SRAM Cells and Standard Cells
DE102020115154A1 (de) Multiplexer
US20110055778A1 (en) Automatic Application-Rule Checker
US9601478B2 (en) Oxide definition (OD) gradient reduced semiconductor device
CN103853854A (zh) 版图中插入填充图形的方法
US20230023317A1 (en) Systems and Methods for Providing A Dynamic High Voltage Circuit Design Workflow
DE102023123018A1 (de) Chip-Struktur auf Wafer-Skala und Verfahren und System zum Entwerfen der Struktur
KR20200079173A (ko) 반도체 집적 회로 레이아웃 설계 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant