TWI700631B - 半導體裝置的佈局方法及用以執行該方法之非暫態電腦可讀取媒體 - Google Patents

半導體裝置的佈局方法及用以執行該方法之非暫態電腦可讀取媒體 Download PDF

Info

Publication number
TWI700631B
TWI700631B TW106134959A TW106134959A TWI700631B TW I700631 B TWI700631 B TW I700631B TW 106134959 A TW106134959 A TW 106134959A TW 106134959 A TW106134959 A TW 106134959A TW I700631 B TWI700631 B TW I700631B
Authority
TW
Taiwan
Prior art keywords
gate
unit
filling unit
filling
functional
Prior art date
Application number
TW106134959A
Other languages
English (en)
Other versions
TW201824042A (zh
Inventor
楊榮展
莊惠中
江庭瑋
林運翔
郭天鈺
英書溢
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201824042A publication Critical patent/TW201824042A/zh
Application granted granted Critical
Publication of TWI700631B publication Critical patent/TWI700631B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種佈局方法，其包含：將多個功能單元放置於積體電路之佈局中；以及在該第一佈局中插入經配置為無切割圖案之至少一填充單元，以填充在上述多個功能單元之間的至少一空區域，其中上述多個功能單元的每一者在鄰接該至少一空區域之至少一邊緣上包含至少一切割圖案，以形成一第二佈局，其中該第二佈局對應於至少一設計檔案；根據該至少一設計檔案製造該積體電路。此外，一種用以執行該方法之非暫態電腦可讀取媒體亦在此揭露。

Description

半導體裝置的佈局方法及用以執行該方 法之非暫態電腦可讀取媒體
本揭示內容是有關於一種半導體裝置的佈局方法，且特別是有關於一種具有填充單元的半導體裝置的佈局方法。
當製造半導體裝置時，會放置不同之單元及佈線。然而，隨著半導體裝置之技術發展，半導體裝置持續地縮小，處理視窗也跟著急遽地縮小。並且由於處理限制規則變得更加嚴格，半導體裝置之製造變得越來越具有挑戰性。
本揭示內容之一實施方式係關於一種半導體裝置之佈局方法，其包含：將多個功能單元放置於積體電路之第一佈局中；以及在該第一佈局中插入經配置為無切割圖案 之至少一個填充單元，以填充在上述多個功能單元之間的至少一個空區域，其中上述多個功能單元每一者在鄰接至少一個空區域之至少一個邊緣上包含至少一個切割圖案，以形成一第二佈局，其中該第二佈局對應於至少一設計檔案；根據該至少一設計檔案製造該積體電路。
本揭示內容之另一實施方式係關於一種半導體裝置之佈局方法，其包含：放置多個功能單元於一積體電路之一第一佈局中；在該第一佈局中插入經配置為無切割圖案的一第一填充單元與經配置為無切割圖案的一第二填充單元，該第一填充單元在該多個功能單元中之一第一功能單元旁邊，該第二填充單元在該多個功能單元中之一第二功能單元旁邊，以在該第一功能單元與該第二功能單元之間填充一空區域，以形成一第二佈局，其中該第二佈局對應於至少一設計檔案；以及根據該至少一設計檔案製造該積體電路，其中該第一填充單元之至少一第一閘極具有一第一參數，以及該第二填充單元之至少一第二閘極具有不同於該第一參數的一第二參數，其中該第一填充單元與該第一填充單元旁邊之該第一功能單元經設置以在該第一功能單元之一邊緣上共用一切割圖案，該第二填充單元與該第二填充單元旁邊之該第二功能單元經設置以在該第二功能單元之一邊緣上共用一切割圖案。
本揭示內容之又另一實施方式係關於一種非暫態電腦可讀取媒體，含有多個指令於其中，當透過一電腦系統之一處理器執行該多個指令時，該多個指令使該處理器執 行一方法，該方法包含：在一積體電路的一第一佈局中插入包含經配置為無切割圖案之一第一填充單元與一第二填充單元的一對填充單元，以在一第一功能單元與一第二功能單元之間填充一空區域，以形成對應於至少一設計檔案的一第二佈局，以使得該第一填充單元中之一第一閘極與該第一功能單元中之多個第一閘極的總數，以及該第二填充單元中之一第二閘極與該第二功能單元中之多個第二閘極的總數各自為一偶數；以及根據該至少一設計檔案製造該積體電路。
100:半導體裝置
110:功能單元
120:填充單元
130:區域
140:區域
200:方法
205:操作
210:操作
215:操作
300:積體電路
310:功能單元
315:寬度
320:功能單元
325:閘極
330:空區域
340:切割圖案
345:切割圖案
350:填充單元
350':填充單元
355A:閘極
355B:閘極
400':金屬層
500:方法
505:操作
510:操作
515:操作
520:操作
600:積體電路
610:功能單元
615:閘極
620:功能單元
625:閘極
630:空區域
640:切割圖案
645:切割圖案
650:填充單元
655:閘極
660:填充單元
665:閘極
700:方法
705:操作
710:操作
715:操作
720:操作
800:積體電路
810:功能單元
815:閘極
820:功能單元
825:閘極
830:空區域
840:切割圖案
845:切割圖案
850:填充單元
855:閘極
860:填充單元
865:閘極
900:電腦系統
910:處理器
920:記憶體
930:網路介面(I/F)
940:儲存器
950:輸入/輸出(input/output；I/O)裝置
960:硬體元件
970:匯流排
980:核心
990:使用者空間
995:製造工具
D11:寬度
D12:寬度
D13:寬度
D14:寬度
D15:寬度
D16:寬度
D17:寬度
D21:寬度
D22:寬度
D23:寬度
D24:寬度
D25:寬度
D26:寬度
D27:寬度
D31:寬度
D32:寬度
D33:寬度
D34:寬度
D35:寬度
D36:寬度
D37:寬度
當結合附圖閱讀時，自以下詳細描述很好地理解本揭示案之態樣。應當注意，根據工業中標準實務，各特徵未按比例繪製。事實上，為論述清楚，各特徵之大小可任意地增加或縮小。
第1圖係依照本揭示內容的各種實施例繪示一種半導體裝置的佈局示意圖；第2圖係依照本揭示內容的一些實施例繪示對應於一種積體電路的第1圖中的單元的一種佈局製程的方法的流程圖；第3A圖及第3B圖係依照本揭示內容的各種實施例繪示使用第2圖所示之方法來實施的積體電路的佈局示意圖；第4A圖係依照本揭示內容的各種實施例繪示第3B圖所示之填充單元的示意圖； 第4B圖係依照本揭示內容的各種實施例繪示之填充單元的另一示意圖；第5圖係依照本揭示內容的一些實施例繪示之對應於一種積體電路在第1圖中所示的單元的佈局製程的方法的另一流程圖；第6A圖及第6B圖係依照本揭示內容的各種實施例繪示使用第5圖所示之方法來實施的積體電路的佈局示意圖；第7圖係依照本揭示內容的一些實施例繪示之對應於一種積體電路在第1圖中所示的單元的佈局製程的方法的又一流程圖；第8A圖及第8B圖係依照本揭示內容的各種實施例繪示使用第7圖所示之方法來實施的積體電路的佈局示意圖；以及第9圖係依照本揭示內容的一些實施例繪示的用於執行在第2圖、第5圖或第7圖所示之方法的電腦系統的方塊圖。
以下揭示案提供用於實施所提供標的之不同特徵的許多不同實施例或實例。下文描述組件及排列之特定實例以簡化本揭示案。當然，此等僅僅為實例且不意指限制。舉例而言，在隨後描述中在第二特徵上方或在第二特徵上之第一特徵之形成可包括第一及第二特徵形成為直接接觸之實施例；且亦可包括額外特徵可形成在第一及第二特徵之間，以使得第一及第二特徵可不直接接觸之實施例。另外， 本揭示案在各實例中可重複元件符號及/或字母。此重複為出於簡易及清楚之目的，且本身不指示所論述各實施例及/或結構之間的關係。
本說明書中使用之術語在本領域中及使用每個術語之特定上下文中一般具有其常規含義。本說明書中實例(包括本文中論述之任何術語的實例)之使用，僅為了進行說明，絕不是用於對本揭示案或者任意例示之術語之範疇及含義進行限制。同樣地，本揭示案不被限制於本說明書中給出之各種實施例。
應理解，儘管術語「第一」、「第二」等在本文中可用以描述各種元件，但此等元件應不限制於此等術語。此等術語用以區別一個元件與另一個元件。例如，在不脫離本實施例之範疇之情況下，第一元件可被稱為第二元件，及類似地，第二元件可被稱為第一元件。如本文中所用的，術語「及/或」包括相關所列項目的一或多個的任意及所有組合。
如本文使用，術語「包含」、「包括」、「具有」、「含有」、「涉及」及其類似術語應理解為開放式的，及意謂包括但不以此為限。
整個說明書中對「一個實施例」或「實施例」的引用意謂結合本實施例描述之特定特徵、結構、實施方式或特性包含在本揭示案之至少一個實施例中。因此，在整個說明書中不同位置使用之用語「在一個實施例中」或「在實施例中」不一定皆指相同的實施例。此外，在一或多個 實施例中，特定特徵、結構、實施方式或特性可以以任一適宜方式結合。
第1圖係依照本揭示內容的各種實施例繪示一種半導體裝置的佈局示意圖。
在一些實施例中，半導體裝置100經實施為，或包括積體電路，此積體電路包括如第1圖所示之空白方框的多個功能單元110。在一些實施例中，每一個功能單元110用以執行特定功能。例如，在各種不同實施例中，多個功能單元110包括多個反相器、多個運算放大器、多個邏輯閘極等等。在一些實施例中，多個功能單元110亦包括使多個功能單元110彼此電性耦接的多個佈線(未繪示)。
第1圖中之功能單元110的數目及配置僅供例示而已。半導體裝置100中不同數目及配置之多個功能單元110皆在本揭示內容所涵蓋的範圍內。
半導體裝置100進一步包括用以填充多個功能單元110之間的空區域的多個填充單元120。例示而言，填充單元120在第1圖中圖示為點狀圖案。
在一些實施例中，填充單元120經填充以保持半導體裝置100之結構及/或佈局均勻及/或完整。
第2圖係依照本揭示內容的一些實施例繪示對應於一種積體電路的第1圖中的單元的一種佈局製程的方法的流程圖。
第3A圖及第3B圖係依照本揭示內容的各種實施例繪示使用第2圖所示之方法來實施的積體電路的佈局示意圖。
參照第2圖所示之方法200及第3A圖所示之積體電路300，在操作205中，將功能單元310及功能單元320放置於積體電路300之佈局中。在一些實施例中，積體電路300之佈局對應於至少一個設計檔案。
如第3A圖所例示，功能單元310包括例如沿Y方向延伸之三個閘極315，並且每一個閘極315具有寬度D11。功能單元320包括沿Y方向延伸之三個閘極325，並且每一個閘極325具有寬度D12。在一些實施例中，每一個閘極315的寬度D11與每一個閘極325的寬度D12相同。在一些實施例中，閘極315之每個的臨界電壓Vt11與閘極325之每個的臨界電壓Vt12相同。
為簡單說明，在第3A圖中僅標記一個閘極315及一個閘極325。第3A圖之功能單元310中之閘極315的數目及功能單元320中之閘極325的數目僅供例示而已。不同數目之閘極315及閘極325皆在本揭示內容所保護的範圍內。
如第3A圖所例示，空區域330位於功能單元310與功能單元320之間，其中在空區域330內無電路或元件形成。在一些實施例中，空區域330具有一個單元間距之寬度D13。
例示而言，功能單元310包括在邊緣上鄰接空區域330的切割圖案340。功能單元320在鄰接空區域330之邊緣上包括切割圖案345。在一些實施例中，切割圖案340及切割圖案345沿Y方向延伸。在一些實施例中，切割圖案340及切割圖案345分別用以提供空區域330和功能單元310及功能單元320之間的電絕緣。
參照第2圖所示之方法200及第3B圖所示之積體電路300，在操作210中，插入經配置為無切割圖案之填充單元350，以在功能單元310與功能單元320之間填充空區域330。
參照第2圖所示之方法200及第3B所示之積體電路300，在操作215中，根據對應於積體電路300之佈局的至少一個設計檔案製造半導體裝置100。
第4A圖係依照本揭示內容的各種實施例繪示第3B圖所示之填充單元350的示意圖。
如第4A圖所例示，填充單元350包括金屬層400。如第4A圖所示，金屬層400包括，例示而言，在填充單元350中的五個圖案。在一些實施例中，金屬層400沿一方向延伸。在一些實施例中，金屬層400沿其延伸之此方向為第3A圖及第3B圖所示之Y方向。例示而言，在不同實施例中，金屬層400沿第3A圖及第3B圖所示之Y方向延伸，使得金屬層400在填充單元350中包括多於五個圖案。
在一些實施例中，填充單元350之寬度為D14，且寬度D14和第3A圖中的空區域330的寬度D13相同，為一個單元間距。
如第3B圖及第4A圖所例示，填充單元350進一步包括設置於金屬層400之中央區域中的單個閘極355。在一些實施例中，閘極355(如閘極315及閘極325)沿Y方向延伸，並且橫跨金屬層400。在一些實施例中，閘極355之寬度為小於寬度D14之D15。在一些實施例中，閘極355經配置以具有臨界電壓Vt13。
第4B圖係依照本揭示內容的各種實施例繪示之填充單元350'的另一示意圖。
如第4B圖所例示，填充單元350'包括金屬層400'。如第4B圖所示，金屬層400'包括，例示而言，在填充單元350'中五個圖案。在一些實施例中，金屬層400'沿一方向延伸。在一些實施例中，金屬層400'沿其延伸之此方向為第3A圖及第3B圖所示之Y方向。例示而言，在不同實施例中，金屬層400'沿第3A圖及第3B圖所示之Y方向延伸，使得金屬層400'在填充單元350'中包括多於五個圖案。
相比於第4A圖，為便於在第4B圖中說明，填充單元350'包括設置於金屬層400'之兩個各別邊緣上的兩個閘極355A及閘極355B。在一些實施例中，閘極355A及閘極355B皆沿Y方向延伸並且橫跨金屬層400'。
在一些實施例中，填充單元350'之寬度為D16，並且寬度D16為一個單元間距。閘極355A及閘極 355B之每個的寬度為D17。在一些實施例中，寬度D14與寬度D16相同。在一些實施例中，寬度D15與寬度D17相同。
在關於第4B圖之一些實施例中，閘極355A及閘極355B之每個經配置以具有臨界電壓Vt13。
在一些實施例中，第4A圖所示之填充單元350及第4B圖所示之填充單元350'為不具有任何功能之單元。在一些實施例中，填充單元350及填充單元350'經配置為不具有切割圖案，並且能夠經插入以填充多個功能單元之間的空區域。
如第3B圖所例示，示例性說明填充單元350被插入在功能單元310與功能單元320之間以填充空區域330。
第3A圖所示之功能單元310及功能單元320僅供例示。不同功能單元皆在本揭示內容所涵蓋的範圍內。例如，在各種不同實施例中，當第4B圖所示之填充單元350'被使用時，填充單元350'被插入在不同於功能單元310及功能單元320之多個適合的功能單元(未繪示)之間，以填充適合的功能單元之間的空區域。換句話說，第3A圖中之功能單元310及功能單元320的圖案需要相應地修改，以使得填充單元350'適於在他們之間填充空區域330。
在一些實施例中，填充單元350之閘極355的寬度D15與功能單元310之每一個閘極315的寬度D11、及/或功能單元320之每一個閘極325的寬度D12相同。在一些實施例中，填充單元350之閘極355的臨界電壓Vt13與每一個 閘極315的臨界電壓Vt11、及/或每一個閘極325的臨界電壓Vt12相同。
如第3B圖所例示，沒有切割圖案之填充單元350在功能單元310之邊緣上共用切割圖案340。同時，填充單元350在功能單元320之邊緣上共用切割圖案345。此外，藉由使用具有與閘極315及閘極325相同的寬度及/或相同的臨界電壓的閘極355，插入填充單元350以保持第3B圖所示之積體電路300的結構均勻，以便滿足放置及佈線規則的要求。
在一些實施例中，如第3B圖所示之積體電路300對應於第1圖中之半導體裝置100的一部分。例示而言，第3B圖所示之積體電路300對應於第1圖所示之虛線框內的半導體裝置100的區域130。
在一些實施例中，第1圖中之半導體裝置100或第3B圖中之積體電路300的佈局對應於至少一個設計檔案。在一些實施例中，在半導體裝置100或積體電路300之空區域填滿填充單元之後，半導體裝置100或積體電路300能夠根據至少一個設計檔案來製造。
在一些方法中，填充單元可以包含自身之邊緣上的多個切割圖案。當具有切割圖案之填充單元被插入至佈局中之空區域中時，佈局可能違反處理限制規則。相較於上述討論之多個方法，藉由使用如第4A圖及第4B圖所示之無切割圖案之填充單元，則不會違反處理限制規則，並且可以滿足放置及佈線規則之要求。
第2圖中所示之操作的數目及順序僅供例示而已。不同數目及順序的操作皆在本揭示內容所保護的範圍內。
第5圖係依照本揭示內容的一些實施例繪示之對應於一種積體電路600在第1圖中所示的單元的佈局製程的方法500的另一流程圖。
第6A圖及第6B圖係依照本揭示內容的各種實施例繪示使用第5圖所示之方法來實施的積體電路600的佈局示意圖。
參照第5圖所示之方法500及第6A圖所示之積體電路600，在操作505中，將功能單元610及功能單元620放置於積體電路600之佈局中。在一些實施例中，積體電路600之佈局對應於至少一個設計檔案。
如第6A圖所例示，功能單元610包括沿Y方向延伸之三個閘極615，並且每一個閘極615具有寬度D21。功能單元620包括沿Y方向延伸之三個閘極625，並且每一個閘極625具有寬度D22。在一些實施例中，每一個閘極625的寬度D22大於每一個閘極615的寬度D21。在一些實施例中，每一個閘極615的臨界電壓Vt21與每一個閘極625的臨界電壓Vt22相同。
為簡單說明，在第6A圖中僅標記一個閘極615及一個閘極625。第6A圖中之功能單元610中之閘極615及功能單元620中之閘極625的數目僅供例示而已。不同數目之閘極615及閘極625皆在本揭示內容所保護的範圍內。
如第6A圖所例示，空區域630位於功能單元610與功能單元620之間，其中在空區域630內無電路或元件形成。在一些實施例中，空區域630具有兩個單元間距之寬度D23。
例示而言，功能單元610包括在邊緣上鄰接空區域630的切割圖案640。功能單元620在鄰接空區域630之邊緣上包括切割圖案645。在一些實施例中，切割圖案640及切割圖案645沿Y方向延伸。在一些實施例中，切割圖案640及切割圖案645分別用以提供空區域630和功能單元610及功能單元620之間的電絕緣。
在一些實施例中，至少一個具有切割圖案(未繪示)之單元準備填充，例如，在第6A圖中之空區域630，其中此單元可以包括自身之邊緣上的多個切割圖案。然而，當具有切割圖案之單元被插入至第6A圖所示之空區域630中時，此設計可能違反處理限制規則；其原因在於，如第6A圖所示，功能單元610及功能單元620已經分別包括在鄰接空區域630之邊緣上之切割圖案640及切割圖案645。因此，在一些實施例中，判定具有用以填充，例示而言，第6A圖中之空區域630的切割圖案的單元是否違反處理限制。
參照第5圖所示之方法500及第6A圖所示之積體電路600，在操作505之後，如操作510所例示，決定具有用於填充空區域630之切割圖案的單元(未繪示)違反處理限制的條件。
參照第5圖所示之方法500及第6B圖中所示之積體電路600，在操作515中，緊挨著功能單元610插入經配置為無切割圖案之填充單元650以填充空區域630。
在一些實施例中，填充單元650與第4A圖所示之填充單元350相同。例示而言，填充單元650具有為一個單元間距之寬度D24及包括設置於閘極655下面之金屬層(未標記)之中央區域中的單個閘極655。
在一些實施例中，填充單元650之閘極655具有與功能單元610中之閘極615的寬度D21相同的寬度D25。
在操作520中，緊挨著功能單元620插入經配置為無切割圖案之填充單元660以填充空區域630。
在一些實施例中，填充單元660與第4A圖所示之填充單元350相同。例示而言，填充單元660具有為一個單元間距之寬度D26且包括設置於閘極665下面之金屬層(未標記)之中央區域中的單個閘極665。
在一些實施例中，填充單元660之閘極665具有與功能單元620中之閘極625的寬度D22相同的寬度D27。
在一些實施例中，填充單元650之閘極655具有臨界電壓Vt23且填充單元660之閘極665具有臨界電壓Vt24。臨界電壓Vt23及臨界電壓Vt24與功能單元610之閘極615的臨界電壓Vt21及功能單元620之閘極625的臨界電壓Vt22相同。
如上所述之填充單元相關聯的多個閘極寬度及多個臨界電壓僅供例示而已。與填充單元相關聯之不同閘極 寬度及臨界電壓皆在本揭示內容所保護的範圍內。舉例而言，在不同實施例中，臨界電壓Vt23不同於功能單元610之閘極615的臨界電壓Vt21，及/或臨界電壓Vt24不同於功能單元620之閘極625的臨界電壓Vt24。
在一些實施例中，空區域之寬度D23為兩個單元間距，填充單元650之寬度D24及填充單元660之寬度D26各自為一個單元間距。因此，填充單元650及填充單元660共同填充空區域630。
如第6B圖所例示，無切割圖案之填充單元650在功能單元610之邊緣上共用切割圖案640。無切割圖案之填充單元660在功能單元620之邊緣上共用切割圖案645。
在一些實施例中，填充單元650中之閘極655及功能單元610中之閘極615的總數為偶數，填充單元660中之閘極665及功能單元620中之閘極625的總數為偶數。舉例而言，如第6B圖所例示，閘極655及閘極615之總數為四，閘極665及閘極625之總數亦為四。
除使用具有與閘極615相同的寬度及/或相同的臨界電壓的閘極655、及使用與閘極625相同的寬度及/或相同的臨界電壓的閘極665以外，偶數個填充單元及對應功能單元之閘極亦有益於保持第6B圖所示之積體電路600的結構均勻，以及滿足放置及佈線規則的要求。
如上所述，在一些方法中，在自身之邊緣上包括多個切割圖案之單元違反處理限制規則。相較於上述討論之多個方法，例示而言，藉由使用無切割圖案之填充單元 650及填充單元660，則不會違反處理限制規則，並且可以滿足放置及佈線規則之要求。
在一些實施例中，如第6B圖所示之積體電路600對應於第1圖中之半導體裝置100的一部分。例示而言，第6B圖所示之積體電路600對應於第1圖所示之虛線框內的半導體裝置100的區域140。
在一些實施例中，第1圖中之半導體裝置100或第6B圖中之積體電路600的佈局對應於至少一個設計檔案。在一些實施例中，在半導體裝置100或積體電路600之空區域填滿填充單元之後，半導體裝置100或積體電路600能夠根據至少一個設計檔案來製造。
第5圖所示之操作的數目及順序僅供例示而已。不同數目及順序的操作皆在本揭示內容所保護的範圍內。
第7圖係依照本揭示內容的一些實施例繪示之對應於一種積體電路800在第1圖中所示的單元的佈局製程的方法700的又一流程圖。
第8A圖及第8B圖係依照本揭示內容的各種實施例繪示使用第7圖所示之方法來實施的積體電路800的佈局示意圖。
參照第7圖所示之方法700及第8A圖所示之積體電路800，在操作705中，將功能單元810及功能單元820放置於積體電路800之佈局中。在一些實施例中，積體電路800之佈局對應於至少一個設計檔案。
如第8A圖所例示，功能單元810包括沿Y方向延伸之三個閘極815，並且每一個閘極815具有寬度D31。功能單元820包括沿Y方向延伸之三個閘極825，並且每一個閘極825具有寬度D32。在一些實施例中，每一個閘極825的寬度D32與每一個閘極815的寬度D31相同。在一些實施例中，每一個閘極825的臨界電壓Vt32大於每一個閘極815的臨界電壓Vt31。
為簡單說明，在第8A圖中僅標記一個閘極815及一個閘極825。第8A圖中之功能單元810中之閘極815及功能單元820中之閘極825的數目僅供例示而已。不同數目之閘極815及閘極825皆在本揭示內容所保護的範圍內。
如第8A圖所例示，空區域830位於、功能單元810與功能單元820之間，其中在空區域830內無電路或元件形成。在一些實施例中，空區域830具有兩個單元間距之寬度D33。
例示而言，功能單元810包括在邊緣上鄰接空區域830的切割圖案840。功能單元820在鄰接空區域830之邊緣上包括切割圖案845。在一些實施例中，切割圖案840及切割圖案845沿Y方向延伸。在一些實施例中，切割圖案840及切割圖案845分別用以提供空區域830和功能單元810及功能單元820之間的電絕緣。
在一些實施例中，至少一個具有切割圖案(未圖示)之單元準備填充，例如，在第8A圖中之空區域830，其中此單元可以包括在自身之邊緣上的多個切割圖案。然 而，當具有切割圖案之單元被插入至第8A圖所示之空區域830中時，此設計可能違反處理限制規則；其原因在於，如第8A圖所示，功能單元810及功能單元820已經分別包括在鄰接空區域830之邊緣上之切割圖案840及切割圖案845。因此，在一些實施例中，判斷用以填充，例示而言，第8A圖中空區域830之具有切割圖案的單元是否違反處理限制。
參照第7圖所示之方法700及第8A圖所示之積體電路800，在操作705之後，如操作710所例示，判定用於填充空區域830之具有切割圖案的單元(未繪示)違反處理限制的條件。
參照第7圖中圖示之方法700及第8B圖所示之積體電路800，在操作715中，緊挨著功能單元810插入經配置為無切割圖案之填充單元850以填充空區域830。
在一些實施例中，填充單元850與第4A圖所示之填充單元350相同。例示而言，填充單元850具有為一個單元間距之寬度D34及包括設置於閘極855下面之金屬層(未標記)之中央區域中的單個閘極855。
在一些實施例中，在功能單元810中，填充單元850之閘極855具有與閘極815之臨界電壓Vt31相同的臨界電壓Vt33。
在操作720中，緊挨著功能單元820插入經配置為無切割圖案之填充單元860以填充空區域830。
在一些實施例中，填充單元860與第4A圖所示之填充單元350相同。例示而言，填充單元860具有為一個 單元間距之寬度D36且包括設置於閘極865下面之金屬層(未標記)之中央區域中的單個閘極865。
在一些實施例中，在功能單元820中，填充單元860之閘極865具有與閘極825之臨界電壓Vt32相同的臨界電壓Vt34。
在一些實施例中，填充單元850之閘極855具有寬度D35且填充單元860之閘極865具有寬度D37。寬度D35及寬度D37與功能單元810之閘極815的寬度D31及功能單元820之閘極825的寬度D32相同。
填充單元850及填充單元860共同填充空區域830，因為在一些實施例中，空區域之寬度D33為兩個單元間距，且填充單元850之寬度D34及填充單元860之寬度D36各自為一個單元間距。因此，填充單元850及填充單元860共同填充空區域830。
如第8B圖所例示，無切割圖案之填充單元850在功能單元810之邊緣上共用切割圖案840。無切割圖案之填充單元860在功能單元820之邊緣上共用切割圖案845。
在一些實施例中，填充單元850中之閘極855及功能單元810中之閘極815的總數為偶數，以及填充單元860中之閘極865及功能單元820中之閘極825的總數為偶數。舉例而言，如第8B圖所例示，閘極855及閘極815之總數為四，以及閘極865及閘極825之總數亦為四。
如上所述，使用具有與閘極815相同的寬度及/或相同的臨界電壓的閘極855，且使用具有與閘極825相同 的寬度及/或相同的臨界電壓的閘極865。此外，偶數個填充單元及對應功能單元之閘極亦有益於保持第8B圖所示之積體電路800的結構均勻，以及滿足放置及佈線規則的要求。
在一些實施例中，如第8B圖所示之積體電路800對應於第1圖中之半導體裝置100的部分。例示而言，第8B圖中圖示之積體電路800對應於第1圖所示之虛線框內的半導體裝置100的區域140。
在一些實施例中，第1圖中之半導體裝置100或第8B圖中之積體電路800的佈局對應於至少一個設計檔案。在一些實施例中，在半導體裝置100或積體電路800之空區域填滿填充單元之後，半導體裝置100或積體電路800能夠根據至少一個設計檔案來製造。
第7圖所示之操作的數目及順序僅供例示而已。不同數目及順序的操作皆在本揭示內容所保護的範圍內。
上文所述之功能單元及/或填充單元的配置僅供例示而已。不同配置之功能單元及/或填充單元皆在本揭示內容所保護的範圍內。例如，在不同的實施例中，功能單元具有不同的閘極寬度以及不同的臨界電壓。
表1例示了用以插入在鄰近空區域之多個功能單元之閘極寬度及臨界電壓的不同配置下的不同類型的填充單元。
表1
Figure 106134959-A0305-02-0023-2
第9圖係依照本揭示內容的一些實施例繪示的用於執行在第2圖、第5圖或第7圖所示之方法的電腦系統900的方塊圖。在一些實施例中，藉由第9圖之一或多個電腦系統900實現關於第1圖至第8B圖描述的工具及/或系統及/或操作之一或多個。
例示而言，電腦系統900包括處理器910、記憶體920、網路介面(I/F)930、儲存器940、輸入/輸出(input/output；I/O)裝置950、經由匯流排970或其他互連通信機制通信耦接之一或多個硬體元件960，及製造工具995。
在一些實施例中，記憶體920包括隨機存取記憶體(random access memory；RAM)及/或其他動態儲存裝置及/或唯讀記憶體(read only memory；ROM)及/或其他靜態儲存裝置，其耦接至匯流排970以用於儲存藉由處理器910執行之資料及/或指令。例示而言，記憶體920包括核心980、使用者空間990、核心980及/或使用者空間990之部分、及其元件。在一些實施例中，記憶體920更用以在執行藉由處理器910執行的指令期間儲存多個臨時變數或其他中間資訊。
在一些實施例中，儲存器940，例如磁碟或光碟，耦接至匯流排970以儲存資料及/或指令，其包括例如核心980、使用者空間990等等。I/O裝置950包括輸入裝置、輸出裝置及/或組合輸入/輸出裝置以用於實現使用者與電腦系統900之交互作用。輸入裝置包括，例如鍵盤、小鍵盤、滑鼠、軌跡球、觸控板及/或遊標方向鍵，以用於將資訊及命令傳達至處理器910。輸出裝置包括，例如顯示器、列印機、語音合成器等等，以用於將資訊傳達至使用者。
在一些實施例中，藉由處理器910實現關於第1圖至第8B圖描述之工具及/或系統的一或多個操作及/或功能，此處理器經程式化以用於執行此等操作及/或功能。記憶體920、網路介面930、儲存器940、I/O裝置950、硬體元件960、及匯流排970之一或多者可操作以藉由處理器910接收指令、資料、設計規則、網路連線表、佈局、模型及/或用於處理之其他參數。
在一些實施例中，製造工具995用以根據由處理器910處理之設計檔案製造半導體裝置，例如在第1圖中圖示之半導體裝置100。
在一些實施例中，藉由與處理器910分離或代替處理器910之特定配置的硬體(例如，藉由一或多個特定應用積體電路或ASIC)實施關於第1圖至第8B圖描述之工具及/或系統的操作及/或功能的一或多個。一些實施例將多於一個之描述的操作及/或功能併入單個ASIC中。
在一些實施例中，多個操作及/或功能經由儲存在非暫態電腦可讀取記錄媒體中之程式的多個功能來實現。非暫態電腦可讀取記錄媒體之實例包括但不限於，外部的/可移除的及/或內部的/內置儲存器或記憶體單元，例如，諸如DVD之光碟、諸如硬碟之磁碟，及諸如ROM、RAM、記憶體卡之半導體記憶體等等中之一或多者。
本揭示內容之一實施方式係關於一種佈局方法包括如下所述之步驟。將多個功能單元放置於積體電路之佈局中，其中佈局對應於至少一個設計檔案。插入至少一個經配置為無切割圖案之填充單元以在多個功能單元之間填充至少一個空區域，每一個功能單元在鄰接至少一個空區域之至少一個邊緣上包含至少一個切割圖案。
在一些實施例中，插入上述至少一填充單元以填充上述至少一空區域包含：緊挨著上述多個功能單元中之第一功能單元插入第一填充單元，以及緊挨著上述多個功能單元中之第二功能單元插入第二填充單元，其中上述至少一空區域設置於上述第一功能單元與上述第二功能單元之間。
在一些實施例中，插入上述第一填充單元及上述第二填充單元包含：插入包含至少一第一閘極之上述第一填充單元，以及包含至少一第二閘極之上述第二填充單元，其中上述至少一第一閘極具有與上述第一功能單元中之多個閘極之寬度相同的寬度，上述至少一第二閘極具有與上述第二功能單元中之多個閘極之寬度相同的寬度。
在一些實施例中，插入上述第一填充單元及上述第二填充單元包含：插入包含至少一第一閘極之上述第一填充單元，及包含至少一第二閘極之上述第二填充單元，其中上述至少一第一閘極經配置以具有與上述第一功能單元中之多個閘極之臨界電壓相同的臨界電壓，上述至少一個第二閘極經配置以具有與上述第二功能單元中之多個閘極之臨界電壓相同的臨界電壓。
在一些實施例中，填充單元之寬度為至少一個單元間距。
在一些實施例中，插入上述至少一填充單元以填充上述至少一空區域包含：插入包含第一填充單元及第二填充單元之一對填充單元以填充一空區域，其中上述第一填充單元中之第一閘極及上述第一功能單元中之多個第一閘極的總數，與上述第二填充單元中之第二閘極及上述第二功能單元中之多個第二閘極的總數各自為偶數。
在一些實施例中，插入上述至少一填充單元以填充上述至少一空區域包含：插入至少一填充單元，其中上述至少一填充單元包含設置於上述至少一填充單元之中央區域中的單個閘極，或設置於上述至少一填充單元之兩個邊緣上的兩個閘極。
在一些實施例中，佈局方法進一步包含以下步驟：根據上述至少一設計檔案製造上述半導體裝置。
本揭示內容之另一實施方式係關於一種佈局方法包括如下所述之步驟。將多個功能單元放置於積體電路之 佈局中，其中佈局對應於至少一個設計檔案。緊挨著多個功能單元中之第一功能單元插入經配置為無切割圖案的第一填充單元，以及緊挨著多個功能單元中之第二功能單元插入經配置為無切割圖案的第二填充單元，以在第一功能單元與第二功能單元之間填充空區域。第一填充單元之至少一個第一閘極具有第一參數，以及第二填充單元之至少一個第二閘極具有不同於第一參數的第二參數。
在一些實施例中，佈局方法進一步包含根據上述至少一設計檔案製造上述半導體裝置。
在一些實施例中，上述至少一第一閘極之上述第一參數對應於上述至少一第一閘極之寬度，以及上述至少一個第二閘極之上述第二參數對應於上述至少一第二閘極之寬度。
在一些實施例中，上述至少一第一閘極之上述第一參數對應於上述至少一第一閘極之臨界電壓，上述至少一第二閘極之上述第二參數對應於上述至少一第二閘極之臨界電壓。
在一些實施例中，上述第一填充單元及上述第二填充單元之每一者的寬度為至少一個單元間距。
在一些實施例中，上述第一填充單元及上述第二填充單元每一者包含設置於其中之中央區域中的單個閘極，或設置於其兩個邊緣上之兩個閘極。
在一些實施例中，上述第一填充單元之上述至少一個第一閘極及上述第一功能單元中之多個第一閘極的 總數與上述第二填充單元之上述至少一個第二閘極及上述第二功能單元中之多個第二閘極的總數各自為偶數。
在一些實施例中，上述第一填充單元及緊挨著上述第一填充單元之上述第一功能單元經配置以在上述第一功能單元之邊緣上共用切割圖案，上述第二填充單元及緊挨著上述第二填充單元之上述第二功能單元經配置以在上述第二功能單元之邊緣上共用切割圖案。
本揭示內容之另一實施方式係關於一種非暫態電腦可讀取媒體，具有多個指令儲存於其中，當上述多個指令透過電腦系統之處理器執行時，上述處理器所執行之操作包括：插入包含經配置為無切口割圖案之第一填充單元及第二填充單元的一對填充單元，以在第一功能單元與第二功能單元之間填充一空區域，以使得上述第一填充單元中之第一閘極及上述第一功能單元中之多個第一閘極的總數，與上述第二填充單元中之第二閘極及上述第二功能單元中之多個第二閘極的總數各自為偶數。
在一些實施例中，插入一對填充單元包含：插入包含上述第一閘極之上述第一填充單元，及包含上述第二閘極之上述第二填充單元，其中上述第一閘極具有與上述第一功能單元中之上述多個第一閘極之寬度相同的寬度，上述第二閘極具有與上述第二功能單元中之上述多個第二閘極之寬度相同的寬度。
在一些實施例中，插入一對填充單元包含：插入包含上述第一閘極之上述第一填充單元，及包含上述第二 閘極之上述第二填充單元，其中上述第一閘極經配置以具有與上述第一功能單元中之上述多個第一閘極之臨界電壓相同的臨界電壓，上述第二閘極經配置以具有與上述第二功能單元中之上述多個第二閘極之臨界電壓相同的臨界電壓。
在一些實施例中，插入一對填充單元包含：緊挨著上述第一功能單元插入上述第一填充單元以在上述第一功能單元之邊緣上共用切割圖案，以及緊挨著上述第二功能單元插入上述第二填充單元以在上述第二功能單元之邊緣上共用切割圖案。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭示案之態樣。熟習此項技術者應瞭解，可輕易使用本揭示案作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或達成相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示案之精神及範疇，且熟習此項技術者可在不脫離本揭示案之精神及範疇的情況下在本文中進行各種變化、替代及更改。
100:半導體裝置
110:功能單元
120:填充單元
130:區域
140:區域

Claims (10)

  1. 一種半導體裝置的佈局方法，其包含：將複數個功能單元放置於一積體電路之一第一佈局中；以及在該第一佈局中插入經配置為無切割圖案之至少一填充單元，以填充在該些功能單元之間的至少一空區域，其中該些功能單元每一者在鄰接該至少一空區域之至少一邊緣上包含至少一切割圖案，以形成一第二佈局，其中該第二佈局對應於至少一設計檔案；根據該至少一設計檔案製造該積體電路。
  2. 如請求項1所述的佈局方法，其中插入至少一填充單元以填充至少一空區域之操作包含：於該些功能單元中之一第一功能單元旁邊插入一第一填充單元，並且於該些功能單元中之一第二功能單元旁邊插入一第二填充單元，其中該至少一空區域設置於該第一功能單元與該第二功能單元之間，其中插入該第一填充單元及該第二填充單元之操作包含：插入包含至少一第一閘極之該第一填充單元，以及包含至少一第二閘極之該第二填充單元，該至少一第一閘極具有與該第一功能單元中之多個閘極之一寬度相同的一寬度，該至少一第二閘極具有與該第二功能單元中之多個閘極之一寬度相同的一寬度。
  3. 如請求項2所述的佈局方法，其中插入該第一填充單元及該第二填充單元之操作包含：插入包含至少一第一閘極之該第一填充單元，以及包含至少一第二閘極之該第二填充單元，該至少一第一閘極經配置以具有與該第一功能單元中之多個閘極之一臨界電壓相同的一臨界電壓，該至少一個第二閘極經配置以具有與該第二功能單元中之多個閘極之一臨界電壓相同的一臨界電壓。
  4. 如請求項1所述的佈局方法，其中該至少一填充單元之一寬度為至少一單元間距。
  5. 如請求項1所述的佈局方法，其中插入至少一填充單元以填充至少一空區域之操作包含：插入包含一第一填充單元與一第二填充單元之一對填充單元以填充一空區域，其中該第一填充單元中之一第一閘極及該第一功能單元中之多個第一閘極的一總數，以及該第二填充單元中之一第二閘極及該第二功能單元中之多個第二閘極的一總數各自為一偶數。
  6. 如請求項1所述的佈局方法，其中插入至少一填充單元以填充至少一空區域之操作包含：插入至少一填充單元，其中該至少一填充單元包含設置於該至少一填充單元之一中央區域中的一單一閘極，或設置於該至少一填充單元之兩個邊緣上的兩個閘極。
  7. 一種半導體裝置的佈局方法，其包含：放置多個功能單元於一積體電路之一第一佈局中；在該第一佈局中插入經配置為無切割圖案的一第一填充單元與經配置為無切割圖案的一第二填充單元，該第一填充單元在該多個功能單元中之一第一功能單元旁邊，該第二填充單元在該多個功能單元中之一第二功能單元旁邊，以在該第一功能單元與該第二功能單元之間填充一空區域，以形成一第二佈局，其中該第二佈局對應於至少一設計檔案；以及根據該至少一設計檔案製造該積體電路，其中該第一填充單元之至少一第一閘極具有一第一參數，以及該第二填充單元之至少一第二閘極具有不同於該第一參數的一第二參數，其中該第一填充單元與該第一填充單元旁邊之該第一功能單元經設置以在該第一功能單元之一邊緣上共用一切割圖案，該第二填充單元與該第二填充單元旁邊之該第二功能單元經設置以在該第二功能單元之一邊緣上共用一切割圖案。
  8. 如請求項7所述的佈局方法，其中該至少一第一閘極之該第一參數對應於該至少一第一閘極之一寬度，且該至少一第二閘極之該第二參數對應於該至少一第二閘極之一寬度，或者 其中該至少一第一閘極之該第一參數對應於該至少一第一閘極之一臨界電壓，且該至少一第二閘極之該第二參數對應於該至少一第二閘極之一臨界電壓。
  9. 如請求項7所述的佈局方法，其中該第一填充單元及該第二填充單元每一者包含設置於其中之一中央區域中的一單一閘極，或設置於其兩個邊緣上的兩個閘極，以及該第一填充單元之該至少一第一閘極與該第一功能單元中之多個第一閘極的一總數，以及該第二填充單元之該至少一第二閘極與該第二功能單元中之多個第二閘極的一總數各自為一偶數。
  10. 一種非暫態電腦可讀取媒體，含有多個指令於其中，當透過一電腦系統之一處理器執行該多個指令時，該多個指令使該處理器執行一方法，該方法包含：在一積體電路的一第一佈局中插入包含經配置為無切割圖案之一第一填充單元與一第二填充單元的一對填充單元，以在一第一功能單元與一第二功能單元之間填充一空區域，以形成對應於至少一設計檔案的一第二佈局，以使得該第一填充單元中之一第一閘極與該第一功能單元中之多個第一閘極的一總數，以及該第二填充單元中之一第二閘極與該第二功能單元中之多個第二閘極的一總數各自為一偶數；以及根據該至少一設計檔案製造該積體電路。
TW106134959A 2016-12-12 2017-10-12 半導體裝置的佈局方法及用以執行該方法之非暫態電腦可讀取媒體 TWI700631B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662433159P 2016-12-12 2016-12-12
US62/433,159 2016-12-12
US15/660,130 US10331838B2 (en) 2016-12-12 2017-07-26 Semiconductor device with fill cells
US15/660,130 2017-07-26

Publications (2)

Publication Number Publication Date
TW201824042A TW201824042A (zh) 2018-07-01
TWI700631B true TWI700631B (zh) 2020-08-01

Family

ID=62489260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106134959A TWI700631B (zh) 2016-12-12 2017-10-12 半導體裝置的佈局方法及用以執行該方法之非暫態電腦可讀取媒體

Country Status (3)

Country Link
US (1) US10331838B2 (zh)
CN (1) CN108231602B (zh)
TW (1) TWI700631B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311201B2 (en) * 2017-08-07 2019-06-04 Globalfoundries Inc. Alignment key design rule check for correct placement of abutting cells in an integrated circuit
US11188703B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system, and method of forming the same
US11488948B2 (en) 2020-03-30 2022-11-01 Samsung Electronics Co., Ltd. Semiconductor devices, layout design methods for the same, and methods for fabricating the same
CN113555372B (zh) * 2021-06-30 2022-06-07 广芯微电子（广州）股份有限公司 一种隔断填充单元及多电压域低功耗芯片
US20230317610A1 (en) * 2022-03-30 2023-10-05 International Business Machines Corporation Cell optimization through source resistance improvement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050076320A1 (en) * 2003-10-02 2005-04-07 Kawasaki Microelectronics, Inc. Layout structure of semiconductor integrated circuit and method for forming the same
CN101681878A (zh) * 2007-10-26 2010-03-24 新思科技有限公司 用于布图布线系统中设计优化的填充单元
TW201017458A (en) * 2008-10-21 2010-05-01 Advanced Risc Mach Ltd Modifying integrated circuit layout
US20100270600A1 (en) * 2009-04-27 2010-10-28 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and method of designing the same
US20110260318A1 (en) * 2010-04-24 2011-10-27 Robert Eisenstadt Integrated circuits with multiple I/O regions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1339069B1 (en) * 2002-02-20 2004-07-07 STMicroelectronics S.r.l. Word line selector for a semiconductor memory
US20040129986A1 (en) * 2002-11-28 2004-07-08 Renesas Technology Corp. Nonvolatile semiconductor memory device and manufacturing method thereof
JP2010134983A (ja) * 2008-12-03 2010-06-17 Toshiba Corp デプレッションタイプｎａｎｄフラッシュメモリ
US8418117B2 (en) * 2009-09-18 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-level ECO shrink
US8501590B2 (en) * 2011-07-05 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for dicing interposer assembly
US9070551B2 (en) * 2013-06-18 2015-06-30 Qualcomm Incorporated Method and apparatus for a diffusion bridged cell library
US9117051B2 (en) * 2013-10-21 2015-08-25 International Business Machines Corporation High density field effect transistor design including a broken gate line
US9672312B2 (en) * 2015-05-04 2017-06-06 Globalfoundries Inc. Method wherein test cells and dummy cells are included into a layout of an integrated circuit
KR102559229B1 (ko) * 2016-03-04 2023-07-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10282503B2 (en) * 2016-06-25 2019-05-07 Qualcomm Incorporated Mitigating length-of-diffusion effect for logic cells and placement thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050076320A1 (en) * 2003-10-02 2005-04-07 Kawasaki Microelectronics, Inc. Layout structure of semiconductor integrated circuit and method for forming the same
CN101681878A (zh) * 2007-10-26 2010-03-24 新思科技有限公司 用于布图布线系统中设计优化的填充单元
TW201017458A (en) * 2008-10-21 2010-05-01 Advanced Risc Mach Ltd Modifying integrated circuit layout
US20100270600A1 (en) * 2009-04-27 2010-10-28 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and method of designing the same
US20110260318A1 (en) * 2010-04-24 2011-10-27 Robert Eisenstadt Integrated circuits with multiple I/O regions

Also Published As

Publication number Publication date
CN108231602B (zh) 2021-05-14
US10331838B2 (en) 2019-06-25
US20180165399A1 (en) 2018-06-14
CN108231602A (zh) 2018-06-29
TW201824042A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
TWI700631B (zh) 半導體裝置的佈局方法及用以執行該方法之非暫態電腦可讀取媒體
US9892224B2 (en) Method of forming masks
US20240193343A1 (en) System for designing a semiconductor device, device made, and method of using the system
US10418354B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
KR102636095B1 (ko) 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
TWI657348B (zh) 積體電路、形成積體電路的方法以及設計積體電路的系統
TWI743209B (zh) 積體電路及半導體裝置
US20150278428A1 (en) Cell boundary layout
DE102013106539A1 (de) Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
US9436792B2 (en) Method of designing layout of integrated circuit and method of manufacturing integrated circuit
US20120084745A1 (en) Design Method for Non-Shrinkable IP Integration
KR102636094B1 (ko) 트리플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
TW201826155A (zh) 積體電路、製造其的電腦實施方法以及定義其的標準元件
US7793238B1 (en) Method and apparatus for improving a circuit layout using a hierarchical layout description
US11152301B2 (en) Memory cell having multi-level word line
JPWO2008114394A1 (ja) 半導体装置の設計方法およびレイアウトデータ検証プログラム
DE102023123018A1 (de) Chip-Struktur auf Wafer-Skala und Verfahren und System zum Entwerfen der Struktur
KR20200079173A (ko) 반도체 집적 회로 레이아웃 설계 방법
JP2013114296A (ja) ダミーパターンの設計方法
JP2013114295A (ja) ダミーパターンの設計方法