CN101887882A - 一种集成电路版图结构及其制作方法 - Google Patents
一种集成电路版图结构及其制作方法 Download PDFInfo
- Publication number
- CN101887882A CN101887882A CN2009100839379A CN200910083937A CN101887882A CN 101887882 A CN101887882 A CN 101887882A CN 2009100839379 A CN2009100839379 A CN 2009100839379A CN 200910083937 A CN200910083937 A CN 200910083937A CN 101887882 A CN101887882 A CN 101887882A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- wide
- copper cash
- circuit layout
- layout structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及集成电路制造工艺和版图设计技术领域,公开了一种集成电路版图结构及其制作方法。为了解决现有技术中化学机械研磨后集成电路版图宽线区铜金属厚度过低的问题,本发明提供一种集成电路版图结构及其制备方法,通过有规律的给宽线打孔,经过化学机械研磨后,宽线的铜金属厚度得到大幅提高,宽线和细线铜金属厚度均匀,从而减轻了化学机械研磨的负担,提高平坦化能力,避免宽线产生的热点问题,提高了产品的良率。
Description
技术领域
本发明涉及集成电路制造工艺和版图设计技术领域,尤其涉及一种集成电路版图结构及其制作方法。
背景技术
化学机械研磨(Chemical Mechanical Polishing,CMP)是集成电路制造中所应用的表面平坦化工艺,是化学腐蚀和机械研磨的组合技术,它借助抛光液的化学腐蚀作用以及超微粒子的研磨作用在被研磨的介质表面上形成光洁平坦表面,被公认为是超大规模集成电路阶段最好的材料全局平坦化方法,该方法既可以获得较完美的表面,又可以得到较高的抛光速率。集成电路(Integrated Circuit,IC)制造技术按照摩尔定律以每18个月集成度提高一倍的速度发展,但当集成电路的特征尺寸降到90纳米以下的时候,IC制造技术遇到了空前的挑战,化学机械研磨是继光刻后又一非常重要的制造环节。
为了提高化学机械研磨能力,制造工程师根据不同产品要求,选用不同的研磨液、研磨垫、研磨压力等工艺参数,在90纳米工艺以前,通过工艺调试,都能满足生产要求,产品获得很高的良率。随着特征尺寸的减少,最小线宽与间距越来越小,在90纳米以下节点,可制造性问题开始出现:细线与宽线在化学机械研磨工艺后金属厚度不均匀,严重影响芯片的电性能。仅仅依靠制造工程师优化化学机械研磨工艺,已经无法解决,因为芯片表面形貌起伏、铜金属互连线的蝶形及介质层的侵蚀等都与版图图形特征如金属密度、金属线宽及线间距等紧密相关。
在细线区,根据电镀铜生长规律,铜线越细,沟槽底部与侧壁分布的生长加速因子相对越多,铜金属生长越厚。在化学机械研磨过程中,细线沟槽上的铜不易去除。宽线情况正好相反,铜线越宽,沟槽底部与侧壁分布的生长加速因子相对越少,铜金属生长相对薄。在化学机械研磨过程中,宽线沟槽上的铜也容易去除。为了将细线残留的铜完全清除干净,以往的解决方案都是增加化学机械研磨工艺的研磨时间,造成宽线过磨,细线与宽线金属厚度不均匀,可参见图1,严重的造成断路或短路,影响芯片性能。
发明内容
(一)要解决的技术问题
为了解决现有技术中化学机械研磨后集成电路版图宽线和细线铜金属厚度不均匀的问题,本发明的主要目的在于提供一种集成电路版图结构及其制作方法。
(二)技术方案
为达到上述目的的一个方面,本发明提供了一种集成电路版图结构,该结构包括:
介电质;
于该介电质中生长出的宽铜线,宽铜线即为宽度大于一定门限的铜线;以及
于该宽铜线上打出的均匀分布的小孔。
上述方案中,所述于宽铜线上打出的小孔,其宽度采用最小线宽,且在铜线上均匀分布。
为达到上述目的的另一个方面,本发明提供了一种集成电路版图结构的制作方法,该方法包括:
在版图布局布线时,设置宽线的宽度门限,利用布线工具将导线分类为宽线和细线,然后根据打孔规则对宽线进行打孔。
上述方案中,所述打孔规则包含孔采用最小宽度,孔在宽线上均匀分布。
(三)有益效果
与现有技术相比,本发明技术方案产生的有益效果为:
本发明通过调整版图设计,均匀地对宽线打孔,使铜生长比较均匀,化学机械研磨后铜金属厚度接近细线铜线厚度,从而减轻了化学机械研磨的负担,提高平坦化能力,避免宽线产生的热点问题,提高了产品的良率。
附图说明
图1为现有技术中铜生长完成后的截面示意图;
图2为本发明提出一种集成电路版图结构的俯视图;
图3为本发明中一种集成电路版图的制造方法的流程示意图;
图4为图例,说明采用本发明后,经过化学机械研磨后,宽线的铜金属厚度大幅提高,接近细线的铜金属厚度。
其中,附图标记说明如下:
100~细铜线
101,122~粗铜线
102,121~介电质
123~打在粗铜线上的孔
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
参见图2,图2为本发明提出一种集成电路版图结构的俯视图。本发明提供的这种集成电路版图结构,包括:介电质;于该介电质中生长出的宽铜线,宽铜线即为宽度大于一定门限的铜线;以及于该宽铜线上打出的均匀分布的小孔。于宽铜线上打出的小孔,其宽度采用最小线宽,且在铜线上均匀分布。打孔的宽线使得化学机械研磨中铜的去除率降低。此结构使经过电镀铜后,宽线和细线的铜生长比较均匀,经过化学机械研磨后,铜的厚度比较均匀,减少了化学机械研磨工艺后的表面起伏,提高了化学机械研磨能力,将获得最优化的平坦化效果。
对于该集成电路版图的结构,首先,定义宽线的宽度门限,找出超过这个门限的铜线,并定义为宽线,然后对宽线打孔。并遵照一些规则:
1)、孔的宽度采用最小线宽;
2)、孔在铜线上分布均匀。
此结构使宽线的铜生长厚度上升,经过化学机械研磨后铜金属厚度增加,接近细线铜线的厚度,减少了化学机械研磨工艺前的表面起伏,降低了化学机械研磨工艺负担,提高了化学机械研磨能力,将获得最优化的平坦化效果。
参见图3,图3为本发明中一种集成电路版图的制造方法的流程示意图,该方法是在版图布局布线时,设置宽线的宽度门限,利用布线工具将导线分类为宽线和细线,然后根据打孔规则对宽线进行打孔。
该方法在不明显改铜线电阻的情况下,在版图布局布线时,定义宽线的宽度门限,通过布线工具找出这些宽线,建立打孔规则:
1)、孔的宽度为最小线宽;
2)、孔在铜线上分布均匀。
按照打孔规则,利用布线工具对宽线打孔。经过电镀铜和化学机械研磨后,宽线的铜金属厚度明显上升。
在版图布局布线时,定义宽线的宽度门限,超过这个宽度门限的铜线即为宽线。通过布线工具对宽线打孔,孔的宽度应采用最小线宽,孔在宽线上的分布均匀,使电镀铜工艺铜生长更加均匀,提高了化学机械研磨能力,使工艺窗口增大,提高产品的良率。
如图4所示,在相同工艺和相同金属密度下,采用四种线宽为1微米,10微米,40微米和100微米的铜线,其中10微米,40微米和100微米铜线被认定为宽线,采用本发明对其打孔,经过电镀铜和化学机械研磨工艺模拟,宽线和细线铜金属厚度比较均匀,表面更加平坦。图4表面了采用了本方法后宽线区宽线铜金属厚度的改善。
可以适当增加宽线打孔的数量,减小孔与孔之间的距离。这样的设计使铜的厚度进一步接近细线的铜金属厚度,表面更加平坦,提高产品的良率。
在线宽相同时,铜线打孔数量的增加可以增加宽线铜金属的生长厚度,降低化学机械研磨铜金属的去除率。使化学机械研磨工艺更容易实现细线与宽线的全局平坦化。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种集成电路版图结构,其特征在于,该结构包括:
介电质;
于该介电质中生长出的宽铜线,宽铜线即为宽度大于一定门限的铜线;以及
于该宽铜线上打出的均匀分布的小孔。
2.根据权利要求1所述的集成电路版图结构,其特征在于,所述于宽铜线上打出的小孔,其宽度采用最小线宽,且在铜线上均匀分布。
3.一种集成电路版图结构的制作方法,其特征在于,该方法包括:
在版图布局布线时,设置宽线的宽度门限,利用布线工具将导线分类为宽线和细线,然后根据打孔规则对宽线进行打孔。
4.根据权利要求3所述的集成电路版图结构的制作方法,其特征在于,所述打孔规则包含孔采用最小宽度,孔在宽线上均匀分布。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100839379A CN101887882A (zh) | 2009-05-13 | 2009-05-13 | 一种集成电路版图结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100839379A CN101887882A (zh) | 2009-05-13 | 2009-05-13 | 一种集成电路版图结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101887882A true CN101887882A (zh) | 2010-11-17 |
Family
ID=43073712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100839379A Pending CN101887882A (zh) | 2009-05-13 | 2009-05-13 | 一种集成电路版图结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101887882A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103236864A (zh) * | 2013-04-10 | 2013-08-07 | 中国科学院微电子研究所 | 一种版图面积缩小的接收信号强度指示电路 |
CN104750889A (zh) * | 2013-12-30 | 2015-07-01 | 北京华大九天软件有限公司 | 一种图形排列模拟打孔方法 |
CN111524858A (zh) * | 2020-04-29 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 金属线的挖孔结构及方法 |
-
2009
- 2009-05-13 CN CN2009100839379A patent/CN101887882A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103236864A (zh) * | 2013-04-10 | 2013-08-07 | 中国科学院微电子研究所 | 一种版图面积缩小的接收信号强度指示电路 |
CN104750889A (zh) * | 2013-12-30 | 2015-07-01 | 北京华大九天软件有限公司 | 一种图形排列模拟打孔方法 |
CN111524858A (zh) * | 2020-04-29 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 金属线的挖孔结构及方法 |
CN111524858B (zh) * | 2020-04-29 | 2023-07-18 | 上海华虹宏力半导体制造有限公司 | 金属线的挖孔结构及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100591197C (zh) | 采用选择湿膜法制作分级、分段金手指板的方法 | |
CN101887882A (zh) | 一种集成电路版图结构及其制作方法 | |
CN105357892A (zh) | 印制线路板及其制作方法 | |
CN103226627A (zh) | 一种芯片表面形貌仿真的方法及装置 | |
CN102760643B (zh) | 对三维半导体组件边缘修整的方法及形成相应组件的方法 | |
CN101226904B (zh) | 具有不对称边缘轮廓的硅片及其制造方法 | |
CN102856249A (zh) | 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法 | |
CN101447473B (zh) | 一种集成电路版图结构及其制造方法 | |
CN104269597A (zh) | 一种薄膜衰减片的制作方法 | |
JP2001007114A (ja) | 半導体装置およびその製造方法 | |
CN201303050Y (zh) | 应用于rfid芯片的集成天线 | |
CN102117802A (zh) | 一种化学机械研磨工艺建模的集成电路版图结构 | |
CN203721709U (zh) | 键合结构 | |
Fu et al. | A model for wafer scale variation of removal rate in chemical mechanical polishing based on elastic pad deformation | |
CN102456080A (zh) | 集成电路版图中冗余金属的填充方法 | |
CN100420948C (zh) | 成排弹性探针及其制造方法 | |
CN101872114B (zh) | 用于制造金属互连线的掩模板版图 | |
CN110191596A (zh) | 一种bga焊接小圆pad的pcb制作方法 | |
US9712130B2 (en) | Passive device cell and fabrication process thereof | |
CN103116663B (zh) | 填充冗余金属的方法及冗余金属填充模式查找表建立方法 | |
CN102543858A (zh) | 一种改善w-cmp后表面平坦性的制造方法 | |
CN102496598A (zh) | 一种去除铜互连中阻挡层残留的方法 | |
CN106783803B (zh) | 一种减少光刻标记图形损失的方法和半导体结构 | |
CN220774371U (zh) | 半导体器件及其版图结构 | |
KR20120087459A (ko) | 도전성 배선이 형성된 디스플레이용 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101117 |