CN220774371U - 半导体器件及其版图结构 - Google Patents

Abstract

本实用新型提供一种半导体器件及其版图结构，半导体器件版图结构包括至少两层层叠的金属图形层，每层金属图形层包括至少两组金属图形和位于相邻的金属图形之间的冗余金属图形，每组冗余金属图形包括至少两个错位排布的第一冗余金属图形，如此，可以减少化学机械研磨工艺的研磨路径上的空白区域，由此改善化学机械研磨工艺研磨后的平整度，从而避免或减少在空白区域产生凹陷，进而改善半导体器件中的金属部之间的电容,使组件可靠度更稳定,提升组件时序。

Description

半导体器件及其版图结构

技术领域

本实用新型涉及半导体技术领域，特别涉及一种半导体器件及其版图结构。

背景技术

在现有半导体器件制造中，为了得到平坦化表面，经常使用化学机械研磨工艺(Chemical Mechanical Polishing，CMP)。化学机械研磨工艺主要利用研磨液的化学作用及研磨头转动的物理作用使得被研磨对象得到全面性平坦化。在CMP工艺制程中，由于金属和氧化物等介质具有不同的材料特性，则在CMP工艺制程中材料研磨速率并不相同(即存在负载效应)，导致在没有金属的空白区域产生了凹陷(即空白区域的介质层和沟槽中的金属存在厚度差)。如图1所示，目前主要是通过在版图的空白区域填充冗余金属(Dummy Metal)图形来避免凹陷。冗余金属填充的原理是填充与金属线不电性连接的多余金属来改变冗余金属图形的密度，从而提高版图不同区域图形密度的均匀性，改善研磨后的平整度。但研究发现，现有的冗余金属10之间仍存在较大的空白区域，导致化学机械研磨工艺的研磨路径即X方向或Y方向上(如图1中的箭头所示)仍可能存在大片的空白区域，无法规避凹陷的出现，因此导致金属线之间的间距产生差异，进而影响电容造成讯号延迟。

实用新型内容

本实用新型的目的在于提供一种半导体器件及其版图结构，以改善化学机械研磨工艺研磨后的平整度。

为解决上述技术问题，本实用新型提供一种半导体器件版图结构，包括至少两层层叠的金属图形层，每层所述金属图形层包括至少两组金属图形和位于相邻的所述金属图形之间的冗余金属图形，每组所述冗余金属图形包括至少两个错位排布的第一冗余金属图形。

可选的，在所述的半导体器件版图结构中，所述第一冗余金属图形的形状为长条形；

所述第一冗余金属图形沿第一方向延伸并在第二方向上错位排布，或者，所述第一冗余金属图形沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第一冗余金属图形呈阵列排布，并且所述第一冗余金属图形在所述第一方向和所述第二方向上均错位排布。

可选的，在所述的半导体器件版图结构中，每组所述冗余金属图形还包括至少两个错位排布的第二冗余金属图形，所述第二冗余金属图形位于所述金属图形和所述第一冗余金属图形之间。

可选的，在所述的半导体器件版图结构中，所述第二冗余金属图形的形状为方形，所述第二冗余金属图形的面积小于所述第一冗余金属图形的面积；

所述第二冗余金属图形沿第一方向延伸并在第二方向上错位排布，或者，所述第二冗余金属图形沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第二冗余金属图形呈阵列排布，并且所述第二冗余金属图形在所述第一方向和所述第二方向上均错位排布。

可选的，在所述的半导体器件版图结构中，每组所述冗余金属图形还包括至少两个平行排布的第三冗余金属图形，所述第三冗余金属图形位于相邻的两个所述第一冗余金属图形之间。

可选的，在所述的半导体器件版图结构中，所述第三冗余金属图形的形状为长条形，所述第三冗余金属图形的面积大于所述第一冗余金属图形的面积；

所述第三冗余金属图形沿第一方向延伸并在第二方向上平行排布，或者，所述第三冗余金属图形沿所述第二方向延伸并在所述第一方向上平行排布。

本实用新型还提供一种半导体器件，包括衬底和位于衬底上的至少两层层叠的金属层，每层所述金属层包括至少两组金属部和位于相邻的所述金属部之间的冗余金属部，每组所述冗余金属部包括至少两个错位排布的第一冗余金属部。

可选的，在所述的半导体器件中，所述第一冗余金属部的形状为长条形；

所述第一冗余金属部沿第一方向延伸并在第二方向上错位排布，或者，所述第一冗余金属部沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第一冗余金属部呈阵列排布，并且所述第一冗余金属部在所述第一方向和所述第二方向上均错位排布。

可选的，在所述的半导体器件中，每组所述冗余金属部还包括至少两个错位排布的第二冗余金属部，所述第二冗余金属部位于所述金属部和所述第一冗余金属部之间。

可选的，在所述的半导体器件中，所述第二冗余金属部的形状为方形，所述第二冗余金属部的面积小于所述第一冗余金属部的面积；

所述第二冗余金属部沿第一方向延伸并在第二方向上错位排布，或者，所述第二冗余金属部沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第二冗余金属部呈阵列排布，并且所述第二冗余金属部在所述第一方向和所述第二方向上均错位排布。

可选的，在所述的半导体器件中，每组所述冗余金属部还包括至少两个平行排布的第三冗余金属部，所述第三冗余金属部位于相邻的两个所述第一冗余金属部之间。

可选的，在所述的半导体器件中，所述第三冗余金属部的形状为长条形，所述第三冗余金属部的面积大于所述第一冗余金属部的面积；

所述第三冗余金属部沿第一方向延伸并在第二方向上平行排布，或者，所述第三冗余金属部沿所述第二方向延伸并在所述第一方向上平行排布。

在本实用新型提供的半导体器件及其版图结构中，半导体器件版图结构包括至少两层层叠的金属图形层，每层金属图形层包括至少两组金属图形和位于相邻的金属图形之间的冗余金属图形，每组冗余金属图形包括至少两个错位排布的第一冗余金属图形，本申请意想不到的效果是可以减少化学机械研磨工艺的研磨路径上的空白区域，由此改善化学机械研磨工艺研磨后的平整度，从而避免或减少在空白区域产生凹陷，进而改善半导体器件中的金属部之间的电容,使组件可靠度更稳定,提升组件时序。

附图说明

图1是现有技术的冗余金属图形的示意图；

图2是本实用新型的半导体器件版图结构的相邻两层的金属图形层的版图结构示意图；

图3是本实用新型的一个实施例的半导体器件版图结构的一层金属图形层的版图结构示意图；

图4是本实用新型的一个实施例的第一冗余金属图形的局部放大示意图；

图5是本实用新型的一个实施例的第二冗余金属图形的局部放大示意图；

图6是本实用新型的另一个实施例的半导体器件版图结构的一层金属图形层的版图结构示意图；

图7是本实用新型的另一个实施例的第一冗余金属图形的局部放大示意图；

图8是本实用新型的另一个实施例的第二冗余金属图形的局部放大示意图；

图9是本实用新型的又一个实施例的半导体器件版图结构的一层金属图形层的版图结构示意图；

图10是本实用新型的又一个实施例的第一冗余金属图形的局部放大示意图；

图11是本实用新型的又一个实施例的第二冗余金属图形的局部放大示意图；

图12是本实用新型的一个实施例的半导体器件的俯视图；

图13是本实用新型的另一个实施例的半导体器件的俯视图；

图14是本实用新型的又一个实施例的半导体器件的俯视图。

其中，附图标记说明如下：

10-冗余金属；

110-金属图形；111-金属子图形；

120-冗余金属图形；121-第一冗余金属图形；122-第二冗余金属图形；123-第三冗余金属图形；

200-衬底；

210-金属部；211-金属线；

220-冗余金属部；221-第一冗余金属部；222-第二冗余金属部；223-第三冗余金属部。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的半导体器件及其版图结构作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

图2是本实用新型的半导体器件版图结构的相邻两层的金属图形层的版图结构示意图。如图2所示，本实施例提供的半导体器件版图结构包括至少两层层叠的金属图形层，每层金属图形层包括至少两组金属图形110和位于相邻的金属图形110之间的冗余金属图形120；每组冗余金属图形120包括至少两个错位排布的第一冗余金属图形121。如此，可以减少化学机械研磨工艺的研磨路径上的空白区域，改善化学机械研磨工艺研磨后的平整度，从而避免或减少在空白区域产生凹陷，进而改善实际的半导体器件中的金属部之间的电容,使组件可靠度更稳定,提升组件时序。

继续参考图2所示，每层金属图形层的金属图形110包括至少两个金属子图形111，所述金属子图形111沿第一方向X延伸并在第二方向Y上平行排布的，每组金属图形110中的所有金属子图形111的一端相连接，相邻的金属图形层的金属子图形111交错排布。金属图形110可用于定义形成半导体器件的金属层中的金属部，金属子图形111可用于定义形成金属部的金属线。

本实施例中，第一冗余金属图形121的形状为长条形，第一冗余金属图形121位于相邻的金属图形110之间。

图3是本实用新型的一个实施例的半导体器件版图结构的一层金属图形层的版图结构示意图。图4是本实用新型的一个实施例的第一冗余金属图形的局部放大示意图。参考图4并结合图3所示，在一个实施例中，第一冗余金属图形121沿第一方向X延伸并在第二方向Y上错位排布。具体的，所有的第一冗余金属图形121沿第一方向X排布成行，同一行的第一冗余金属图形121在同一直线上，相邻两行的第一冗余金属图形121在第二方向Y上错位排布，即在第二方向Y上相邻的第一冗余金属图形121错位排布。如此设置，可减少化学机械研磨工艺的研磨路径(第二方向Y，如图4中箭头所示)上的空白区域。

图6是本实用新型的另一个实施例的半导体器件版图结构的一层金属图形层的版图结构示意图；图7是本实用新型的另一个实施例的第一冗余金属图形的局部放大示意图。参考图7并结合图6所示，在另一个实施例中，第一冗余金属图形121沿第二方向Y延伸并在第一方向X上错位排布。具体的，第一冗余金属图形121沿第二方向Y排布成列，同一列的第一冗余金属图形121在同一直线上，相邻两列的第一冗余金属图形121在第一方向X上错位排布，即在第一方向X上相邻的第一冗余金属图形121错位排布。如此设置，可减少化学机械研磨工艺的研磨路径(第一方向X，如图7中的箭头所示)上的空白区域。

本实施例中，相邻的金属图形层中的第一冗余金属图形121的延伸方向和排布方式可以不同，例如，下层的金属图形层中的第一冗余金属图形121可沿第一方向X延伸并在第二方向Y上错位排布(如图3所示的排布方式)，则上层的金属图形层中的第一冗余金属图形121可沿第二方向Y延伸并在第一方向X上错位排布(如图6所示的排布方式)。

图9是本实用新型的又一个实施例的半导体器件版图结构的一层金属图形层的版图结构示意图；图10是本实用新型的又一个实施例的第一冗余金属图形的局部放大示意图。参考图9并结合图10所示，在又一个实施例中，第一冗余金属图形121呈阵列排布，并且第一冗余金属图形121在第一方向X和第二方向Y上均错位排布。如此设置，可减少化学机械研磨工艺的研磨路径(第一方向X和第二方向Y，如图10中的箭头所示)上的空白区域。

继续参考图2所示，本实施例中，每组冗余金属图形120还包括至少两个错位排布的第二冗余金属图形122，第二冗余金属图形122位于金属图形110和第一冗余金属图形121之间。第二冗余金属图形122可以减少金属图形110与第一冗余金属图形121之间的空白区域，从而有利于改善化学机械研磨工艺研磨后的平整度。

本实施例中，第二冗余金属图形122的形状为方形，第二冗余金属图形122的面积小于第一冗余金属图形121的面积，以填充金属图形110与第一冗余金属图形121之间的空白区域。

图5是本实用新型的一个实施例的第二冗余金属图形的局部放大示意图。参考图5并结合图3所示，在一个实施例中，第二冗余金属图形122沿第一方向X延伸并在第二方向Y上错位排布。具体的，第二冗余金属图形122沿第一方向X排布成行，同一行的第二冗余金属图形122在同一直线上，相邻两行的第二冗余金属图形122在第二方向Y上错位排布，即在第二方向Y上相邻的第二冗余金属图形122错位排布。

图8是本实用新型的另一个实施例的第二冗余金属图形的局部放大示意图。参考图8并结合图6所示，在另一个实施例中，第二冗余金属图形122沿第二方向Y延伸并在第一方向X上错位排布。具体的，第二冗余金属图形122沿第二方向Y排布成列，同一列的第二冗余金属图形122在同一直线上，相邻两列的第二冗余金属图形122在第一方向X上错位排布，即在第一方向X上相邻的第二冗余金属图形122错位排布。

其中，在同一金属图形层中，第二冗余金属图形122与第一冗余金属图形121的延伸方向可以相同，例如，第一冗余金属图形121沿第一方向X延伸，则与其同层的第二冗余金属图形122沿第一方向X延伸，或者，第一冗余金属图形121沿第二方向Y延伸，则与其同层的第二冗余金属图形122沿第二方向Y延伸。

在同一金属图形层中，第二冗余金属图形122与第一冗余金属图形121的排布方式可以相同，例如，第一冗余金属图形121沿第二方向Y错位排布，则与其同层的第二冗余金属图形122沿第二方向Y错位排布，或者，第一冗余金属图形121沿第一方向X错位排布，则与其同层的第二冗余金属图形122沿第一方向X错位排布。

相邻的金属图形层中的第二冗余金属图形122的延伸方向和排布方式可以不同，例如，下层的金属图形层中的第二冗余金属图形122可沿第一方向X延伸并在第二方向Y上错位排布(如图3所示的排布方式)，则上层的金属图形层中的第二冗余金属图形122可沿第二方向Y延伸并在第一方向X上错位排布(如图6所示的排布方式)。

图11是本实用新型的又一个实施例的第二冗余金属图形的局部放大示意图。参考图11并结合图9所示，在又一个实施例中，第二冗余金属图形122呈阵列排布，并且第二冗余金属图形122在第一方向X和第二方向Y上均错位排布。

继续参考图2所示，本实施例中，每组冗余金属图形120还包括至少两个平行排布的第三冗余金属图形123，第三冗余金属图形123位于相邻的两个第一冗余金属图形121之间，即第一冗余金属图形121位于第三冗余金属图形123的两侧。

本实施例中，第三冗余金属图形123的形状为长条形，且第三冗余金属图形123的面积大于第一冗余金属图形121的面积，即第一冗余金属图形121的面积和第二冗余金属图形122的面积均小于第三冗余金属图形123的面积。如此，有利于在金属图形110与第三冗余金属图形123之间的空白区域填充第一冗余金属图形121和第二冗余金属图形122，从而减少金属图形110和第三冗余金属图形123之间的空白区域。

继续参考图3所示，在一个实施例中，第三冗余金属图形123沿第一方向X延伸并在第二方向Y上平行排布。

继续参考图6所示，在另一个实施例中，第三冗余金属图形123沿第二方向Y延伸并在第一方向X上平行排布。

本实施例中，在同一层金属图形层中，第三冗余金属图形123的延伸方向可以与第一冗余金属图形121或第二冗余金属图形122的延伸方向相同。以使同层的第一冗余金属图形121、第二冗余金属图形122和第三冗余金属图形123的分布较为均匀。

本实施例中，相邻的金属图形层中的第三冗余金属图形123的延伸方向和排布方式可以不同，例如，下层的金属图形层中的第三冗余金属图形123可沿第一方向X延伸并在第二方向Y上平行排布(如图3所示的排布方式)，则上层的金属图形层中的第三冗余金属图形123可沿第二方向Y延伸并在第一方向X上平行排布(如图6所示的排布方式)。

图12是本实用新型的一个实施例的半导体器件的俯视图；图13是本实用新型的另一个实施例的半导体器件的俯视图；图14是本实用新型的又一个实施例的半导体器件的俯视图。基于同一构思，本实用新型还提供一种半导体器件，如图12～14所示，半导体器件包括衬底200和位于衬底200上的至少两层层叠的金属层，每层金属层包括至少两组金属部210和位于相邻的金属部210之间的冗余金属部220，每组冗余金属部220包括至少两个错位排布的第一冗余金属部221。如此，可以减少化学机械研磨工艺的研磨路径上的空白区域，从而避免或者减少在空白区域产生凹陷，进而改善金属部之间的电容,使组件可靠度更稳定,提升组件时序。

如图12～图14所示，本实施例中，每组金属部210包括沿第一方向X延伸并在第二方向Y上平行排布的至少两个金属线211，每组金属部210中的所有金属线211的一端相连接，相邻的金属层中的金属线211交错排布。

本实施例中，相邻的金属层之间形成有用于隔离的介质层，介质层的材质可以为氧化硅，为了更好的阐述本实施例的核心点，故在本实施例以及附图中省略了介质层的描述及图示。

本实施例中，第一冗余金属部221的形状为长条形。

如图12所示，在一个实施例中，第一冗余金属部221沿第一方向X延伸并在第二方向Y上错位排布。具体的，所有的第一冗余金属部221沿第一方向X排布成行，同一行的第一冗余金属部221在同一直线上，相邻两行的第一冗余金属部221在第二方向Y上错位排布，即在第二方向Y上相邻的第一冗余金属部221错位排布。如此设置，可减少化学机械研磨工艺的研磨路径(第二方向Y)上的空白区域。

如图13所示，在另一个实施例中，第一冗余金属部221沿第二方向Y延伸并在第一方向X上错位排布。具体的，所有的第一冗余金属部221沿第二方向Y排布成列，同一列的第一冗余金属部221在同一直线上，相邻两列的第一冗余金属部221在第一方向X上错位排布。如此设置，可以减少化学机械研磨工艺的研磨路径(第一方向X)上的空白区域。

本实施例中，相邻的两层金属层中的第一冗余金属部221的延伸方向和排布方式可以不同，例如，下层的金属层中的第一冗余金属部121可沿第一方向X延伸并在第二方向Y上错位排布(如图12所示的排布方式)，则上层的金属层中的第一冗余金属部121可沿第二方向Y延伸并在第一方向X上错位排布(如图13所示的排布方式)。

如图14所示，在又一个实施例中，第一冗余金属部221呈阵列排布，并且第一冗余金属部221在第一方向X和第二方向Y上均错位排布。如此设置，可减少化学机械研磨工艺的研磨路径(第一方向X和第二方向Y)上的空白区域。

继续参考图12～图14所示，本实施例中，每组冗余金属部220还包括至少两个错位排布的第二冗余金属部222，第二冗余金属部222位于金属部210和第一冗余金属部221之间。第二冗余金属部222可以填充金属部210与第一冗余金属部221之间的空白区域，由此减少金属层中的空白区域(即金属层中未填充冗余金属部220和金属部210的区域)，从而有利于改善化学机械研磨工艺研磨后的平整度。

本实施例中，第二冗余金属部222的形状为方形，第二冗余金属部222的面积小于第一冗余金属部221的面积。如此，第二冗余金属部222可以填充第一冗余金属部221与金属部210之间的空白区域，从而减少空白区域。

在一个实施例中，如图12所示，第二冗余金属部222沿第一方向X延伸并在第二方向Y上错位排布。具体的，所有的第二冗余金属部222沿第一方向X排布成行，同一行的第二冗余金属部222在同一直线上，相邻两行的第二冗余金属部222在第二方向Y上错位排布，即在第二方向Y上相邻的第二冗余金属部222错位排布。

在另一个实施例中，如图13所示，第二冗余金属部222沿第二方向Y延伸并在第一方向X上错位排布。具体的，第二冗余金属部222沿第二方向Y排布成列，同一列的第一冗余金属部221在同一直线上，相邻两列的第一冗余金属部221在第一方向X上错位排布，即在第一方向X上相邻的第二冗余金属部222错位排布。

其中，在同一金属层中，第二冗余金属部222与第一冗余金属部221的延伸方向可以相同，例如，第一冗余金属部221沿第一方向X延伸，则与其同层的第二冗余金属部222沿第一方向X延伸，或者，第一冗余金属部221沿第二方向Y延伸，则与其同层的第二冗余金属部222沿第二方向Y延伸。

在同一金属层中，第二冗余金属部222与第一冗余金属部221的排布方式可以相同，例如，第一冗余金属部221沿第二方向Y错位排布，则与其同层的第二冗余金属部222沿第二方向Y错位排布，或者，第一冗余金属部221沿第一方向X错位排布，则与其同层的第二冗余金属部222沿第一方向X错位排布。

相邻的两层金属层中的冗余金属层中的第二冗余金属部222的延伸方向和排布方式可以不同。例如，上层的金属层中的第二冗余金属部222可沿第一方向X延伸并在第二方向Y上错位排布，下层的金属层中的第二冗余金属部222可沿第二方向Y延伸并在第一方向X上错位排布。

在又一个实施例中，如图14所示，第二冗余金属部222呈阵列排布，并且第二冗余金属部222在第一方向X和第二方向Y上均错位排布。

继续参考图12～图14所示，本实施例中，每组冗余金属部220还包括至少两个平行排布的第三冗余金属部223，第三冗余金属部223位于相邻的第一冗余金属部221之间，即第一冗余金属部221位于第三冗余金属部223的两侧。

本实施例中，第三冗余金属部223的形状为长条形，第三冗余金属部223的面积大于第一冗余金属部221的面积，即第一冗余金属部221的面积和第二冗余金属部222的面积均小于第三冗余金属部223的面积。如此，有利于在第三冗余金属部223与金属部210之间的空白区域填充第一冗余金属部221和第二冗余金属部222，减少第三冗余金属部223与金属部210之间的空白区域。

如图12所示，在一个实施例中，第三冗余金属部223沿第一方向X延伸并在第二方向Y上平行排布。

如图13所示，在另一个实施例中，第三冗余金属部223沿第二方向Y延伸并在第一方向X上平行排布。

本实施例中，在同一层金属层中，第三冗余金属部223的延伸方向可以与第一冗余金属部221或第二冗余金属部222的延伸方向相同。以使同层的第一冗余金属部221、第二冗余金属部222和第三冗余金属部223的分布较为均匀。

本实施例中，相邻的金属层中的第三冗余金属部223的延伸方向和排布方式可以不同，例如，下层的金属层中的第三冗余金属部223可沿第一方向X延伸并在第二方向上平行排布(如图12所示的排布方式)，则上层的金属层中的第二冗余金属部222可沿第二方向Y延伸并在第一方向X上平行排布(如图13所示的排布方式)。

综上可见，在本实用新型提供的半导体器件及其版图结构中，半导体器件版图结构包括至少两层层叠的金属图形层，每层金属图形层包括至少两组金属图形和位于相邻的金属图形之间的冗余金属图形，每组冗余金属图形包括至少两个错位排布的第一冗余金属图形，本申请意想不到的效果是可以减少化学机械研磨工艺的研磨路径上的空白区域，由此改善化学机械研磨工艺研磨后的平整度，从而避免或减少在空白区域产生凹陷，进而改善半导体器件中的金属部之间的电容,使组件可靠度更稳定,提升组件时序。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种半导体器件版图结构，其特征在于，包括至少两层层叠的金属图形层，每层所述金属图形层包括至少两组金属图形和位于相邻的所述金属图形之间的冗余金属图形，每组所述冗余金属图形包括至少两个错位排布的第一冗余金属图形。

2.如权利要求1所述的半导体器件版图结构，其特征在于，所述第一冗余金属图形的形状为长条形；

所述第一冗余金属图形沿第一方向延伸并在第二方向上错位排布，或者，所述第一冗余金属图形沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第一冗余金属图形呈阵列排布，并且所述第一冗余金属图形在所述第一方向和所述第二方向上均错位排布。

3.如权利要求1所述的半导体器件版图结构，其特征在于，每组所述冗余金属图形还包括至少两个错位排布的第二冗余金属图形，所述第二冗余金属图形位于所述金属图形和所述第一冗余金属图形之间。

4.如权利要求3所述的半导体器件版图结构，其特征在于，所述第二冗余金属图形的形状为方形，所述第二冗余金属图形的面积小于所述第一冗余金属图形的面积；

所述第二冗余金属图形沿第一方向延伸并在第二方向上错位排布，或者，所述第二冗余金属图形沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第二冗余金属图形呈阵列排布，并且所述第二冗余金属图形在所述第一方向和所述第二方向上均错位排布。

5.如权利要求1所述的半导体器件版图结构，其特征在于，每组所述冗余金属图形还包括至少两个平行排布的第三冗余金属图形，所述第三冗余金属图形位于相邻的两个所述第一冗余金属图形之间。

6.如权利要求5所述的半导体器件版图结构，其特征在于，所述第三冗余金属图形的形状为长条形，所述第三冗余金属图形的面积大于所述第一冗余金属图形的面积；

所述第三冗余金属图形沿第一方向延伸并在第二方向上平行排布，或者，所述第三冗余金属图形沿所述第二方向延伸并在所述第一方向上平行排布。

7.一种半导体器件，其特征在于，包括衬底和位于衬底上的至少两层层叠的金属层，每层所述金属层包括至少两组金属部和位于相邻的所述金属部之间的冗余金属部，每组所述冗余金属部包括至少两个错位排布的第一冗余金属部。

8.如权利要求7所述的半导体器件，其特征在于，所述第一冗余金属部的形状为长条形；

所述第一冗余金属部沿第一方向延伸并在第二方向上错位排布，或者，所述第一冗余金属部沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第一冗余金属部呈阵列排布，并且所述第一冗余金属部在所述第一方向和所述第二方向上均错位排布。

9.如权利要求7所述的半导体器件，其特征在于，每组所述冗余金属部还包括至少两个错位排布的第二冗余金属部，所述第二冗余金属部位于所述金属部和所述第一冗余金属部之间。

10.如权利要求9所述的半导体器件，其特征在于，所述第二冗余金属部的形状为方形，所述第二冗余金属部的面积小于所述第一冗余金属部的面积；

所述第二冗余金属部沿第一方向延伸并在第二方向上错位排布，或者，所述第二冗余金属部沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第二冗余金属部呈阵列排布，并且所述第二冗余金属部在所述第一方向和所述第二方向上均错位排布。

11.如权利要求7所述的半导体器件，其特征在于，每组所述冗余金属部还包括至少两个平行排布的第三冗余金属部，所述第三冗余金属部位于相邻的两个所述第一冗余金属部之间。

12.如权利要求11所述的半导体器件，其特征在于，所述第三冗余金属部的形状为长条形，所述第三冗余金属部的面积大于所述第一冗余金属部的面积；

所述第三冗余金属部沿第一方向延伸并在第二方向上平行排布，或者，所述第三冗余金属部沿所述第二方向延伸并在所述第一方向上平行排布。