CN114038745A - 一种HK金属栅工艺中避免NiSi产生凹陷的方法 - Google Patents
一种HK金属栅工艺中避免NiSi产生凹陷的方法 Download PDFInfo
- Publication number
- CN114038745A CN114038745A CN202111244898.3A CN202111244898A CN114038745A CN 114038745 A CN114038745 A CN 114038745A CN 202111244898 A CN202111244898 A CN 202111244898A CN 114038745 A CN114038745 A CN 114038745A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- silicon nitride
- nisi
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 229910005883 NiSi Inorganic materials 0.000 title claims abstract description 31
- 230000008569 process Effects 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 108
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000227 grinding Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种HK金属栅工艺中避免NiSi产生凹陷的方法，基底设有伪栅极分布的密集区、稀疏区和空旷区；伪栅极包括无定型硅结构及其侧墙；在基底上形成NiSi层；在基底上沉积覆盖伪栅极的层间介质层，该层间介质层由自下而上依次为第一氧化硅层、氮化硅层、第二氧化硅层的三层结构组成；采用氧化硅与氮化硅大于1的选择比研磨第二氧化层，研磨至氮化硅层上停止；刻蚀氮化硅层、第一氧化硅层，并将伪栅极中的无定型硅结构去除。本发明的方法可将层间介质层的最终高度在各图形区域都控制在差异不大的范围内，使得伪栅极多晶硅在移除的过程中不会伤害空旷区的有源区表面，从而避免产生NiSi凹陷缺陷。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种HK金属栅工艺中避免NiSi产生凹陷的方法。
背景技术
随着时代的发展，芯片已经成为全球生活的“必需品”，随着芯片技术的进步，人们的生活越来越智能化，各项出行越来越方便，每天可获得的信息量也越来越大。而在集成电路设计与制造要求越来越高的今天，MOS管的特征尺寸变得越来越小，许多制程甚至已经在不断压榨工艺的极限。
特征尺寸变小的其中一个重要环节，就是多晶硅栅(金属栅)的线宽变小，然后栅与栅之间的间距也随之变小，以达到器件整体缩小的目标。
而随着精细工艺的要求越来越高，芯片图形的稀疏和密集(ISO/Dense)图形对于制程的影响也越来越大。比如在HKMG制程中,栅极无定型硅(A-Si PO)会在后续先经过层间介质层 (ILD0 CMP)，然后再进行多晶硅伪栅极去除(Dummy poly remove)。而在化学机械研磨CMP 的过程中，如果有较大的空旷区，ILD0会被磨的较低，在之后的多晶硅伪栅极去除过程中， NiSi就可能被损伤并且产生剥落的缺陷。
因此，需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种HK金属栅工艺中避免NiSi 产生凹陷的方法，用于解决现有技术中金属栅工艺中由于图形的稀疏和密集在研磨后对NiSi 产生缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种HK金属栅工艺中避免NiSi产生凹陷的方法，该方法至少包括：
步骤一、提供基底，所述基底上密集分布有多个伪栅极的区域为密集区，分布有单个伪栅极的区域为稀疏区，无伪栅极分布的区域为空旷区；所述伪栅极包括无定型硅结构以及依附于所述无定型硅结构侧壁的侧墙；
步骤二、在所述基底上形成NiSi层；所述NiSi层位于所述密集区和所述稀疏区的所述伪栅极间的所述基底上，并且位于所述空旷区的所述基底上；
步骤三、在所述基底上沉积覆盖所述伪栅极的层间介质层，该层间介质层由自下而上依次为第一氧化硅层、氮化硅层、第二氧化硅层的三层结构组成；
步骤四、采用氧化硅与氮化硅大于1的选择比研磨所述第二氧化层，研磨至所述氮化硅层上表面停止；
步骤五、刻蚀所述氮化硅层、所述第一氧化硅层，并且将所述伪栅极中的所述无定型硅结构去除。
优选地，步骤一中的所述侧墙为氮化硅。
优选地，步骤五中刻蚀所述氮化硅层和所述第一氧化硅层的方法为干法刻蚀。
优选地，步骤五中刻蚀所述氮化硅层、所述第一氧化硅层与刻蚀去除所述伪栅极中的所述无定型硅结构在一个工艺步骤中完成。
优选地，步骤五中采用氧化硅与氮化硅等于1的选择比刻蚀所述氮化硅层和所述第一氧化硅层。
优选地，步骤五中先刻蚀所述氮化硅层、所述第一氧化硅层与刻蚀去除所述伪栅极中的所述无定型硅结构先后在两个工艺步骤中完成。
优选地，步骤五中先采用氧化硅与氮化硅等于1的选择比刻蚀所述氮化硅层和所述第一氧化硅层，刻蚀至所述伪栅极上表面停止；之后去除所述伪栅极中的所述无定型硅结构。
如上所述，本发明的HK金属栅工艺中避免NiSi产生凹陷的方法，具有以下有益效果：本发明的方法可将层间介质层的最终高度在各图形区域都控制在差异不大的范围内，使得伪栅极多晶硅在移除的过程中不会伤害空旷区的有源区表面，从而避免产生NiSi凹陷缺陷。
附图说明
图1显示为本发明中位于基底上的伪栅极结构示意图；
图2显示为本发明中形成覆盖伪栅极的层间介质层后的结构示意图；
图3显示为本发明中研磨去除第二氧化层后的结构示意图；
图4显示为本发明中刻蚀去除氮化硅层和第一氧化硅层后的结构示意图；
图5显示为本发明中刻蚀去除伪栅极中的无定型硅结构后的结构示意图；
图6显示为本发明的HK金属栅工艺中避免NiSi产生凹陷的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种HK金属栅工艺中避免NiSi产生凹陷的方法，如图6所示图6显示为本发明的HK金属栅工艺中避免NiSi产生凹陷的方法流程图，该方法至少包括以下步骤：
步骤一、提供基底，所述基底上密集分布有多个伪栅极的区域为密集区，分布有单个伪栅极的区域为稀疏区，无伪栅极分布的区域为空旷区；所述伪栅极包括无定型硅结构以及依附于所述无定型硅结构侧壁的侧墙；如图1所示，图1显示为本发明中位于基底上的伪栅极结构示意图。该步骤一中的所述基底01上密集分布有多个伪栅极的区域为密集区(如图1中由虚线隔开的左侧的区域)，分布有单个伪栅极的区域为稀疏区(如图1中由虚线隔开的中间区域)，无伪栅极分布的区域为空旷区(如图1中由虚线隔开的右侧区域)；所述伪栅极包括无定型硅结构04以及依附于所述无定型硅结构04侧壁的侧墙03。
本发明进一步地，本实施例的步骤一中的所述侧墙03为氮化硅。
步骤二、在所述基底上形成NiSi层；所述NiSi层位于所述密集区和所述稀疏区的所述伪栅极间的所述基底上，并且位于所述空旷区的所述基底上；如图1所示，该步骤二中在所述基底01上形成NiSi层02；所述NiSi层02位于所述密集区和所述稀疏区的所述伪栅极间的所述基底01上，并且位于所述空旷区的所述基底上。
步骤三、在所述基底上沉积覆盖所述伪栅极的层间介质层，该层间介质层由自下而上依次为第一氧化硅层、氮化硅层、第二氧化硅层的三层结构组成；如图2所示，图2显示为本发明中形成覆盖伪栅极的层间介质层后的结构示意图。该步骤三中在所述基底01上沉积覆盖所述伪栅极的层间介质层，该层间介质层由自下而上依次为第一氧化硅层05、氮化硅层06、第二氧化硅层07的三层结构组成。
步骤四、采用氧化硅与氮化硅大于1的选择比研磨所述第二氧化层，研磨至所述氮化硅层上表面停止；如图3所示，图3显示为本发明中研磨去除第二氧化层后的结构示意图。该步骤四中采用氧化硅与氮化硅大于1的选择比研磨所述第二氧化层07，研磨至所述氮化硅层 06上表面停止。也就是说，该步骤四中对所述第二氧化硅层进行研磨时，对氧化硅的研磨速率大于对氮化硅的研磨速率，使得研磨所述第二氧化硅层后，将所述氮化硅层顶部露出为止。并且由图3可知，空旷区上部分第二氧化硅层还未被完全研磨去除，在稀疏区和密集区，所述第二氧化硅层的顶部经过研磨被暴露。
步骤五、刻蚀所述氮化硅层、所述第一氧化硅层，并且将所述伪栅极中的所述无定型硅结构去除。
本发明进一步地，本实施例的步骤五中刻蚀所述氮化硅层和所述第一氧化硅层的方法为干法刻蚀。
本发明进一步地，本实施例的步骤五中刻蚀所述氮化硅层、所述第一氧化硅层与刻蚀去除所述伪栅极中的所述无定型硅结构在一个工艺步骤中完成。并且本发明进一步地，本实施例的步骤五中采用氧化硅与氮化硅等于1的选择比刻蚀所述氮化硅层和所述第一氧化硅层。也就是说，本实施例采用氮化硅与氧化硅1:1的刻蚀速率，在一个刻蚀步骤中对所述氮化硅层、所述第一氧化硅层以及对伪栅极中的所述无定型硅结构进行刻蚀去除。
在其他实施例中，也可以是步骤五中先刻蚀所述氮化硅层、所述第一氧化硅层与刻蚀去除所述伪栅极中的所述无定型硅结构先后在两个工艺步骤中完成。也就是说，先在一个刻蚀步骤中刻蚀去除所述氮化硅层、所述第一氧化硅层；之后在另一刻蚀步骤中刻蚀去除所述伪栅极中的所述无定型硅结构。
本发明进一步地，本实施例的步骤五中先采用氧化硅与氮化硅等于1的选择比刻蚀所述氮化硅层和所述第一氧化硅层，刻蚀至所述伪栅极上表面停止；之后去除所述伪栅极中的所述无定型硅结构。如图4所示，图4显示为本发明中刻蚀去除氮化硅层和第一氧化硅层后的结构示意图；图5显示为本发明中刻蚀去除伪栅极中的无定型硅结构后的结构示意图。由此可见，经过刻蚀，空旷区的有源区上的所述第一氧化硅层05没有出现凹陷，从而避免刻蚀触及到空旷区的所述有源区。
综上所述，本发明的方法可将层间介质层的最终高度在各图形区域都控制在差异不大的范围内，使得伪栅极多晶硅在移除的过程中不会伤害空旷区的有源区表面，从而避免产生NiSi 凹陷缺陷。以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种HK金属栅工艺中避免NiSi产生凹陷的方法，其特征在于，该方法至少包括：
步骤一、提供基底，所述基底上密集分布有多个伪栅极的区域为密集区，分布有单个伪栅极的区域为稀疏区，无伪栅极分布的区域为空旷区；所述伪栅极包括无定型硅结构以及依附于所述无定型硅结构侧壁的侧墙；
步骤二、在所述基底上形成NiSi层；所述NiSi层位于所述密集区和所述稀疏区的所述伪栅极间的所述基底上，并且位于所述空旷区的所述基底上；
步骤三、在所述基底上沉积覆盖所述伪栅极的层间介质层，该层间介质层由自下而上依次为第一氧化硅层、氮化硅层、第二氧化硅层的三层结构组成；
步骤四、采用氧化硅与氮化硅大于1的选择比研磨所述第二氧化层，研磨至所述氮化硅层上表面停止；
步骤五、刻蚀所述氮化硅层、所述第一氧化硅层，并且将所述伪栅极中的所述无定型硅结构去除。
2.根据权利要求1所述的HK金属栅工艺中避免NiSi产生凹陷的方法，其特征在于：步骤一中的所述侧墙为氮化硅。
3.根据权利要求1所述的HK金属栅工艺中避免NiSi产生凹陷的方法，其特征在于：步骤五中刻蚀所述氮化硅层和所述第一氧化硅层的方法为干法刻蚀。
4.根据权利要求1所述的HK金属栅工艺中避免NiSi产生凹陷的方法，其特征在于：步骤五中刻蚀所述氮化硅层、所述第一氧化硅层与刻蚀去除所述伪栅极中的所述无定型硅结构在一个工艺步骤中完成。
5.根据权利要求4所述的HK金属栅工艺中避免NiSi产生凹陷的方法，其特征在于：步骤五中采用氧化硅与氮化硅等于1的选择比刻蚀所述氮化硅层和所述第一氧化硅层。
6.根据权利要求1所述的HK金属栅工艺中避免NiSi产生凹陷的方法，其特征在于：步骤五中先刻蚀所述氮化硅层、所述第一氧化硅层与刻蚀去除所述伪栅极中的所述无定型硅结构先后在两个工艺步骤中完成。
7.根据权利要求6所述的HK金属栅工艺中避免NiSi产生凹陷的方法，其特征在于：步骤五中先采用氧化硅与氮化硅等于1的选择比刻蚀所述氮化硅层和所述第一氧化硅层，刻蚀至所述伪栅极上表面停止；之后去除所述伪栅极中的所述无定型硅结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111244898.3A CN114038745A (zh) | 2021-10-26 | 2021-10-26 | 一种HK金属栅工艺中避免NiSi产生凹陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111244898.3A CN114038745A (zh) | 2021-10-26 | 2021-10-26 | 一种HK金属栅工艺中避免NiSi产生凹陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114038745A true CN114038745A (zh) | 2022-02-11 |
Family
ID=80135382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111244898.3A Pending CN114038745A (zh) | 2021-10-26 | 2021-10-26 | 一种HK金属栅工艺中避免NiSi产生凹陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038745A (zh) |
-
2021
- 2021-10-26 CN CN202111244898.3A patent/CN114038745A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731846B (zh) | 提高沟道通孔均一性的三维存储器形成方法 | |
| US7550815B2 (en) | Semiconductor device and method of producing the same | |
| CN113643966B (zh) | 掩膜结构及其制备方法及半导体结构的制备方法 | |
| JP4757909B2 (ja) | フラッシュメモリ装置のポリシリコン−１を規定する方法 | |
| CN111128713B (zh) | 一种改善NORD flash单元边界字线多晶硅残留的方法 | |
| US6667223B2 (en) | High aspect ratio high density plasma (HDP) oxide gapfill method in a lines and space pattern | |
| US7666800B2 (en) | Feature patterning methods | |
| CN110391133A (zh) | 图案化方法 | |
| CN110391184B (zh) | 第零层层间膜的制造方法 | |
| CN114038745A (zh) | 一种HK金属栅工艺中避免NiSi产生凹陷的方法 | |
| CN105552033A (zh) | E-Flash栅极形成方法 | |
| CN115623779A (zh) | 闪存器件及其制造方法 | |
| CN102479695B (zh) | 提高金属栅化学机械平坦化工艺均匀性的方法 | |
| CN101625999A (zh) | Sonos存储器的制作方法 | |
| US8318556B2 (en) | Method and system for continuous line-type landing polysilicon contact (LPC) structures | |
| CN102779835A (zh) | 凸出结构与形成凸出结构的方法 | |
| CN108231599B (zh) | 改善晶片表面平坦均匀性的方法 | |
| CN110459536A (zh) | Pip电容的制作方法 | |
| CN109767987A (zh) | 一种后栅极形成方法 | |
| CN115910762A (zh) | 一种高压器件的金属栅结构及其制作方法 | |
| US7820504B2 (en) | Method for manufacturing differential isolation structures in a semiconductor electronic device and corresponding structure | |
| CN115101417A (zh) | 去除伪栅多晶硅表面硬质掩膜层的方法 | |
| US11688624B2 (en) | Method for forming a shallow trench isolation structure with reduced encroachment of active regions and a semiconductor structure therefrom | |
| US20070026656A1 (en) | Method and structure for landing polysilicon contact | |
| CN111599761A (zh) | 一种改善介电层孔隙的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |