CN101447473B - 一种集成电路版图结构及其制造方法 - Google Patents
一种集成电路版图结构及其制造方法 Download PDFInfo
- Publication number
- CN101447473B CN101447473B CN2008102247821A CN200810224782A CN101447473B CN 101447473 B CN101447473 B CN 101447473B CN 2008102247821 A CN2008102247821 A CN 2008102247821A CN 200810224782 A CN200810224782 A CN 200810224782A CN 101447473 B CN101447473 B CN 101447473B
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- copper
- fine rule
- rule district
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052802 copper Inorganic materials 0.000 claims abstract description 50
- 239000010949 copper Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 238000013461 design Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 238000000227 grinding Methods 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 206010018746 Growth accelerated Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000009605 growth rhythm Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及集成电路制造工艺和版图设计技术领域的一种集成电路版图结构及其制造方法。为了解决现有技术中化学机械研磨后集成电路版图细线区铜金属残留的问题，本发明提供一种集成电路版图结构及其制备方法，通过增加细线区线间距，使细线区的铜生长厚度下降，不同结构铜生长比较均匀，从而减轻了化学机械研磨的负担，提高平坦化能力，避免细线区产生的热点问题，提高了产品的良率。
Description
技术领域
本发明涉及集成电路制造工艺和版图设计技术领域，具体涉及一种集成电路版图结构及其制造方法。
背景技术
化学机械研磨(Chemical Mechanical Polishing，CMP)是集成电路制造中所应用的表面平坦化工艺，是化学腐蚀和机械研磨的组合技术，它借助抛光液的化学腐蚀作用以及超微粒子的研磨作用在被研磨的介质表面上形成光洁平坦表面，被公认为是超大规模集成电路阶段最好的材料全局平坦化方法，该方法既可以获得较完美的表面，又可以得到较高的抛光速率。集成电路(IntegratedCircuit，IC)制造技术按照摩尔定律以每18个月集成度提高一倍的速度发展，但当集成电路的特征尺寸降到90纳米以下的时候，IC制造技术遇到了空前的挑战，化学机械研磨是继光刻后又一非常重要的制造环节。
为了提高化学机械研磨能力，制造工程师根据不同产品要求，选用不同的研磨液、研磨垫、研磨压力等工艺参数，在90纳米工艺以前，通过工艺调试，都能满足生产要求，产品获得很高的良率。随着特征尺寸的减少，最小线宽与间距越来越小，在90纳米以下节点，可制造性问题开始出现：细线区的多余铜金属不容易清除干净，易造成芯片短路；细线区与宽线区在CMP工艺后金属厚度不均匀，严重影响芯片的电性能。仅仅依靠制造工程师优化CMP工艺，已经无法解决，因为芯片表面形貌起伏、铜金属互连线的蝶形及介质层的侵蚀等都与版图图形特征如金属密度、金属线宽及线间距等紧密相关。在细线区，根据电镀铜生长规律，铜线越细，沟槽底部与侧壁分布的生长加速因子相对越多，铜金属生长越厚。在化学机械研磨过程中，细线区沟槽上的铜不易去除，造成铜残留等热点问题，以往的解决方案都是增加CMP工艺的研磨时间，直至细线区残留的铜完全清除干净，这样造成宽线区过磨，细线区与宽线区金属厚度不均匀，严重的造成断路，影响芯片性能。
如图1所示，某特定工艺的铜线最小线宽为d，最小间距也为d，沟槽深度为T，生长铜厚度为H，在局部区域有一组铜线密度均为50％、铜线宽度分别为d、2d、4d、8d、16d和间距为d、2d、4d、8d、16d的结构，从铜生长完成后的截面图可以看出，铜线越细，沟槽上方的铜越厚，不同结构沟槽上方厚度的最大差值为h。这5种结构经过CMP工艺模拟以后如图2所示，可以明显看到铜线和间距为d的沟槽上方有铜残留，造成短路，继续研磨可以清除残留的铜，但易造成其它地方过磨，从而极大的影响电性能和产品的良率，这种局部区域热点问题是生产中经常遇到的，应该优化设计，使制造工程师有更大的工艺空间。
发明内容
为了解决现有技术中化学机械研磨后集成电路版图细线区铜金属残留的问题，本发明的目的在于提供一种集成电路版图结构。
本发明的另一目的在于提供一种集成电路版图的制造方法。
为了达到上述目的，本发明采用的技术方案为：一种集成电路版图结构，包括铜线、介质层和阻挡层，其特殊之处在于：所述版图的细线区铜线宽度小于0.2微米，细线区介质层线间距为铜线宽度的2～4倍，所述铜线面积占版图总面积的20～30％，此结构使细线区的铜生长厚度下降，不同结构铜生长比较均匀，减少了CMP工艺前的表面起伏，降低了CMP工艺负担，提高了化学机械研磨能力，将获得最优化的平坦化效果。
一种集成电路版图的制造方法，在版图布局布线时，约束细线区铜线密度范围，通过布线工具增大细线区线间距，使电镀铜工艺铜生长更加均匀。
上述细线区介质层线间距在40mm×40mm的版图面积内可增加至原来间距的2～4倍，使工艺窗口增大，提高产品的良率。
与现有技术相比，本发明技术方案产生的有益效果为：
本发明通过调整版图设计，增加细线区线间距，使铜生长比较均匀，从而减轻了化学机械研磨的负担，提高平坦化能力，避免细线区产生的热点问题，提高了产品的良率。
附图说明
图1为现有技术中铜生长完成后的截面图；
图2为现有技术中经过CMP工艺后的截面图；
图3为本发明中铜生长完成后的版图截面图；
图4为本发明中经过CMP工艺后的截面图。
具体实施方式
下面结合附图和具体实施方式，对本发明的技术方案做详细说明。
参见图3，本发明为一种集成电路版图的结构，其细线区的铜线宽度小于0.2微米，细线区线间距为铜线宽度的2倍，所述铜线面积为版图总面积的30％，此结构使细线区的铜生长厚度下降，不同结构铜生长比较均匀，减少了CMP工艺前的表面起伏，降低了CMP工艺负担，提高了化学机械研磨能力，将获得最优化的平坦化效果。
一种集成电路版图的制造方法，在版图总面积允许的情况下，在版图布局布线时，约束细线区铜线密度范围，通过布线工具增大细线区线间距。如图3所示，细线区铜线宽度保持不变，细线区线间距增大至铜线宽度的2倍，铜生长完成后，细线区的厚度明显下降，其它结构厚度保持不变，厚度最大差值h降低25％。
如图4所示，经过CMP工艺模拟，沟槽上方没有发现铜残留，表面更加平坦。
在40mm×40mm的版图面积内，可以根据适当将细线区线间距增加到铜线宽度的3倍、4倍，厚度最大差值h分别减少37％、44％，这样的设计使工艺窗口扩大，提高产品的良率。
在线宽相同时，铜的生长厚度与线宽与间距之和的倒数成正比，增加线间距将有效抑制细线区的铜生长，使CMP工艺更容易实现细线区与宽线区的全局平坦化。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种集成电路版图结构，包括铜线、介质层和阻挡层，其特征在于：所述版图的细线区铜线宽度小于0.2微米，细线区介质层线间距为铜线宽度的2～4倍，所述铜线面积占版图总面积的20～30％。
2.一种集成电路版图的制造方法，其特征在于：在版图布局布线时，约束细线区铜线密度范围，通过布线工具增大细线区介质层线的间距。
3.如权利要求2所述的一种集成电路版图的制造方法，其特征在于：所述细线区介质层线间距在40mm×40mm的版图面积内增加至铜线宽度的2～4倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102247821A CN101447473B (zh) | 2008-12-26 | 2008-12-26 | 一种集成电路版图结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102247821A CN101447473B (zh) | 2008-12-26 | 2008-12-26 | 一种集成电路版图结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101447473A CN101447473A (zh) | 2009-06-03 |
| CN101447473B true CN101447473B (zh) | 2010-08-11 |
Family
ID=40743023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102247821A Expired - Fee Related CN101447473B (zh) | 2008-12-26 | 2008-12-26 | 一种集成电路版图结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101447473B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104765896A (zh) * | 2014-01-06 | 2015-07-08 | 北京华大九天软件有限公司 | 一种在框胶区域改变布线占空比的实现方法 |
-
2008
- 2008-12-26 CN CN2008102247821A patent/CN101447473B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101447473A (zh) | 2009-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhong | Advanced polishing, grinding and finishing processes for various manufacturing applications: a review | |
| CN105556642B (zh) | 金属制研磨衬垫及其制造方法 | |
| CN102117348A (zh) | 一种用冗余金属填充实现版图密度均匀化的预处理方法 | |
| CN101376232B (zh) | 一种可提高抛光性能的化学机械抛光方法 | |
| CN102130043B (zh) | 一种填充冗余金属的方法 | |
| US20130227502A1 (en) | Algorithm of cu interconnect dummy inserting | |
| CN103226627A (zh) | 一种芯片表面形貌仿真的方法及装置 | |
| CN101447473B (zh) | 一种集成电路版图结构及其制造方法 | |
| Kenchappa et al. | Soft chemical mechanical polishing pad for oxide CMP applications | |
| US20160186303A1 (en) | CPC Laminated Composite Material And Method Of Producing The Same | |
| CN101887882A (zh) | 一种集成电路版图结构及其制作方法 | |
| CN102117802A (zh) | 一种化学机械研磨工艺建模的集成电路版图结构 | |
| CN107195561A (zh) | 一种化学机械研磨缺陷检测方法 | |
| CN102856249A (zh) | 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法 | |
| Fu et al. | A model for wafer scale variation of removal rate in chemical mechanical polishing based on elastic pad deformation | |
| CN102437146A (zh) | 一种通孔关键尺寸检测版图的优化方法 | |
| Yang et al. | Challenges in chemical mechanical planarization defects of 7nm device and its improvement opportunities | |
| CN105583718B (zh) | 一种化学机械研磨方法 | |
| Ma et al. | Study of optimal dummy fill modes in chemical–mechanical polishing process | |
| CN100468694C (zh) | 多晶硅自对准插塞的制作方法 | |
| CN104742008B (zh) | 化学机械研磨方法及化学机械研磨装置 | |
| CN102244033B (zh) | 铜互联线大马士革技术中减少铜凹陷的方法 | |
| CN102385656A (zh) | 集成电路版图冗余金属填充的方法及集成电路 | |
| CN106041660A (zh) | 一种硅晶圆多步变参数粗磨削方法 | |
| CN105983899A (zh) | 化学机械研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INST OF MICROELECTRONICS, C. A. S Effective date: 20130419 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20130419 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130419 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20181226 |