CN107195561A - 一种化学机械研磨缺陷检测方法 - Google Patents
一种化学机械研磨缺陷检测方法 Download PDFInfo
- Publication number
- CN107195561A CN107195561A CN201610144525.1A CN201610144525A CN107195561A CN 107195561 A CN107195561 A CN 107195561A CN 201610144525 A CN201610144525 A CN 201610144525A CN 107195561 A CN107195561 A CN 107195561A
- Authority
- CN
- China
- Prior art keywords
- cmp
- defect
- inspection method
- defect inspection
- production conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/005—Control means for lapping machines or devices
- B24B37/013—Devices or means for detecting lapping completion
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及集成电路制造工艺和版图设计技术领域,具体涉及一种化学机械研磨的缺陷检测方法,该方法包括:提取CMP工艺前的材料结构信息;确定CMP相关工艺参数;建立符合CMP去除机理的CMP预测模型;进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件。利用本发明可以在版图设计阶段最小化化学机械研磨工艺缺陷区域面积,从而减小冗余金属填充数量,提高产品优良率。
Description
技术领域
本发明涉及集成电路制造工艺和版图设计技术领域,具体涉及一种化学机械研磨的缺陷检测方法。
背景技术
集成电路(Integrated Circuit,IC)的制造简单来说即是按照特定次序将金属、电介质和其他材料沉积到硅片的表面,从而形成层状三维立体金属结构,并构成具有特定功能的电子电路。这种三维金属结构的制备过程是堆垛式的,即在制造完成一层结构后,在其基础之上制造下一层结构。因此,在每层金属结构的制造中,必须确保已完成结构表面具有较好的平整度。如果表面的平整度不好,会影响到下一步光刻中所要求的聚焦深度水平,从而降低良率。
化学机械抛光工艺(Chemical Mechanical Polishing,CMP)一直被公认为是超大规模电路制造工艺中最好的芯片表面全局平坦化方法。CMP技术的材料去除机理来说是借助抛光液的化学腐蚀作用以及超微粒子的机械研磨作用在被研磨的介质表面上形成光洁平坦表面。但是,当电路工艺节点降低到90nm以下,尤其到65nm和45nm以下时,CMP过程之后的表面厚度对底层介质形貌的依赖问题突显出来。由于不同介质(如金属和氧化物)具有不同的材料特性,它们在CMP过程中具有不同的材料去除速率。因此,CMP工艺本身将带来一个重要缺陷:金属碟形(dishing)。这种缺陷与版图图形特征如金属线宽和线间距密切相关,是影响芯片表面平坦化程度的主要因素,其影响在45nm以下节点工艺中尤为重要。
目前,对于以上提到的金属碟形CMP工艺缺陷主要通过冗余金属填充技术来解决。但是,冗余金属的大量填充会导致互连线的耦合电容和总电容增加,从而影响互连延迟,降低产品良率。
发明内容
本发明提供一种化学机械研磨缺陷检测方法,以在版图设计阶段最小化化学机械研磨工艺缺陷区域面积,从而减小冗余金属填充数量,提高产品优良率。
为实现上述目的,本发明提供了如下技术方案:
一种化学机械研磨缺陷检测方法,所述检测方法包括:
提取CMP工艺前的材料结构信息;
确定CMP相关工艺参数;
建立符合CMP去除机理的CMP预测模型;
进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件。
优选地,所述材料结构信息具体包括不同材料的厚度。
优选地,所述CMP相关工艺参数包括:压力P0、CMP运行时间、不同材料的去除速率MRR、以及研磨垫与晶圆的相对移动速度V。
优选地,所述建立符合CMP去除机理的CMP预测模型具体包括:
建立材料去除模型;
确定所述去除模型表面的压力分布;
根据所述材料结构信息、所述去除模型表面的压力分布、以及CMP运行时间确定在不同阶段的不同材料去除情况;
根据所述不同材料去除情况,计算CMP后的蝶形缺陷。
优选地,所述进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件具体包括:
设定左下角的起始网格线宽W11和间距S11;
确定网格最大线宽WT、网格最大间距ST;
设定相邻网格线宽增长步长ΔW、相邻网格间距增长步长ΔS;
生成CMP缺陷检测版图,利用所述CMP预测模型运算所述CMP缺陷检测版图,得出较大蝶形缺陷,从而确定CMP工艺缺陷产生条件。
优选地,所述CMP缺陷检测版图的总网格数为:
优选地,所述利用所述CMP预测模型运算所述CMP缺陷检测版图,得出较大蝶形缺陷具体包括:
由CMP缺陷检测版图的线宽W与间距S确定去除模型表面的压力分布,再根据所述材料结构信息、去除模型表面的压力分布、以及CMP运行时间确定在不同阶段的不同材料的去除情况,根据所述不同材料去除情况计算得出较大蝶形缺陷。
优选地,所述CMP工艺缺陷产生条件为在所述较大蝶形缺陷下,临界区域的线宽WL值和临界区域的间距SL值。
优选地,所述方法还包括:
将所述CMP工艺缺陷产生条件加入版图设计规则。
本发明的有益效果在于:
本发明提供的化学机械研磨缺陷检测方法,通过建立符合CMP去除机理的CMP预测模型,并进行CMP缺陷检测版图设计,从而确定CMP工艺缺陷产生条件,利用本发明在设计版图之前首先预测化学机械研磨工艺缺陷的产生条件,使版图设计者在版图设计阶段尽可能减小缺陷的产生,提高产品的优良率。
附图说明
图1是本发明实施例化学机械研磨缺陷检测方法的一种流程图。
图2是本发明实施例化学机械研磨缺陷检测方法的另一种流程图。
图3是本发明实施例中建立符合CMP去除机理的CMP预测模型的方法的一种流程图。
图4是一种电路板材料结构参数示意图。
图5是本发明实施例中进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件的方法的一种流程图。
图6是本发明实施例中CMP缺陷检测版图的结构示意图。
图7是本发明实施例中CMP工艺缺陷产生条件下的蝶形缺陷。
具体实施方式
为了使本领域技术人员能更进一步了解本发明的特征及技术内容,下面结合附图和实施方式对本发明实施例作详细说明。需要说明的是,本发明的涉及到的附图是示意性的,并未按比例绘制。
针对目前CMP工艺出现的金属蝶形缺陷,本发明设计了一种新型的化学机械研磨缺陷检测方法,在设计版图之前预测化学机械研磨工艺缺陷的产生条件,从而在版图设计阶段最小化缺陷区域面积,提高产品的优良率。
如图1是本发明实施例化学机械研磨缺陷检测方法的一种流程图,包括以下步骤:
步骤101:提取CMP工艺前的材料结构信息。
具体地,所述材料结构信息具体包括不同材料的厚度。比如,如图4所示的凹槽区域的凹槽深度H与铜层起伏高度Hcu1,氧化物区域的铜层厚度Hcu2、TEOS层厚度、BD层厚度、PETEOs层厚度等。
步骤102:确定CMP相关工艺参数。
具体地,所述CMP相关工艺参数包括:压力P0、CMP运行时间、不同材料的去除速率MRR、以及研磨垫与晶圆的相对移动速度V。
需要说明的是,CMP过程可以分为很多阶段,每个阶段具有不同的CMP运行时间,比如,CMP过程包括P1、P2、以及P3共三阶段,在三个阶段中CMP运行时间分别为t1、t2和t3。
步骤103:建立符合CMP去除机理的CMP预测模型。
具体地,所述建立符合CMP去除机理的CMP预测模型具体包括内容将在下文中结合图3进行详细地阐述。
步骤104:进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件。
具体地,所述进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件具体包括内容将在下文中结合图5进行详细地阐述。
本发明实施例提供的化学机械研磨缺陷检测方法,通过建立符合CMP去除机理的CMP预测模型,设计专门的CMP缺陷检测版图,确定CMP工艺缺陷产生条件,以最小化缺陷区域面积。
如图2是本发明实施例化学机械研磨缺陷检测方法的另一种流程图,包括以下步骤:
步骤201:提取CMP工艺前的材料结构信息。
步骤202:确定CMP相关工艺参数。
步骤203:建立符合CMP去除机理的CMP预测模型。
步骤204:进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件。
步骤205:将所述CMP工艺缺陷产生条件加入版图设计规则。
本发明实施例提供的化学机械研磨缺陷检测方法,通过建立符合CMP去除机理的CMP预测模型,设计专门的CMP缺陷检测版图,确定CMP工艺缺陷产生条件,将缺陷产生条件加入版图设计规则,从而使版图设计者在版图设计阶段尽可能减少缺陷的产生,从而使版图设计者以最小化缺陷区域面积。
如图3所示,是本发明实施例中建立符合CMP去除机理的CMP预测模型的方法的一种流程图,所述建立符合CMP去除机理的CMP预测模型具体包括以下步骤:
步骤301:建立材料去除模型。
具体地,所述材料去除模型可以是Preston模型、Cook弹性压入模型、Tseng and Wang模型等任一种,具体采用哪种模型需要根据实际工艺选择,下面以Preston模型为例:MRR=kP0V,其中,P0为压力;MRR为材料去除速率;V为研磨垫与晶圆的相对移动速度。
步骤302:确定所述去除模型表面的压力分布。
具体地,当研磨垫与低处无接触时,高处压力低处压力Pdown=0;
当研磨垫与低处有接触时,高处压力低处压力其中,hc为研磨垫刚好与低处接触时高低处高度差,tc为高度差为hc时对应的特征时间,hc和hc均为特定常数。
步骤303:根据所述材料结构信息、所述去除模型表面的压力分布、以及CMP运行时间确定在不同阶段的不同材料去除情况。
具体地,假设CMP过程分为3个阶段P1、P2和P3,运行时间分别为t1、t2和t3,P1阶段材料去除速度分别为P2阶段材料去除速度分别为P3阶段材料去除速度分别为
步骤304:根据所述不同材料去除情况,计算CMP后的蝶形缺陷。
具体地,结合图4简单介绍CMP后的蝶形缺陷的计算过程:CMP后凹槽区域高度:
CMP后氧化层区域Cu去除高度:
CMP后氧化层区域TEOS层去除高度:
CMP后氧化层区域BD层去除高度:
CMP后氧化层区域高度=H+HCu2-CMP后氧化层区域Cu去除高度-CMP后氧化层区域TEOS层去除高度+CMP后氧化层区域BD层去除高度。
Dishing(蝶形缺陷)=CMP后凹槽区域高度-CMP后氧化层区域高度。
需要说明的是,步骤304中计算式仅为理解计算原理进行的简单说明,实际计算更为复杂,例如在P1阶段,TEOS层和BD层可能并未被去除,此时实际为零;在P2阶段开始一段时间之后才开始去除TEOS层,此时不但为零,在P2阶段TEOS层的去除时间也不等于t2。因此,实际计算时必须根据不同时刻的材料去除情况来确定公式中的具体参数。
如图5所示,是本发明实施例中进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件的方法的一种流程图,所述进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件具体包括以下步骤:
步骤401:设定左下角的起始网格线宽W11和间距S11。
具体地,初始网格线宽W11一般为最小线宽,初始网格间距S11一般为最小间距,比如,当电路工艺为28nm时,最小线宽为28nm,最小间距为28nm;当电路工艺为45nm时,最小线宽为45nm,最小间距为45nm;更具体地,最小线宽与最小间距的值和工艺条件有关,一般情况下最小线宽等于最小间距。
步骤402:确定网格最大线宽WT、网格最大间距ST。
具体地,网格最大线宽WT与网格最大间距ST根据实际工艺情况确定,比如,网格最大线宽WT为2μm,网格最大间距ST为2μm。
步骤403:设定相邻网格线宽增长步长ΔW、相邻网格间距增长步长ΔS。
具体地,例如相邻网格线宽增长步长ΔW为1nm;相邻网格间距增长步长ΔS为1nm。
步骤404:生成CMP缺陷检测版图。
具体地,CMP缺陷检测版图的总网格数为:
步骤405:利用所述CMP预测模型运算所述CMP缺陷检测版图,得出较大蝶形缺陷。
具体地,由CMP缺陷检测版图的线宽W与间距S确定去除模型表面的压力分布,再根据所述材料结构信息、去除模型表面的压力分布、以及CMP运行时间确定在不同阶段的不同材料的去除情况,根据所述不同材料去除情况计算得出较大蝶形缺陷。
进一步地,具体地,当研磨垫与低处无接触时,高处压力低处压力Pdown=0;
当研磨垫与低处有接触时,高处压力低处压力其中,hc为研磨垫刚好与低处接触时高低处高度差,tc为高度差为hc时对应的特征时间,hc和hc均为特定常数。
根据实际情况,氧化物高时,Lup=W,Ldown=S;反之,氧化物底时Lup=S,Ldown=W,其中,W为CMP缺陷检测版图的线宽;S为CMP缺陷检测版图的间距;进一步,W=W11+(n-1)*ΔW;临界区域的间距S=S11+(m-1)*ΔS,其中,n与m均为大于等于1的自然数,n与m的值由实际的工艺情况确定。
进一步,假设CMP过程分为3个阶段P1、P2和P3,运行时间分别为t1、t2和t3,P1阶段材料去除速度分别为P2阶段材料去除速度分别为P3阶段材料去除速度分别为
结合图4简单介绍CMP后的蝶形缺陷的计算过程:CMP后凹槽区域高度:
CMP后氧化层区域Cu去除高度:
CMP后氧化层区域TEOS层去除高度:
CMP后氧化层区域BD层去除高度:
CMP后氧化层区域高度=H+HCu2-CMP后氧化层区域Cu去除高度-CMP后氧化层区域TEOS层去除高度+CMP后氧化层区域BD层去除高度。
Dishing(蝶形缺陷)=CMP后凹槽区域高度-CMP后氧化层区域高度。
需要说明的是,步骤405中计算式仅为理解计算原理进行的简单说明,实际计算更为复杂,例如在P1阶段,TEOS层和BD层可能并未被去除,此时实际为零;在P2阶段开始一段时间之后才开始去除TEOS层,此时不但为零,在P2阶段TEOS层的去除时间也不等于t2。因此,实际计算时必须根据不同时刻的材料去除情况来确定公式中的具体参数。
比如,较大蝶形缺陷在28纳米工艺中可以是5纳米;较大蝶形缺陷在45纳米工艺中可以是10纳米。
步骤406:确定CMP工艺缺陷产生条件。
具体地,CMP工艺缺陷产生条件为在所述较大蝶形缺陷下,临界区域的线宽WL值和临界区域的间距SL值。
进一步,临界区域的线宽WL=W11+(L-1)*ΔW;临界区域的间距SL=S11+(L-1)*ΔS。其中,W11为初始网格线宽,S11为初始网格间距,ΔW为相邻网格线宽增长步长;ΔS为相邻网格间距增长步长。
综上所述,本发明通过建立符合CMP去除机理的CMP预测模型,并设计专门的CMP缺陷检测版图,以确定CMP工艺缺陷的产生条件,从而使版图设计者在版图设计阶段即可尽可能减少缺陷的产生,最小化缺陷区域面积,进而减小冗余金属填充数量,提高产品优良率。
以上对本发明实施例进行了详细介绍,本文中应用了具体实施方式对本发明进行了阐述,以上实施例的说明只是用于帮助理解本发明的系统及方法;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种化学机械研磨缺陷检测方法,其特征在于,所述检测方法包括:
提取CMP工艺前的材料结构信息;
确定CMP相关工艺参数;
建立符合CMP去除机理的CMP预测模型;
进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件。
2.根据权利要求1所述的化学机械研磨缺陷检测方法,其特征在于,所述材料结构信息具体包括不同材料的厚度。
3.根据权利要求2所述的化学机械研磨缺陷检测方法,其特征在于,所述CMP相关工艺参数包括:压力P0、CMP运行时间、不同材料的去除速率MRR、以及研磨垫与晶圆的相对移动速度V。
4.根据权利要求3所述的化学机械研磨缺陷检测方法,其特征在于,所述建立符合CMP去除机理的CMP预测模型具体包括:
建立材料去除模型;
确定所述去除模型表面的压力分布;
根据所述材料结构信息、所述去除模型表面的压力分布、以及CMP运行时间确定在不同阶段的不同材料去除情况;
根据所述不同材料去除情况,计算CMP后的蝶形缺陷。
5.根据权利要求4所述的化学机械研磨缺陷检测方法,其特征在于,所述进行CMP缺陷检测版图设计,确定CMP工艺缺陷产生条件具体包括:
设定左下角的起始网格线宽W11和间距S11;
确定网格最大线宽WT、网格最大间距ST;
设定相邻网格线宽增长步长ΔW、相邻网格间距增长步长ΔS;
生成CMP缺陷检测版图,利用所述CMP预测模型运算所述CMP缺陷检测版图,得出较大蝶形缺陷,从而确定CMP工艺缺陷产生条件。
6.根据权利要求5所述的化学机械研磨缺陷检测方法,其特征在于,所述CMP缺陷检测版图的总网格数为:
7.根据权利要求6所述的化学机械研磨缺陷检测方法,其特征在于,所述利用所述CMP预测模型运算所述CMP缺陷检测版图,得出较大蝶形缺陷具体包括:
由CMP缺陷检测版图的线宽W与间距S确定去除模型表面的压力分布,再根据所述材料结构信息、去除模型表面的压力分布、以及CMP运行时间确定在不同阶段的不同材料的去除情况,根据所述不同材料去除情况计算得出较大蝶形缺陷。
8.根据权利要求7所述的化学机械研磨缺陷检测方法,其特征在于,所述CMP工艺缺陷产生条件为在所述较大蝶形缺陷下,临界区域的线宽WL值和临界区域的间距SL值。
9.根据权利要求1至8任一项所述的化学机械研磨缺陷检测方法,其特征在于,所述方法还包括:
将所述CMP工艺缺陷产生条件加入版图设计规则。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610144525.1A CN107195561B (zh) | 2016-03-14 | 2016-03-14 | 一种化学机械研磨缺陷检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610144525.1A CN107195561B (zh) | 2016-03-14 | 2016-03-14 | 一种化学机械研磨缺陷检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107195561A true CN107195561A (zh) | 2017-09-22 |
CN107195561B CN107195561B (zh) | 2019-09-10 |
Family
ID=59871209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610144525.1A Active CN107195561B (zh) | 2016-03-14 | 2016-03-14 | 一种化学机械研磨缺陷检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107195561B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110851946A (zh) * | 2019-08-14 | 2020-02-28 | 中国科学院微电子研究所 | Cmp缺陷的检测方法、装置、存储介质和处理器 |
CN112331561A (zh) * | 2020-11-20 | 2021-02-05 | 上海华力集成电路制造有限公司 | 提高化学机械研磨良率的方法 |
CN113654888A (zh) * | 2021-08-09 | 2021-11-16 | 长沙学院 | 一种炭质泥岩永久变形快速预测方法 |
CN117096102A (zh) * | 2023-10-13 | 2023-11-21 | 深圳基本半导体有限公司 | 一种干法刻蚀通孔的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224098A (ja) * | 2002-01-30 | 2003-08-08 | Semiconductor Leading Edge Technologies Inc | 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体 |
US20090246893A1 (en) * | 2008-03-28 | 2009-10-01 | Fujitsu Limited | Semiconductor integrated circuit manufacturing process evaluation method |
CN101685476A (zh) * | 2008-09-25 | 2010-03-31 | 国际商业机器公司 | 在集成电路设计期间快速模拟制造影响的设备、方法和系统 |
US20100152875A1 (en) * | 2008-12-11 | 2010-06-17 | Fujitsu Limited | Estimation apparatus and estimation method |
CN102930101A (zh) * | 2012-11-01 | 2013-02-13 | 中国科学院微电子研究所 | 一种金属栅表面形貌的计算方法 |
-
2016
- 2016-03-14 CN CN201610144525.1A patent/CN107195561B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224098A (ja) * | 2002-01-30 | 2003-08-08 | Semiconductor Leading Edge Technologies Inc | 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体 |
US20090246893A1 (en) * | 2008-03-28 | 2009-10-01 | Fujitsu Limited | Semiconductor integrated circuit manufacturing process evaluation method |
CN101685476A (zh) * | 2008-09-25 | 2010-03-31 | 国际商业机器公司 | 在集成电路设计期间快速模拟制造影响的设备、方法和系统 |
US20100152875A1 (en) * | 2008-12-11 | 2010-06-17 | Fujitsu Limited | Estimation apparatus and estimation method |
CN102930101A (zh) * | 2012-11-01 | 2013-02-13 | 中国科学院微电子研究所 | 一种金属栅表面形貌的计算方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110851946A (zh) * | 2019-08-14 | 2020-02-28 | 中国科学院微电子研究所 | Cmp缺陷的检测方法、装置、存储介质和处理器 |
CN112331561A (zh) * | 2020-11-20 | 2021-02-05 | 上海华力集成电路制造有限公司 | 提高化学机械研磨良率的方法 |
CN112331561B (zh) * | 2020-11-20 | 2024-04-26 | 上海华力集成电路制造有限公司 | 提高化学机械研磨良率的方法 |
CN113654888A (zh) * | 2021-08-09 | 2021-11-16 | 长沙学院 | 一种炭质泥岩永久变形快速预测方法 |
CN113654888B (zh) * | 2021-08-09 | 2024-05-24 | 长沙学院 | 一种炭质泥岩永久变形快速预测方法 |
CN117096102A (zh) * | 2023-10-13 | 2023-11-21 | 深圳基本半导体有限公司 | 一种干法刻蚀通孔的方法 |
CN117096102B (zh) * | 2023-10-13 | 2024-01-23 | 深圳基本半导体有限公司 | 一种干法刻蚀通孔的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107195561B (zh) | 2019-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107195561A (zh) | 一种化学机械研磨缺陷检测方法 | |
TWI271798B (en) | Method and apparatus for enhanced CMP planarization using surrounded dummy design | |
US8645879B2 (en) | Algorithm of Cu interconnect dummy inserting | |
CN102117348A (zh) | 一种用冗余金属填充实现版图密度均匀化的预处理方法 | |
CN103902789A (zh) | 一种冗余图形的填充方法 | |
CN106997401B (zh) | 提取芯片版图特征的方法、cmp仿真方法及系统 | |
CN104465650A (zh) | 一种在光刻版图中添加冗余图形的方法 | |
CN108984805B (zh) | 一种改善cmp缺陷的优化方法及系统 | |
US20230005991A1 (en) | On-pitch vias for semiconductor devices and associated devices and systems | |
KR100806338B1 (ko) | 반도체 기판의 공정 후 토폴로지 제어 시스템, 화학적기계적 연마 시스템의 제어 방법, 화학적 기계적 연마시스템용 퍼지 로직 제어 장치, 및 이를 이용하여 제조된반도체 장치 | |
CN108875107B (zh) | 一种FinFET器件浅沟道隔离的平坦化仿真方法及系统 | |
CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
CN105583718B (zh) | 一种化学机械研磨方法 | |
KR100676606B1 (ko) | Cmp 공정을 위한 더미 패턴을 형성하는 방법 | |
CN103116663B (zh) | 填充冗余金属的方法及冗余金属填充模式查找表建立方法 | |
Zhang et al. | Pattern Loading Effect Optimization of BEOL Cu CMP in 14nm Technology Node | |
JP2004040004A (ja) | 配線設計データを利用した化学的機械的研磨方法、加工物の製造方法、およびデザインルール決定方法 | |
CN108231599B (zh) | 改善晶片表面平坦均匀性的方法 | |
CN108875098B (zh) | 一种高k金属栅的化学机械研磨工艺建模方法和装置 | |
CN112331561B (zh) | 提高化学机械研磨良率的方法 | |
CN114038745A (zh) | 一种HK金属栅工艺中避免NiSi产生凹陷的方法 | |
CN108560030B (zh) | 金属钨的沉积方法 | |
Zhang et al. | An Optimized Method for Cu CMP Dishing Improvement | |
CN104078416B (zh) | 硅通孔布局结构、硅通孔互联结构的形成方法 | |
CN106783803A (zh) | 一种减少光刻标记图形损失的方法和半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |