CN111524465A - 一种显示装置的制备方法 - Google Patents
一种显示装置的制备方法 Download PDFInfo
- Publication number
- CN111524465A CN111524465A CN202010531379.4A CN202010531379A CN111524465A CN 111524465 A CN111524465 A CN 111524465A CN 202010531379 A CN202010531379 A CN 202010531379A CN 111524465 A CN111524465 A CN 111524465A
- Authority
- CN
- China
- Prior art keywords
- groove
- forming
- metal
- substrate
- metal bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
Abstract
本申请公开了一种显示装置的制备方法,属于显示技术领域。本申请公开的显示装置的制备方法先在位于非显示区的衬底的一侧表面形成至少一个凹槽,凹槽内设置有至少一个第一金属凸块,第一金属凸块与衬底中从凹槽内露出的电路电连接;再利用热压键合的方式将第一金属凸块与芯片功能面上的第二金属凸块直接电连接。上述衬底上的凹槽可以对芯片的位置进行限定,降低芯片在随可弯折的衬底进行弯折的过程中发生偏移的几率,以及降低芯片发生掉落的几率,从而提高芯片与衬底电连接的可靠性。
Description
技术领域
本申请涉及显示技术领域,特别是涉及一种显示装置的制备方法。
背景技术
在显示装置产品进行组装时,可弯折衬底表面平整,且位于非显示区的衬底表面设置有外露的用于与芯片电连接的电路。通常需要先将芯片的功能面与可弯折衬底表面外露的电路电连接,然后将可弯折衬底弯折。但是在对可弯折衬底进行弯折时,弯折处产生形变,累积应力,可能导致电连接在衬底表面的芯片在衬底上发生偏移,甚至掉落,从而导致显示装置内部的电连接的可靠性降低甚至电连接失效。
发明内容
本申请主要解决的技术问题是提供一种显示装置的制备方法,能够降低芯片在衬底上发生偏移和掉落的几率。
为解决上述技术问题,本申请采用的一个技术方案是:
提供一种显示装置的制备方法,所述显示装置包括显示区和位于所述显示区外围的非显示区,所述制备方法包括:在位于所述非显示区的衬底的一侧表面形成至少一个凹槽,所述凹槽内设置有至少一个第一金属凸块,所述第一金属凸块与所述衬底中从所述凹槽内露出的电路电连接;利用热压键合的方式将所述第一金属凸块与芯片功能面上的第二金属凸块直接电连接。
其中,所述在位于所述非显示区的衬底的一侧表面形成至少一个凹槽,所述凹槽内设置有至少一个第一金属凸块的步骤包括:在位于所述非显示区的衬底的一侧表面形成一个所述凹槽;在所述凹槽内形成间隔排布的多个所述第一金属凸块,所述显示装置水平放置时所述第一金属凸块的上表面不低于所述凹槽周围的所述衬底表面。
其中,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤包括:将包含多个镂空格的镂空板体置于所述凹槽内,所述镂空板体的厚度大于或等于所述凹槽的深度;在所述镂空格内形成所述第一金属凸块;移除所述镂空板体。
其中,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤之前,包括:在所述凹槽内形成间隔设置的多个有机绝缘的柱状体,所述柱状体的高度小于所述凹槽的深度;所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤包括:在一个所述柱状体远离所述凹槽的一侧表面形成一个所述第一金属凸块,以及在每个所述柱状体的侧面形成第一金属涂层,以使所述第一金属凸块通过所述第一金属涂层与所述衬底中从所述凹槽内露出的电路电连接。
其中,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的的步骤之后,还包括:在所述凹槽未被占据的空间内形成有机绝缘的填充体,所述填充体的厚度小于或等于所述凹槽的深度。
其中,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤包括:在所述凹槽内形成有机绝缘层,所述有机绝缘层设置有多个通孔,所述有机绝缘层的厚度大于或等于所述凹槽的深度;在所述通孔内形成所述第一金属凸块。
其中,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤包括:在所述凹槽内形成间隔排布的多个第一金属部;在所述第一金属部远离所述凹槽的一侧表面形成第二金属部,所述第二金属部在所述凹槽底部的正投影的尺寸小于或等于所述第一金属部在所述凹槽底部的正投影的尺寸。
或者,所述在位于所述非显示区的衬底的一侧表面形成至少一个凹槽,所述凹槽内设置有至少一个第一金属凸块的步骤包括:在位于所述非显示区的衬底的一侧表面形成间隔排布的多个所述凹槽;在每个所述凹槽的底部形成有机绝缘的填充体,所述填充体的厚度小于所述凹槽的深度;在一个所述填充体上形成一个所述第一金属凸块,所述显示装置水平放置时所述第一金属凸块的上表面不低于所述凹槽周围所述衬底的表面。
其中,所述在一个所述填充体上形成一个所述第一金属凸块的步骤包括:在所述凹槽侧壁以及所述填充体远离所述凹槽的一侧表面形成溅射金属层;在所述溅射金属层上形成所述第一金属凸块。
其中,所述第一金属凸块的材料包括金。
本申请的有益效果是:区别于现有技术的情况,本申请提供的显示装置的制备方法先在位于非显示区的衬底的一侧表面形成至少一个凹槽,凹槽内设置有至少一个第一金属凸块,第一金属凸块与衬底中从凹槽内露出的电路电连接;再利用热压键合的方式将第一金属凸块与芯片功能面上的第二金属凸块直接电连接。上述衬底上的凹槽可以对芯片的位置进行限定,降低芯片在随可弯折的衬底进行弯折的过程中发生偏移的几率,以及降低芯片发生掉落的几率,从而提高芯片与衬底电连接的可靠性。
附图说明
为了更清楚地说明本申请实施方式中的技术方案,下面将对实施方式描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1为本申请显示装置的制备方法一实施方式的流程示意图;
图2a为图1中步骤S11对应的一实施方式的结构示意图;
图2b为图1中步骤S12对应的一实施方式的结构示意图;
图3为图1中步骤S11包括的步骤一实施方式的流程示意图;
图4a为图3中步骤S21对应的一实施方式的结构示意图;
图4b为图3中步骤S22对应的一实施方式的结构示意图;
图5为图3中步骤S22包括的步骤一实施方式的流程示意图;
图6a为图5中步骤S31对应的一实施方式的结构示意图;
图6b为镂空板体一实施方式的俯视结构示意图;
图6c为图5中步骤S32对应的一实施方式的结构示意图;
图6d为图5中步骤S33对应的一实施方式的结构示意图;
图7为图3中步骤S22包括的步骤另一实施方式的流程示意图;
图8a为图7中步骤S41对应的一实施方式的结构示意图;
图8b为图7中步骤S42对应的一实施方式的结构示意图;
图9为图1中步骤S11包括的步骤另一实施方式的流程示意图;
图10a为图9中步骤S52对应的一实施方式的结构示意图;
图10b为图9中步骤S53对应的一实施方式的结构示意图;
图11a为本申请中衬底一实施方式的结构示意图;
图11b为本申请中衬底另一实施方式的结构示意图;
图12为图3中步骤S22包括的步骤另一实施方式的流程示意图;
图13a为图12中步骤S61对应的一实施方式的结构示意图;
图13b为图12中步骤S62对应的一实施方式的结构示意图;
图14为图1中步骤S11包括的步骤另一实施方式的流程示意图;
图15a为图14中步骤S71对应的一实施方式的结构示意图
图15b为图14中步骤S72对应的一实施方式的结构示意图;
图15c为图14中步骤S73对应的一实施方式的结构示意图;
图15d为图14中步骤S74对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图,对本申请实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本申请一部分实施方式,而不是全部实施方式。基于本申请中的实施方式,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
请参阅图1,图1为本申请显示装置的制备方法一实施方式的流程示意图,该制备方法包括如下步骤:
S11,在位于非显示区的衬底的一侧表面形成至少一个凹槽,凹槽内设置有至少一个第一金属凸块,第一金属凸块与衬底中从凹槽内露出的电路电连接。
具体地,请参阅图2a,图2a为图1中步骤S11对应的一实施方式的结构示意图,在位于非显示区的衬底11的一侧表面形成至少一个凹槽12,凹槽12内设置有至少一个第一金属凸块13,第一金属凸块13与衬底11中从凹槽12内露出的电路(图未示)电连接,图2a中示意性画出在衬底11的一侧表面形成一个凹槽12,凹槽12内设置有两个第一金属凸块13的情况。优选地,第一金属凸块的材料包括金(Au),金凸块比较软,在热压键合过程中可以容纳一定的应力。在本实施方式中,衬底11具有柔性,可以发生弯折,其主体可以为玻璃等透明的材质。
S12,利用热压键合的方式将第一金属凸块与芯片功能面上的第二金属凸块直接电连接。
具体地,请参阅图2b,图2b为图1中步骤S12对应的一实施方式的结构示意图,在凹槽12内形成第一金属凸块13之后,利用热压键合的方式将第一金属凸块13与芯片100功能面上的第二金属凸块200直接电连接。其中,热压键合工艺的温度、压力、时间可以按照实际需求进行调节,只要能够实现第一金属凸块13与第二金属凸块200之间的电连接即可,本申请对此不作限定。
本实施方式中,将芯片100上第二金属凸块200与衬底11上的第一金属凸块13连接之后,将衬底11弯折,以进行显示装置的后续组装步骤,在将衬底11弯折的过程中,衬底11上的凹槽12可以对芯片100的位置进行限定,降低芯片100发生偏移的几率,以及降低芯片100掉落的几率,从而提高显示装置内部芯片100与衬底11电连接的可靠性。
在另一实施方式中,请参阅图3,图3为图1中步骤S11包括的步骤一实施方式的流程示意图,在位于非显示区的衬底的一侧表面形成至少一个凹槽,凹槽内设置有至少一个第一金属凸块的步骤包括:
S21,在位于非显示区的衬底的一侧表面形成一个凹槽。
具体地,请参阅图4a,图4a为图3中步骤S21对应的一实施方式的结构示意图,在位于非显示区的衬底21的一侧表面形成一个凹槽22,具体可在衬底21形成之后再利用刻蚀的方式形成凹槽22,也可以在衬底21形成的过程中利用特殊的模具形成带有凹槽22的衬底21。衬底21内部的电路从凹槽22中露出,便于与其他器件电连接。
S22,在凹槽内形成间隔排布的多个第一金属凸块,显示装置水平放置时第一金属凸块的上表面不低于凹槽周围的衬底表面。
具体地,请参阅图4b,图4b为图3中步骤S22对应的一实施方式的结构示意图,形成凹槽22之后,在凹槽22内形成间隔排布的多个第一金属凸块23,显示装置水平放置时第一金属凸块23的上表面A不低于凹槽22周围的衬底21的表面B,为了方便后续与芯片上的第二金属凸块电连接,第一金属凸块23的上表面A优选与凹槽22周围的衬底21的表面B齐平,或者高于凹槽22周围的衬底21的表面B。图4b中示意性画出凹槽22内设置有三个第一金属凸块23,且第一金属凸块23的上表面A与凹槽22周围的衬底21的表面B齐平的情况。
本实施方式通过在位于非显示区的衬底21的一侧表面形成一个凹槽22,并在凹槽22内设置多个第一金属凸块23,使得衬底21后续与芯片连接好之后,在弯折的过程中凹槽22可以对芯片的位置进行限定,降低芯片发生偏移的几率,以及降低芯片掉落的几率,从而提高显示装置内部芯片与衬底21电连接的可靠性。而且,第一金属凸块23之间的空间也可以使其在热压键合过程中适应于压力产生一定的形变。
在另一实施方式中,请参阅图5,图5为图3中步骤S22包括的步骤一实施方式的流程示意图,在凹槽内形成间隔排布的多个第一金属凸块的步骤包括:
S31,将包含多个镂空格的镂空板体置于凹槽内,镂空板体的厚度大于或等于凹槽的深度。
具体地,请参阅图6a,图6a为图5中步骤S31对应的一实施方式的结构示意图,将预先制备的包含多个镂空格D的镂空板体34(例如,网版等)置于衬底31表面的凹槽32内(可参阅图6b,图6b为镂空板体一实施方式的俯视结构示意图),镂空板体34的厚度大于或等于凹槽32的深度,图6a中示意性画出镂空板体34的厚度大于凹槽32的深度的情况。可以理解的是,为了将镂空板体34置于凹槽32内,镂空板体34的尺寸略小于凹槽32的尺寸。为了在形成第一金属凸块33的过程中,镂空板体34不发生移动,可以使用可移除胶(如双面胶,图未示)将镂空板体34固定在凹槽32底部。
S32,在镂空格内形成第一金属凸块。
具体地,请参阅图6c,图6c为图5中步骤S32对应的一实施方式的结构示意图,将镂空板体34固定于凹槽32内之后,在每个镂空格D内形成第一金属凸块33。为了方便在镂空格D内形成第一金属凸块33,镂空板体34优选金属材质,还可以先在镂空格D内涂刷金属层,比如金层,再在金层上电镀形成第一金属凸块33,比如金凸块;也可以在金层上先电镀形成铜柱,再在铜柱上形成金层,铜柱及其上的金层形成第一金属凸块33。
S33,移除镂空板体。
具体地,请参阅图6d,图6d为图5中步骤S33对应的一实施方式的结构示意图,在镂空格D内形成第一金属凸块33之后,移除镂空板体34,得到凹槽32内间隔设置有三个第一金属凸块33的结构。本实施方式中由于镂空板体34的厚度大于凹槽32的深度,第一金属凸块33的高度也大于凹槽32的深度,便于后续通过热压键合的方式与芯片功能面上的第二金属凸块直接电连接。
本实施方式利用镂空板体34的镂空格D定位第一金属凸块33的在凹槽32内的排布,通过镂空板体34的厚度控制第一金属凸块33的高度,从而在凹槽32内形成间隔排布的第一金属凸块33,操作方便,工艺难度低。而且,第一金属凸块33之间的空间也可以使其在热压键合过程中适应于压力产生一定的形变。
在另一个实施方式中,请参阅图7,图7为图3中步骤S22包括的步骤另一实施方式的流程示意图,在凹槽内形成间隔排布的多个第一金属凸块的步骤包括:
S41,在凹槽内形成间隔排布的多个第一金属部。
具体地,请参阅图8a,图8a为图7中步骤S41对应的一实施方式的结构示意图,在位于非显示区的衬底41的一侧表面形成一个凹槽42之后,在凹槽42内形成间隔排布的多个第一金属部431,第一金属部431与衬底41中从凹槽42内露出的电路(图未示)电连接。优选第一金属部431的高度低于凹槽42的深度。
S42,在第一金属部远离凹槽的一侧表面形成第二金属部,第二金属部在凹槽底部的正投影的尺寸小于或等于第一金属部在凹槽底部的正投影的尺寸。
具体地,请参阅图8b,图8b为图7中步骤S42对应的一实施方式的结构示意图,在凹槽42内形成间隔排布的多个第一金属部431之后,在第一金属部431远离凹槽42的一侧表面形成第二金属部432,第二金属部432在凹槽42底部的正投影的尺寸小于或等于第一金属部431在凹槽42底部的正投影的尺寸。第一金属部431和第二金属部432形成第一金属凸块43,优选第一金属部431和第二金属部432的高度之和大于或等于凹槽42的深度。
本实施方式通过在凹槽42内先形成间隔排布的第一金属部431,再对应于第一金属部431形成尺寸更小的第二金属部432,既能够形成多个间隔排布的第一金属凸块43,又能够减少金属的使用量,在降低芯片在衬底41上的偏移几率的同时节约成本。而且,第一金属凸块43之间的空间也可以使其在热压键合过程中适应于压力产生一定的形变。
在另一实施方式中,请参阅图9,图9为图1中步骤S11包括的步骤另一实施方式的流程示意图,在位于非显示区的衬底的一侧表面形成至少一个凹槽,凹槽内设置有至少一个第一金属凸块的步骤包括:
S51,在位于非显示区的衬底的一侧表面形成一个凹槽。
S52,在凹槽内形成间隔设置的多个有机绝缘的柱状体,柱状体的高度小于凹槽的深度。
具体地,请参阅图10a,图10a为图9中步骤S52对应的一实施方式的结构示意图,在位于非显示区的衬底51的一侧表面形成一个凹槽52之后,在凹槽52内形成间隔设置的多个有机绝缘的柱状体54,柱状体54的高度小于凹槽52的深度。图10a示意性画出在凹槽52内形成间隔设置的两个聚酰乙胺柱状体54的情况。具体形成过程可以为:将预先定制的模具置于凹槽52内,再将熔融状态的聚酰乙胺置至模具内,待聚酰乙胺成型后,移除模具,得到间隔排布在凹槽52内的聚酰乙胺柱状体54。也可以预定制好聚酰乙胺柱状体54,再通过黏贴的方式固定在凹槽52内。
S53,在一个柱状体远离凹槽的一侧表面形成一个第一金属凸块,以及在每个柱状体的侧面形成第一金属涂层,以使第一金属凸块通过第一金属涂层与衬底中从凹槽内露出的电路电连接。
具体地,请参阅图10b,图10b为图9中步骤S53对应的一实施方式的结构示意图,在凹槽52内形成间隔设置的多个有机绝缘的柱状体54之后,在一个柱状体54远离凹槽52的一侧表面形成一个第一金属凸块53,以及在每个柱状体54的侧面形成第一金属涂层55,以使第一金属凸块53通过第一金属涂层55与衬底51中从凹槽52内露出的电路电连接。具体可采用涂刷的工艺在柱状体54的各个表面形成金属层,为保证电连接的可靠性,可以控制涂刷工艺使金属层的厚度尽量厚,其中,涂刷在每个柱状体54远离凹槽52的一侧表面的金属层成为第一金属凸块53,涂刷在每个柱状体54的侧面的金属层成为第一金属涂层55。
本实施方式通过先在凹槽52内形成多个柱状体54,再在柱状体54的多个表面涂刷金属层而形成第一金属凸块53及使第一金属凸块53与衬底51中从凹槽52内露出的电路电连接的第一金属涂层55,既能够形成多个间隔排布的第一金属凸块53,又能够减少金属的使用量,在降低与芯片的偏移几率的同时节约成本。而且,有机绝缘的柱状体54材质较软,在热压键合过程中可以适应于压力产生一定的形变。
在另外的实施方式中,在凹槽内形成间隔排布的多个第一金属凸块之后,还可以包括如下步骤:在凹槽未被占据的空间内形成有机绝缘的填充体,填充体的厚度小于或等于凹槽的深度。具体可参阅图11a和图11b,图11a为本申请中衬底一实施方式的结构示意图,图11b为本申请中衬底另一实施方式的结构示意图。其中,图11a为在上述实施方式中图6d所示衬底31的凹槽32未被占据的空间内形成有机绝缘的填充体35,图11b为在上述实施方式中图10b所示衬底51的凹槽52未被占据的空间内形成有机绝缘的填充体56,填充体35和填充体56的厚度均小于或等于凹槽的深度,图11a示意性画出填充体35的厚度小于凹槽32的深度的情况,图11b示意性画出填充体56的厚度等于凹槽52的深度的情况。其中,上述各填充体的材质可以为聚酰亚胺、聚四氟乙烯或者聚碳酸酯等非导电材料。本实施方式通过在凹槽未被占据的空间内形成有机绝缘的填充体,可以进一步稳固第一金属凸块,进一步降低衬底弯折过程中第一金属凸块和第二金属凸块发生偏移的几率,同时也降低芯片掉落的几率。而且,有机绝缘的填充体材质较软,在热压键合过程中可以适应于压力产生一定的形变。
在另一实施方式中,请参阅图12,图12为图3中步骤S22包括的步骤另一实施方式的流程示意图,在凹槽内形成间隔排布的多个第一金属凸块的步骤还可以包括:
S61,在凹槽内形成有机绝缘层,有机绝缘层设置有多个通孔,有机绝缘层的厚度大于或等于凹槽的深度。
具体地,请参阅图13a,图13a为图12中步骤S61对应的一实施方式的结构示意图,在衬底61的凹槽62内形成有机绝缘层64,有机绝缘层64设置有多个通孔E,有机绝缘层64的厚度大于或等于凹槽62的深度。例如可以选择聚酰乙胺材质的有机绝缘层64,将其熔融之后置于凹槽62内,利用模具在有机绝缘层64上设置三个通孔E,待熔融的有机绝缘层64固化成型之后,便形成所需的结构。
S62,在通孔内形成第一金属凸块。
具体地,请参阅图13b,图13b为图12中步骤S62对应的一实施方式的结构示意图,在凹槽62内形成带有多个通孔E的有机绝缘层64之后,在通孔E内采用电镀或者沉积的方式形成第一金属凸块63,由于有机绝缘层64的厚度大于或等于凹槽62的深度,可控制第一金属凸块63的高度也大于或等于凹槽62的深度,图13b示意性画出第一金属凸块63的高度大于凹槽62的深度的情况。
本实施方式通过先形成带有多个通孔E的有机绝缘层64,再在通孔E内形成第一金属凸块63,即能够在凹槽62内形成在多个间隔排布的第一金属凸块63,又能够通过有机绝缘层64稳固第一金属凸块63,使得衬底61后续与芯片连接好之后,在弯折的过程中凹槽62可以对芯片的位置进行限定,降低芯片发生偏移的几率,以及降低芯片掉落的几率,从而提高显示装置内部芯片与衬底61电连接的可靠性。而且,有机绝缘层64的材质较软,在热压键合过程中可以适应于压力产生一定的形变。
在另一实施方式中,请参阅图14,图14为图1中步骤S11包括的步骤另一实施方式的流程示意图,在位于非显示区的衬底的一侧表面形成至少一个凹槽,凹槽内设置有至少一个第一金属凸块的步骤包括:
S71,在位于非显示区的衬底的一侧表面形成间隔排布的多个凹槽。
具体地,请参阅图15a,图15a为图14中步骤S71对应的一实施方式的结构示意图,在位于非显示区的衬底71的一侧表面形成间隔排布的多个凹槽72,例如可在衬底71形成之后再利用刻蚀的方式形成多个凹槽72,也可以在衬底71形成的过程中利用特殊的模具形成带有多个凹槽72的衬底71,图15a示意性画出衬底71带有四个凹槽72的情况。其中,衬底71内部的电路从每个凹槽72中露出,便于与其他器件电连接。
S72,在每个凹槽的底部形成有机绝缘的填充体,填充体的厚度小于凹槽的深度。
具体地,请参阅图15b,图15b为图14中步骤S72对应的一实施方式的结构示意图,在位于非显示区的衬底71的一侧表面形成间隔排布的多个凹槽72之后,在每个凹槽72的底部形成有机绝缘的填充体74,填充体74的厚度小于凹槽72的深度。其中,填充体74的材质可以为聚酰亚胺、聚四氟乙烯或者聚碳酸酯等非导电材料。
S73,在凹槽侧壁以及填充体远离凹槽的一侧表面形成溅射金属层。
具体地,请参阅图15c,图15c为图14中步骤S73对应的一实施方式的结构示意图,在每个凹槽72的底部形成有机绝缘的填充体74之后,在凹槽72的侧壁以及填充体74远离凹槽72的一侧表面形成溅射金属层75,便于后续形成第一金属凸块73。其中,凹槽72的侧壁上的溅射金属层75与衬底71中从凹槽72的侧壁露出的电路电连接。
S74,在溅射金属层上形成第一金属凸块。
具体地,请参阅图15d,图15d为图14中步骤S74对应的一实施方式的结构示意图,形成溅射金属层75之后,在溅射金属层75上形成第一金属凸块73,例如通过电镀的方式形成第一金属凸块73,溅射金属层75可以相当于电镀工艺的种子层,能够提高第一金属凸块73的品质。
本实施方式中,步骤S73和步骤S74可以合并为一个步骤,例如直接在每个凹槽72内的填充体74上形成第一金属凸块73,其中,显示装置水平放置时第一金属凸块73的上表面不低于凹槽72周围衬底71的表面,第一金属凸块73的形成方式与上述步骤S62所述类似,此处不再赘述。
本实施方式通过在衬底71表面形成多个凹槽72,再在每个凹槽72内依次形成有机绝缘的填充体74和第一金属凸块73,即能够形成在多个间隔排布的第一金属凸块73,且衬底71本身又可以起到稳固第一金属凸块73的作用,填充体74还能够减少金属的使用,使得衬底71与芯片连接之后,在衬底71的弯折过程中,第一金属凸块73和第二金属凸块发生偏移的几率进一步降低,同时也节约成本。而且,有机绝缘的填充体74的材质较软,在热压键合过程中可以适应于压力产生一定的形变。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种显示装置的制备方法,所述显示装置包括显示区和位于所述显示区外围的非显示区,其特征在于,包括:
在位于所述非显示区的衬底的一侧表面形成至少一个凹槽,所述凹槽内设置有至少一个第一金属凸块,所述第一金属凸块与所述衬底中从所述凹槽内露出的电路电连接;
利用热压键合的方式将所述第一金属凸块与芯片功能面上的第二金属凸块直接电连接。
2.根据权利要求1所述的制备方法,其特征在于,所述在位于所述非显示区的衬底的一侧表面形成至少一个凹槽,所述凹槽内设置有至少一个第一金属凸块的步骤包括:
在位于所述非显示区的衬底的一侧表面形成一个所述凹槽;
在所述凹槽内形成间隔排布的多个所述第一金属凸块,所述显示装置水平放置时所述第一金属凸块的上表面不低于所述凹槽周围的所述衬底表面。
3.根据权利要求2所述的制备方法,其特征在于,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤包括:
将包含多个镂空格的镂空板体置于所述凹槽内,所述镂空板体的厚度大于或等于所述凹槽的深度;
在所述镂空格内形成所述第一金属凸块;
移除所述镂空板体。
4.根据权利要求2所述的制备方法,其特征在于,
所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤之前,包括:
在所述凹槽内形成间隔设置的多个有机绝缘的柱状体,所述柱状体的高度小于所述凹槽的深度;
所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤包括:在一个所述柱状体远离所述凹槽的一侧表面形成一个所述第一金属凸块,以及在每个所述柱状体的侧面形成第一金属涂层,以使所述第一金属凸块通过所述第一金属涂层与所述衬底中从所述凹槽内露出的电路电连接。
5.根据权利要求3或者4所述的制备方法,其特征在于,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的的步骤之后,还包括:
在所述凹槽未被占据的空间内形成有机绝缘的填充体,所述填充体的厚度小于或等于所述凹槽的深度。
6.根据权利要求2所述的制备方法,其特征在于,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤包括:
在所述凹槽内形成有机绝缘层,所述有机绝缘层设置有多个通孔,所述有机绝缘层的厚度大于或等于所述凹槽的深度;
在所述通孔内形成所述第一金属凸块。
7.根据权利要求2所述的制备方法,其特征在于,所述在所述凹槽内形成间隔排布的多个所述第一金属凸块的步骤包括:
在所述凹槽内形成间隔排布的多个第一金属部;
在所述第一金属部远离所述凹槽的一侧表面形成第二金属部,所述第二金属部在所述凹槽底部的正投影的尺寸小于或等于所述第一金属部在所述凹槽底部的正投影的尺寸。
8.根据权利要求1所述的制备方法,其特征在于,所述在位于所述非显示区的衬底的一侧表面形成至少一个凹槽,所述凹槽内设置有至少一个第一金属凸块的步骤包括:
在位于所述非显示区的衬底的一侧表面形成间隔排布的多个所述凹槽;
在每个所述凹槽的底部形成有机绝缘的填充体,所述填充体的厚度小于所述凹槽的深度;
在一个所述填充体上形成一个所述第一金属凸块,所述显示装置水平放置时所述第一金属凸块的上表面不低于所述凹槽周围所述衬底的表面。
9.根据权利要求8所述的制备方法,其特征在于,所述在一个所述填充体上形成一个所述第一金属凸块的步骤包括:
在所述凹槽侧壁以及所述填充体远离所述凹槽的一侧表面形成溅射金属层;
在所述溅射金属层上形成所述第一金属凸块。
10.根据权利要求1所述的制备方法,其特征在于,所述第一金属凸块的材料包括金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010531379.4A CN111524465B (zh) | 2020-06-11 | 2020-06-11 | 一种显示装置的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010531379.4A CN111524465B (zh) | 2020-06-11 | 2020-06-11 | 一种显示装置的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111524465A true CN111524465A (zh) | 2020-08-11 |
CN111524465B CN111524465B (zh) | 2022-06-21 |
Family
ID=71911916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010531379.4A Active CN111524465B (zh) | 2020-06-11 | 2020-06-11 | 一种显示装置的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111524465B (zh) |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11337777A (ja) * | 1998-05-28 | 1999-12-10 | Kyocera Corp | 光素子実装用基板ならびに光素子実装構造 |
TW457681B (en) * | 2000-04-20 | 2001-10-01 | Advanced Semiconductor Eng | Chip packaging method |
CN1619807A (zh) * | 2004-12-06 | 2005-05-25 | 友达光电股份有限公司 | 包括集成电路芯片的基板及其上的集成电路 |
CN101431030A (zh) * | 2007-11-07 | 2009-05-13 | 联测科技股份有限公司 | 半导体装置的制造方法 |
CN101770962A (zh) * | 2008-12-29 | 2010-07-07 | 国际商业机器公司 | 改善半导体器件中的焊料凸块连接的结构和方法 |
US20110133332A1 (en) * | 2009-12-08 | 2011-06-09 | Samsung Electro-Mechanics Co., Ltd. | Package substrate and method of fabricating the same |
CN103050462A (zh) * | 2011-10-12 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 半导体器件封装件及方法 |
CN103413780A (zh) * | 2013-08-20 | 2013-11-27 | 厦门大学 | 一种基于熔融玻璃骨架的三维通孔互联结构制作方法 |
CN103681358A (zh) * | 2012-08-31 | 2014-03-26 | 富葵精密组件(深圳)有限公司 | 芯片封装基板和结构及其制作方法 |
CN104485316A (zh) * | 2013-03-08 | 2015-04-01 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
US20170047302A1 (en) * | 2015-08-13 | 2017-02-16 | Fujitsu Limited | Electronic apparatus and method for manufacturing electronic apparatus |
CN106601628A (zh) * | 2016-12-30 | 2017-04-26 | 通富微电子股份有限公司 | 一种芯片的封装方法及芯片封装结构 |
CN107910336A (zh) * | 2017-11-30 | 2018-04-13 | 昆山国显光电有限公司 | 阵列基板及其制造方法及显示屏 |
CN109786540A (zh) * | 2019-01-24 | 2019-05-21 | 南通沃特光电科技有限公司 | 一种led封装结构及其封装方法 |
CN110416331A (zh) * | 2018-04-28 | 2019-11-05 | 世界先进积体电路股份有限公司 | 半导体装置及其形成方法 |
CN110491852A (zh) * | 2019-08-02 | 2019-11-22 | 武汉华星光电半导体显示技术有限公司 | 邦定结构及其制备方法、显示面板 |
CN110544434A (zh) * | 2019-09-04 | 2019-12-06 | 云谷(固安)科技有限公司 | 显示面板及其制作方法、显示装置 |
CN111162022A (zh) * | 2020-04-03 | 2020-05-15 | Tcl华星光电技术有限公司 | 显示面板的修复装置 |
-
2020
- 2020-06-11 CN CN202010531379.4A patent/CN111524465B/zh active Active
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11337777A (ja) * | 1998-05-28 | 1999-12-10 | Kyocera Corp | 光素子実装用基板ならびに光素子実装構造 |
TW457681B (en) * | 2000-04-20 | 2001-10-01 | Advanced Semiconductor Eng | Chip packaging method |
CN1619807A (zh) * | 2004-12-06 | 2005-05-25 | 友达光电股份有限公司 | 包括集成电路芯片的基板及其上的集成电路 |
CN101431030A (zh) * | 2007-11-07 | 2009-05-13 | 联测科技股份有限公司 | 半导体装置的制造方法 |
CN101770962A (zh) * | 2008-12-29 | 2010-07-07 | 国际商业机器公司 | 改善半导体器件中的焊料凸块连接的结构和方法 |
US20110133332A1 (en) * | 2009-12-08 | 2011-06-09 | Samsung Electro-Mechanics Co., Ltd. | Package substrate and method of fabricating the same |
CN103050462A (zh) * | 2011-10-12 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 半导体器件封装件及方法 |
CN103681358A (zh) * | 2012-08-31 | 2014-03-26 | 富葵精密组件(深圳)有限公司 | 芯片封装基板和结构及其制作方法 |
CN104485316A (zh) * | 2013-03-08 | 2015-04-01 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
CN103413780A (zh) * | 2013-08-20 | 2013-11-27 | 厦门大学 | 一种基于熔融玻璃骨架的三维通孔互联结构制作方法 |
US20170047302A1 (en) * | 2015-08-13 | 2017-02-16 | Fujitsu Limited | Electronic apparatus and method for manufacturing electronic apparatus |
CN106601628A (zh) * | 2016-12-30 | 2017-04-26 | 通富微电子股份有限公司 | 一种芯片的封装方法及芯片封装结构 |
CN107910336A (zh) * | 2017-11-30 | 2018-04-13 | 昆山国显光电有限公司 | 阵列基板及其制造方法及显示屏 |
CN110416331A (zh) * | 2018-04-28 | 2019-11-05 | 世界先进积体电路股份有限公司 | 半导体装置及其形成方法 |
CN109786540A (zh) * | 2019-01-24 | 2019-05-21 | 南通沃特光电科技有限公司 | 一种led封装结构及其封装方法 |
CN110491852A (zh) * | 2019-08-02 | 2019-11-22 | 武汉华星光电半导体显示技术有限公司 | 邦定结构及其制备方法、显示面板 |
CN110544434A (zh) * | 2019-09-04 | 2019-12-06 | 云谷(固安)科技有限公司 | 显示面板及其制作方法、显示装置 |
CN111162022A (zh) * | 2020-04-03 | 2020-05-15 | Tcl华星光电技术有限公司 | 显示面板的修复装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111524465B (zh) | 2022-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101466252B1 (ko) | 미세 피치 마이크로 접촉부 및 그 형성 방법 | |
US10886250B2 (en) | Structures and methods for low temperature bonding using nanoparticles | |
KR100458754B1 (ko) | 회로기판과그제조방법,그회로기판을사용한범프식콘택트헤드와반도체부품실장모듈 | |
CN1072840C (zh) | 用于将半导体器件安装到基片上的方法 | |
CN109378328B (zh) | Oled显示面板及oled显示装置 | |
US8008120B2 (en) | Method for producing electronic part package | |
CN109001943A (zh) | 一种显示模组及其制作方法以及电子装置 | |
US20070094874A1 (en) | Methods for forming connection structures for microelectronic devices | |
US7193157B2 (en) | Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip | |
CN109698160B (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
CN103748977A (zh) | 部件安装印刷电路基板及其制造方法 | |
TWI822659B (zh) | 用於低溫接合的結構和方法 | |
CN111524465B (zh) | 一种显示装置的制备方法 | |
US6380681B1 (en) | Video Display and manufacturing method therefor | |
CN111524466B (zh) | 一种显示装置的制备方法 | |
CN111564107B (zh) | 一种显示装置的制备方法 | |
CN102224587A (zh) | 引线框、使用该引线框的半导体装置、该半导体装置的中间产品以及它们的制造方法 | |
CN112331689A (zh) | 一种阵列基板、显示面板及其制备方法、显示装置 | |
JP5874546B2 (ja) | 半導体装置の実装構造 | |
CN106373923A (zh) | 柔性显示面板及其制作方法和电子产品及其显示器 | |
CN105142342A (zh) | 一种摄像头模组软板保护层制作方法及摄像头模组软板保护层 | |
CN114025476B (zh) | 一种电化学检测电极的集成线路板结构及其制作方法 | |
WO2003042753A1 (en) | Display with micro pockets | |
CN111081693B (zh) | 发光组件封装结构及其制造方法 | |
TWM634739U (zh) | 載板結構及載板封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |