CN111490058A - 半导体组件及其制造方法 - Google Patents

半导体组件及其制造方法 Download PDF

Info

Publication number
CN111490058A
CN111490058A CN201910110960.6A CN201910110960A CN111490058A CN 111490058 A CN111490058 A CN 111490058A CN 201910110960 A CN201910110960 A CN 201910110960A CN 111490058 A CN111490058 A CN 111490058A
Authority
CN
China
Prior art keywords
regions
doped
doped region
region
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910110960.6A
Other languages
English (en)
Other versions
CN111490058B (zh
Inventor
钟志平
苏俊铭
何明祐
毕嘉慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN111490058A publication Critical patent/CN111490058A/zh
Application granted granted Critical
Publication of CN111490058B publication Critical patent/CN111490058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开一种半导体组件及其制造方法。半导体组件包括基底以及位于基底中的第一掺杂区、多个第二掺杂区与多个光电二极管，且包括设置于基底上的多个彩色滤光图案。基底具有第一导电型，而第一掺杂区与第二掺杂区具有第二导电型。光电二极管由基底的顶面向内部延伸。多个彩色滤光图案分别纵向地交叠于多个光电二极管。多个第二掺杂区接触于第一掺杂区并位于多个光电二极管与第一掺杂区之间。两两相邻的第二掺杂区之间具有上间隔区，多个上间隔区纵向地交叠于多个彩色滤光图案中具有穿透波长在620nm至1000nm范围中的若干者。

Description

半导体组件及其制造方法
技术领域
本发明涉及一种半导体组件及其制造方法，且特别是涉及一种影像传感器(imagesensor)及其制造方法。
背景技术
利用半导体制作工艺制作的影像传感器(image sensor)可用来感测入射至基底的光线。影像传感器利用感测单元数组来接收光能量并转换为数字信号。然而，因基底对不同波长光的吸收深度不同，各感测单元之间会存在不同程度的串扰(crosstalk)问题。具体而言，基底对于波长较长的入射光需具有较大的吸收深度，来增加对光子的吸收效率。在基底深处因入射光产生的载流子已远离感测单元的电场范围，而可扩散至邻近其他颜色的感测单元。如此一来，造成各种颜色的感测单元无法吸收仅由对应的色光所产生的载流子，而产生感测误差。
发明内容
本发明提供一种半导体组件及其制造方法。半导体组件可作为影像传感器，且可降低相邻感测单元之间的串扰。
本发明的半导体组件包括基底、多个光电二极管、多个彩色滤光图案、第一掺杂区以及多个第二掺杂区。基底具有第一导电型。多个光电二极管由基底的顶面向基底的内部延伸。多个彩色滤光图案设置于基底上，且分别纵向地交叠于多个光电二极管。第一掺杂区设置于基底中且具有第二导电型。多个第二掺杂区设置于基底中且具有所述第二导电型。多个第二掺杂区接触于第一掺杂区并位于多个光电二极管与第一掺杂区之间。两两相邻的第二掺杂区之间具有上间隔区，多个上间隔区纵向地交叠于多个彩色滤光图案中具有穿透波长在620nm至1000nm范围中的若干者。
在一些实施例中，基底包括半导体基板以及外延层。外延层设置于半导体基板上。第一掺杂区由半导体基板内延伸至外延层的底部中，且多个第二掺杂区位于外延层内。
在一些实施例中，第一掺杂区连续地延伸，且垂直地交叠于多个第二掺杂区与多个光电二极管。
在一些实施例中，第一掺杂区的顶面定义出多个上间隔区的底面。
在一些实施例中，第一掺杂区的数量为多数。两两相邻第一掺杂区之间具有下间隔区，多个下间隔区分别纵向地连通于多个上间隔区中的若干者。
在一些实施例中，多个下间隔区垂直地交叠于多个彩色滤光图案中穿透波长在760nm至1000nm的范围内的一者。
在一些实施例中，多个第二掺杂区延伸至第一掺杂区中。
在一些实施例中，半导体组件还包括第三掺杂区。第三掺杂区设置于基底中且具有第二导电型。第三掺杂区电连接于多个第二掺杂区与第一掺杂区。
在一些实施例中，半导体组件还包括多个隔离结构，由基底的顶面往基底的内部延伸，且分别位于两相邻光电二极管之间。
在一些实施例中，多个隔离结构的深度小于多个光电二极管的深度。
在一些实施例中，多个隔离结构的深度大于多个光电二极管的深度。
在一些实施例中，半导体组件还包括多个场掺杂区，设置于基底中且具有第一导电型。多个隔离结构位于多个场掺杂区中。
本发明实施例的半导体组件的制造方法包括：在半导体基板内形成第一初始掺杂区，其中半导体基板具有第一导电型，且第一初始掺杂区具有第二导电型；在半导体基板上形成外延层，且使第一初始掺杂区向上扩散以延伸至外延层中，而形成第一掺杂区，其中外延层具有第一导电型；在外延层中形成具有第二导电型的多个第二掺杂区，其中多个第二掺杂区接触于第一掺杂区，且位于外延层的顶面与第一掺杂区之间；在外延层中形成多个光电二极管，其中多个第二掺杂区位于多个光电二极管与第一掺杂区之间；在外延层上形成多个彩色滤光图案，其中多个彩色滤光图案分别交叠于多个光电二极管。两两相邻的第二掺杂区之间具有上间隔区，多个上间隔区垂直地交叠于多个彩色滤光图案中具有穿透波长在620至1000nm范围中的若干者。
在一些实施例中，多个第二掺杂区位于外延层与半导体基板中。形成多个第二掺杂区的方法包括：在形成第一初始掺杂区之后在半导体基板中形成多个第二初始掺杂区。多个第二初始掺杂区位于半导体基板的顶面与第一初始掺杂区之间。在形成外延层时多个第二初始掺杂区向上扩散以延伸至外延层中，而形成多个第二掺杂区。
在一些实施例中，第一初始掺杂区与第一掺杂区的数量分别为多数。两两相邻的第一掺杂区之间具有下间隔区，多个下间隔区垂直地交叠于多个上间隔区中的若干者，并垂直地交叠于多个彩色滤光图案中穿透波长在760nm至1000nm的范围内的若干者。
在一些实施例中，半导体组件的制造方法还包括：在外延层中形成具有第二导电型的第三掺杂区。第三掺杂区电连接于多个第二掺杂区与第一掺杂区。
基于上述，本发明实施例的半导体组件可作为影像传感器，且包括埋设于基底中且彼此电性相连的第一掺杂区与多个第二掺杂区。通过使第一掺杂区与第二掺杂区接收偏压，可引导形成于基底内部的载流子经由第一掺杂区与第二掺杂区而离开基底。如此一来，可降低相邻次像素(或称感测单元)之间的串扰。此外，位于第一掺杂区上方的多个第二掺杂区彼此分离，且基底的延伸至两相邻第二掺杂区之间的部分纵向地交叠于长波长的次像素。如此一来，可提高长波长入射光所通过的吸收区的吸收深度。因此，可提高长波长次像素的量子效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1是本发明一些实施例的半导体组件的制造方法的流程图；
图2A至图2F是图1所示的半导体组件的制造方法中各阶段的结构的剖视示意图；
图3至图5是本发明一些实施例的半导体组件的中央区的剖视示意图；
图6是本发明一些实施例的半导体组件的制造方法的流程图；
图7A至图7C是图6所示的半导体组件的制造方法中各阶段的结构的剖视示意图；
图8至图10是本发明一些实施例的半导体组件的中央区的剖视示意图。
符号说明
10、10a、10b、10c、20、20a、20b、20c：半导体组件
102：第一初始掺杂区
102a：第一掺杂区
104、204a：第二掺杂区
106、106a、106b：第三掺杂区
108、108a、108b：第四掺杂区
110a、110b：接触区
204：第二初始掺杂区
AD：主动(有源)组件
AR、AR-1：吸收区
CF：彩色滤光层
CFB：蓝光彩色滤光图案
CFG：绿光彩色滤光图案
CFI：红外光彩色滤光图案
CFR：红光彩色滤光图案
CR：中央区
D1、D2、D3、D4、D5、D6、D7、D8：深度
DA、DA-1：吸收深度
DE：漏极
DL：介电层
E1：第一电极
E2：第二电极
EP：外延层
FI、FI-1：场掺杂区
GD：栅介电层
GE：栅极
GS：栅极结构
IS、ISa、ISa-1、ISb：隔离结构
LI：下间隔区
M：内联机结构
ML：微透镜
PD：光电二极管
PR：边缘区
R：区域
S100、S102、S102a、S104、S106、S108、S110、S112、S114、S116、S118：步骤
SB：基底
SE：源极
SP：间隙壁
T1、T2、T3、T4、T5：厚度
UI：上间隔区
W：半导体基板
W1：宽度
具体实施方式
图1是依照本发明一些实施例的半导体组件的制造方法的流程图。图2A至图2F是图1所示的半导体组件的制造方法中各阶段的结构的剖视示意图。
请参照图1与图2A，进行步骤S100，提供半导体基板W。在一些实施例中，半导体基板W为半导体晶片。在另一些实施例中，半导体基板W为包括埋入式绝缘层的绝缘体上覆半导体(semiconductor-on-insulator，SOI)晶片。半导体基板W中的半导体材料可包括元素半导体、合金半导体或化合物半导体。举例而言，元素半导体可包括Si或Ge。合金半导体可包括SiGe、SiGeC等。化合物半导体可包括SiC、III-V族半导体材料或II-VI族半导体材料。此外，半导体材料可经掺杂为第一导电型。在一些实施例中，第一导电型为P型，但本发明实施例并不以此为限。
在一些实施例中，最终形成的半导体组件(如图2F所示的半导体组件10)具有中央区CR与围绕中央区CR的边缘区PR。中央区CR内设置有多个光电二极管(如图2F所示的光电二极管PD)，而边缘区PR内则未设置有光电二极管。在此些实施例中，半导体基板W以及后续形成于其上的材料层也可划分为中央区CR与边缘区PR。
进行步骤S102，在半导体基板W中形成第一初始掺杂区102。第一初始掺杂区102具有与第一导电型互补的第二导电型，例如是N型。举例而言，第一初始掺杂区102的掺杂浓度可在1013cm-2至1016cm-2的范围内。在一些实施例中，第一初始掺杂区102连续地延伸于中央区CR内，而并未延伸至边缘区PR中。此外，第一初始掺杂区102为浅层的掺杂区。在一些实施例中，自半导体基板W的顶面至第一初始掺杂区102的顶面的深度D1在0μm至1μm的范围内。另一方面，第一初始掺杂区102的厚度T1可在10nm至1μm的范围内。
请参照图1与图2B，进行步骤S104，在半导体基板W上形成外延层EP。半导体基板W与外延层EP可一并地标示为基底SB。在一些实施例中，外延层EP实质上全面地覆盖于半导体基板W上，而延伸于中央区CR与边缘区PR中。在一些实施例中，外延层EP的厚度T2范围为4μm至8μm。此外，外延层EP与半导体基板W均具有第一导电型，例如是P型。在一些实施例中，可在用于形成外延层EP的外延制作工艺中同步进行掺杂。在其他实施例中，也可在外延制作工艺之后通过例如是离子注入(ion implantation)的方式进行掺杂。另一方面，由于外延制作工艺是在高温下进行(例如是1000℃至1200℃)，故邻近于外延层EP的半导体基板W也会受热。如此一来，位于半导体基板W内的第一初始掺杂区102会向上扩散以延伸至外延层EP中，而形成第一掺杂区102a。换言之，第一掺杂区102a纵向地跨越半导体基板W与外延层EP的界面。通过此方法所形成的第一掺杂区102a可位于外延层EP的底部。换言之，相较于直接在外延层中以离子注入的方式形成掺杂区的方式，本发明实施例的第一掺杂区102a可具有相当大的深度D2。在一些实施例中，第一掺杂区102a的深度D2在3μm至6μm的范围内。此外，在一些实施例中，第一初始掺杂区102也会些微地朝其他方向扩散。在一些实施例中，所形成的第一掺杂区102a的厚度T3可为0.5μm至4μm。
请参照图1与图2C，进行步骤S106，在外延层EP中形成多个第二掺杂区104。第二掺杂区104与第一掺杂区102a均具有第二导电型，例如是N型。在一些实施例中，第二掺杂区104的掺杂浓度在1012cm-2至1014cm-2的范围内。此外，第二掺杂区104的位置靠近外延层EP的底部，且位于第一掺杂区102a的上方。举例而言，自外延层EP的顶面至第二掺杂区104的顶面的深度D3可在1.5μm至3μm的范围内，且第二掺杂区104的厚度T4可在0.5μm至3μm的范围内。
多个第二掺杂区104位于中央区CR与边缘区PR内。位于中央区CR内的多个第二掺杂区104位于外延层EP的顶面与第一掺杂区102a之间。再者，位于中央区CR内的第二掺杂区104的底面可接触于第一掺杂区102a的顶面。在一些实施例中，位于中央区CR内的第二掺杂区104更可纵向地延伸至第一掺杂区102a中。在此些实施例中，位于中央区CR内的第二掺杂区104的底面低于第一掺杂区102a的顶面。此外，中央区CR内的多个第二掺杂区104彼此分离。外延层EP的位于相邻第二掺杂区104之间的部分可称为上间隔区UI。相邻第二掺杂区104的彼此面对的侧壁定义出上间隔区UI的侧面，而下伏的第一掺杂区102a的顶面定义出上间隔区UI的底面。在一些实施例中，上间隔区UI的宽度约为最终形成的影像传感器(例如是图2F的半导体组件10)中单一次像素(sub-pixel)或单一感测单元的宽度。举例而言，上间隔区UI的宽度W1可在1μm至6μm的范围中。以另一角度观之，上间隔区UI也可视为外延层EP的延伸至两相邻第二掺杂区104之间的延伸部。此外，上间隔区UI垂直地交叠于后续形成在外延层EP上的某些彩色滤光图案。举例而言，上间隔区UI垂直地交叠于吸收波长在620nm至1000nm范围内的一些彩色滤光图案(例如是图2F所示的红光彩色滤光图案CFR或图4所示的红外光彩色滤光图案CFI)。另一方面，边缘区PR可具有一或多个第二掺杂区104。
在一些实施例中，可通过离子注入制作工艺形成位于中央区CR与边缘区PR内的多个第二掺杂区104。此外，进行离子注入制作工艺时可通过在外延层EP上形成的光致抗蚀剂图案(未绘示)定义出中央区CR内多个第二掺杂区104的位置。
请参照图1与图2D，进行步骤S108，在外延层EP中形成多个场掺杂区FI。场掺杂区FI与外延层EP均具有第一导电型(例如是P型)，且场掺杂区FI的掺杂浓度高于外延层EP的掺杂浓度。举例而言，场掺杂区FI的掺杂浓度在1012cm-2至1014cm-2的范围内。在一些实施例中，多个场掺杂区FI设置于中央区CR内，且彼此分离。外延层EP的位于两两相邻的场掺杂区FI之间的部分可用以在后续步骤中形成多个光电二极管(例如是图2F所示的光电二极管PD)。在一些实施例中，场掺杂层FI自外延层EP的表面向下延伸。在一些实施例中，场掺杂层FI的深度D4在0μm至3μm的范围内。
在一些实施例中，在步骤S108之前或之后，还可在外延层EP中形成第三掺杂区106。第一掺杂区102a、第二掺杂区104与第三掺杂区106皆具有第二导电型，例如是N型。在一些实施例中，第三掺杂区106的掺杂浓度在1012cm-2至1014cm-2的范围内。第三掺杂区106可位于中央区CR内，且可位于多个场掺杂区FI的外侧。在一些实施例中，第三掺杂区106可包括第三掺杂区106a与第三掺杂区106b。第三掺杂区106a由外延层EP的顶面向下延伸，而第三掺杂区106b连接于第三掺杂区106a与第二掺杂区104之间。另外，第二掺杂区104电连接于第一掺杂区102a。如此一来，第三掺杂区106a、第三掺杂区106b、第二掺杂区104以及第一掺杂区102a彼此电连接，且可经配置以接收一偏压，例如是正偏压。在一些实施例中，第三掺杂区106b的顶部可朝上延伸至第三掺杂区106a中，而第三掺杂区106b的底部可朝下延伸至第二掺杂区104中。
在一些实施例中，在步骤S108之前或之后还可在外延层EP中形成第四掺杂区108。外延层EP与第四掺杂区108均具有第一导电型，例如是P型。举例而言，第四掺杂区108的掺杂浓度在1012cm-2至1014cm-2的范围内。在一些实施例中，第四掺杂区108可包括第四掺杂区108a与第四掺杂区108b。第四掺杂区108a位于中央区CR内，且可位于第三掺杂区106a与多个场掺杂区FI之间。在一些实施例中，第四掺杂区108a还可横向地延伸至最外侧的场掺杂区FI中。由于外延层EP与第四掺杂区108具有相同的导电型，故可彼此电性相连，且可经配置以接收一参考电压或负偏压。另一方面，第四掺杂区108b位于边缘区PR内。在一些实施例中，第四掺杂区108b可横向地延伸于外延层EP的位于边缘区PR内的部分中，而可作为后续形成在边缘区PR内的主动组件(例如是图2F的主动组件AD)的井区。
进行步骤S110，以在外延层EP中形成隔离结构IS。在一些实施例中，隔离结构IS可包括多个隔离结构ISa以及多个隔离结构ISb。多个隔离结构ISa设置于中央区CR内，且分别位于多个场掺杂区FI中。隔离结构ISa可由外延层EP的顶面往外延层EP的内部延伸。此外，隔离结构ISa的底面高于场掺杂区FI的底面。换言之，隔离结构ISa的深度D5可小于场掺杂区FI的深度D4。举例而言，隔离结构ISa的深度D5可在250nm至400nm的范围内。隔离结构ISa与场掺杂区FI可合并地降低后续形成于隔离结构ISa相对两侧的光电二极管(例如是图2F所示的光电二极管PD)之间的串扰(crosstalk)。另一方面，一些隔离结构ISb位于中央区CR内，而另一些隔离结构ISb位于边缘区PR内。在一些实施例中，位于中央区CR内的隔离结构ISb可设置于第三掺杂区106a与第四掺杂区108a之间的接口附近。在此些实施例中，位于中央区CR内的隔离结构ISb还可横向地延伸至第三掺杂区106a与第四掺杂区108a中。此外，位于边缘区PR内的隔离结构ISb可彼此分离地设置于第四掺杂区108b中。在后续的制作工艺中，可在相邻的隔离结构ISb之间形成主动组件(例如是图2F所示的主动组件AD)。在一些实施例中，隔离结构IS(例如是包括隔离结构ISa与隔离结构ISb)为浅沟槽隔离(shallowtrench isolation，STI)结构。此外，在一些实施例中，隔离结构ISb的深度可实质上等于隔离结构ISa的深度。
在一些实施例中，隔离结构IS的形成方法可包括在外延层EP的表面形成沟槽(未绘示)。接着，通过例如是化学气相沈积制作工艺的方法在沟槽中形成绝缘材料，以形成隔离结构IS。
请参照图1与图2E，进行步骤S112，以在外延层EP中形成多个光电二极管PD。多个光电二极管PD设置于中央区CR内。在一些实施例中，光电二极管PD设置于外延层EP的顶部。换言之，第二掺杂区104可位于光电二极管PD与第一掺杂区102a之间。此外，光电二极管PD纵向地交叠于第二掺杂区104与第一掺杂区102a。在一些实施例中，多个光电二极管PD可分别设置于两相邻场掺杂区FI之间(亦即两隔离结构ISa之间)。光电二极管PD可包括第一电极E1与第二电极E2。在一些实施例中，第一电极E1与第二电极E2均为形成于外延层EP中的掺杂区。第一电极E1具有第一导电型(例如是P型)，而第二电极E2具有第二导电型(例如是N型)。在一些实施例中，第一电极E1的掺杂浓度在1012cm-2至1015cm-2的范围内，而第二电极E2的掺杂浓度在1012cm-2至1014cm-2的范围内。在一些实施例中，第一电极E1设置于第二电极E2上方。在此些实施例中，第一电极E1可由外延层EP的顶面往外延层EP的内部延伸，且第二电极E2由第一电极E1的底面往下延伸。在一些实施例中，第一电极E1的底面高于隔离结构ISa的底面。另外，第二电极E2的底面可高于场掺杂区FI的底面，而可低于隔离结构ISa的底面。
在一些实施例中，在步骤S112之前或之后，可在第三掺杂区106a的顶部形成接触区110a。在一些实施例中，接触区110a为掺杂区，且由外延层EP的顶面朝下延伸。在一些实施例中，接触区110a的底面高于隔离结构ISb的底面，且高于第三掺杂区106a的底面。此外，接触区110a具有第二导电型(例如是N型)，且可电连接于第三掺杂区106、第二掺杂区104以及第一掺杂区102a。在一些实施例中，接触区110a为重掺杂区。在此些实施例中，接触区110a的掺杂浓度高于第三掺杂区106的掺杂浓度。如此一来，通过设置接触区110a，可降低第三掺杂区106与后续形成于外延层EP上的内联机结构(例如是图2F所示的内联机结构M)之间的接触电阻。另一方面，可在第四掺杂区108a的顶部形成接触区110b。相似于接触区110a，接触区110b也可为掺杂区，且由外延层EP的顶面朝下延伸。在一些实施例中，接触区110b的底面高于隔离结构ISb(或隔离结构ISa)的底面，且高于第四掺杂区108a的底面。接触区110b具有第一导电型(例如是P型)，且可电连接于第四掺杂区108a与外延层EP。在一些实施例中，接触区110b为重掺杂区。在此些实施例中，接触区110b的掺杂浓度高于第四掺杂区108a的掺杂浓度。如此一来，通过设置接触区110b，可降低第四掺杂区108a与后续形成于外延层EP上的内联机结构(例如是图2F所示的内联机结构M)之间的接触电阻。
在一些实施例中，在步骤S112之前或之后，可在边缘区PR内形成主动组件AD。各主动组件AD可位于相邻的隔离结构ISb之间。举例而言，主动组件AD可为场效晶体管。在一些实施例中，主动组件AD可包括栅极结构GS、漏极DE以及源极SE。栅极结构GS可位于外延层EP上，且包括栅极GE、栅介电层GD以及间隙壁(spacer)SP。栅介电层GD位于栅极GE与外延层EP的顶面之间，且间隙壁SP围绕栅极GE与栅介电层GD。另一方面，漏极DE与源极SE可设置于外延层EP中且位于栅极结构GS的相对两侧。在一些实施例中，漏极DE与源极SE设置于第四掺杂区108b中。漏极DE与源极SE具有相同的导电型，且此导电型可互补于第四掺杂区108b的导电型。举例而言，漏极DE与源极SE具有第二导电型(例如是N型)，而第四掺杂区108b则具有第一导电型(例如是P型)。在其他实施例中，主动组件AD还可包括二极管、双极接面晶体管(bipolar junction transistor,BJT)、其类似者或其组合。所属领域中具有通常知识者可依据设计需求选择主动组件AD的种类及配置方式，本发明实施例并不以此为限。
请参照图1与图2F，进行步骤S114，在外延层EP上形成多个介电层DL以及内联机结构M。图2F仅以简图绘示多个介电层DL以及内联机结构M。介电层DL以及内联机结构M形成于中央区CR与边缘区PR内。多个介电层DL可堆栈于外延层EP上，且内联机结构M可形成于多个介电层DL中。多个光电二极管PD可经由内联机结构M而电连接于逻辑电路(未绘示)。此外，此外内联机结构M可分别电连接于接触区110a、接触区110b以及主动组件AD。在一些实施例中，介电层DL的纵向交叠于多个光电二极管PD的部分(例如是图2F所示的区域R)内可不具有内联机结构。如此一来，由外界入射的光线可顺利地通过此些区域R而进入光电二极管PD，而减少被内联机结构M反射的机会。
进行步骤S116，在最上层的介电层DL上形成彩色滤光层CF。彩色滤光层CF形成于中央区CR内，且交叠于多个光电二极管PD。在一些实施例中，彩色滤光层CF可包括多个彩色滤光图案，例如包括蓝光彩色滤光图案CFB、绿光彩色滤光图案CFG以及红光彩色滤光图案CFR。在一些实施例中，蓝光彩色滤光图案CFB的穿透波段为476nm至495nm。绿光彩色滤光图案CFG的穿透波段可为495nm至570nm。红光彩色滤光图案CFR的穿透波段可为620nm至750nm。多个彩色滤光图案分别纵向地交叠于多个光电二极管PD。仅有特定波段的入射光能穿透特定颜色的彩色滤光图案，接着经过介电层DL的区域R且进入光电二极管PD。如此一来，各光电二极管PD经配置以接收特定波段的光并将其转换为电信号。各光电二极管PD以及与其纵向交叠的结构可视为一次像素(sub-pixel)或一感测单元。
进行步骤S118，在彩色滤光层CF上形成多个微透镜ML。多个微透镜ML可纵向地交叠于多个彩色滤光图案，且纵向地交叠于多个光电二极管PD。
至此，已完成本发明一些实施例的半导体组件10。半导体组件10可作为影像传感器。半导体组件10包括设置于外延层EP中的第一掺杂区102a与第二掺杂区104。通过使第一掺杂区102a与第二掺杂区104接收正偏压，可引导由长波长的入射光在外延层EP的深处产生的电子，而使此些电子离开外延层EP。如此一来，可进一步地减少相邻次像素之间的串扰。另一方面，通过使设置于外延层EP中的第四掺杂区108a接收参考电压或负电压，可引导由长波长入射光在外延层EP深处产生的电洞离开外延层EP。此外，对于长波长的入射光(例如是通过红色彩色滤光图案CFR的红光)，需要较大的吸收深度方可使对应的光电二极管PD达到足够的量子效率(quantum efficiency)。本文所述的吸收深度是指外延层EP纵向交叠于光电二极管PD的部分之厚度，且此部分不包含第一掺杂区102a与第二掺杂区104。本发明实施例的第二掺杂区104分离设置于外延层EP中，且相邻第二掺杂区104之间的间隙纵向交叠于可穿透长波长光的彩色滤光图案。如此一来，可使长波长的入射光进入具有较大吸收深度的吸收区。举例而言，外延层EP的位于相邻第二掺杂区104之间的上间隔区UI纵向地交叠于红光彩色滤光图案CFR，以使红光进入至具有较大吸收深度DA的吸收区AR。因此，可提高对应光电二极管PD的量子效率。
图3是依照本发明一些实施例的半导体组件10a的中央区CR的剖视示意图。图3所示的半导体组件10a相似于图2F所示的半导体组件10，以下仅描述两者的差异处，相同或相似处则不再赘述。此外，相同或相似的组件符号代表相同或相似的构件。
请参照图3，半导体组件10a的隔离结构ISa-1为深沟槽隔离结构(deep trenchisolation，DTI)。隔离结构ISa-1的深度D6可大于光电二极管PD的深度。在一些实施例中，隔离结构ISa-1可纵向地延伸以接触第二掺杂区104的顶面。在另一些实施例中，隔离结构ISa-1的底面高于第二掺杂区104的顶面。在其他实施例中，隔离结构ISa-1还可延伸至第二掺杂区104中，或还可延伸至第一掺杂区102a中。举例而言，隔离结构ISa-1的深度D6可在1μm至8μm的范围内。在图3所示的实施例中，场掺杂区FI-1也具有较大的深度。在一些实施例中，场掺杂区FI-1可延伸至第二掺杂区104中，或还可延伸至第一掺杂区102a中。在其他实施例中，场掺杂区FI-1的底面也可高于或接触第二掺杂区104的顶面，或可高于或接触于第一掺杂区102a的顶面。举例而言，场掺杂区FI-1的深度D7可在1.2μm至8.5μm的范围内。
通过增加相邻光电二极管PD之间的隔离结构与场掺杂区的深度，可进一步地减少相邻光电二极管PD或相邻次像素之间的串扰。
图4是依照本发明一些实施例的半导体组件10b的中央区CR的剖视示意图。图4所示的半导体组件10b相似于图2F所示的半导体组件10，以下仅描述两者的差异处，相同或相似处则不再赘述。此外，相同或相似的组件符号代表相同或相似的构件。
请参照图4，半导体组件10b的彩色滤光层CF-1还包括红外光彩色滤光图案CFI。在一些实施例中，红外光彩色滤光图案CFI的穿透波段为760nm至1000nm。此外，半导体组件10b包括多个第一掺杂区102a。多个第一掺杂区102a彼此分离。外延层EP与半导体基板W的位于相邻第一掺杂区102a之间的部分可称为下间隔区LI。分别位于两相邻第二掺杂区104之间的一些上间隔区UI纵向地连通于下间隔区LI，而另一些上间隔区UI则并未纵向地交叠于下间隔区LI。在一些实施例中，彼此纵向交叠的上间隔区UI与下间隔区LI纵向地交叠于红外光彩色滤光图案CFI。另一方面，并未纵向交叠于下间隔区LI的一些上间隔区UI则纵向交叠于红光彩色滤光图案CFR。
在图4所示的实施例中，红外光进入至具有更大吸收深度DA-1的吸收区AR-1。如此一来，可进一步地提高纵向交叠于红外光彩色滤光图案CFI的光电二极管PD的量子效率。
图5是依照本发明一些实施例的半导体组件10c的中央区CR的剖视示意图。图5所示的半导体组件10c相似于图4所示的半导体组件10b。具体而言，图5所示的半导体组件10c可视为以图3所示的深沟槽隔离结构ISa-1以及场掺杂区FI-1分别代换图4所示的半导体组件10b之浅沟槽隔离结构ISa以及场掺杂区FI。
图6是依照本发明一些实施例的半导体组件20的制造方法的流程图。
图7A至图7C是图6所示的半导体组件20的制造方法中各阶段的结构的剖视示意图。图6与图7A至图7C所示的半导体组件20及其制造方法相似于图1与图2A至图2F所示的半导体组件10及其制造方法，以下仅描述两者的差异处，相同或相似处则不再赘述。此外，相同或相似的组件符号代表相同或相似的构件。
请参照图6与图7A，在步骤S100之后进行步骤S102a，在半导体基板W中形成第一初始掺杂区102与多个第二初始掺杂区204。第一初始掺杂区102与多个第二初始掺杂区204均具有第二导电型，例如是N型。在一些实施例中，第一初始掺杂区102与多个第二初始掺杂区204均位于中央区CR内。多个第二初始掺杂区204位于半导体基板W的顶面与第一初始掺杂区102之间。此外，在一些实施例中，多个第二初始掺杂区204可接触于第一初始掺杂区102。在其他实施例中，多个第二初始掺杂区204也可高于第一初始掺杂区102，且不接触于第一初始掺杂区102。
请参照图6与图7B，接着进行步骤S104，以在半导体基板W上形成外延层EP。在形成外延层EP的过程中，半导体基板W会受热而使第一初始掺杂区102与多个第二初始掺杂区204向上扩散以延伸至外延层EP中。如此一来，可形成第一掺杂区102a与多个第二掺杂区204a。多个第二掺杂区204a的顶面高于第一掺杂区102a的顶面，而多个第二掺杂区204a的底面位于第一掺杂区102a中。在一些实施例中，多个第二掺杂区204a可视为纵向地延伸至第一掺杂区102a中。在一些实施例中，第二掺杂区204a的深度D8在2μm至4μm的范围内。此外，在一些实施例中，第二掺杂区204a的厚度T5可为1μm至4μm。
请参照图6与图7C，随后依序进行步骤S106至步骤S118，以完成半导体组件20的制造。半导体组件20与图2F所示的半导体组件10之间的差异主要在于第二掺杂区的位置以及形成方法。半导体组件20也可减少相邻次像素之间的串扰。此外，长波长的入射光也可进入具有较大吸收深度DA的吸收区AR，且提高长波长的次像素的量子效率。在图7C所示的实施例中，外延层EP的位于两相邻第二掺杂区204a之间的上间隔区UI可交叠于能穿透波长在620nm至1000nm的范围内的彩色滤光图案，例如是红光彩色滤光图案CFR以及红外光彩色滤光图案CFI。
图8是依照本发明一些实施例的半导体组件20a的中央区CR的剖视示意图。图8所示的半导体组件20a相似于图7C所示的半导体组件20。具体而言，图8所示的半导体组件20a可视为以图3所示的深沟槽隔离结构ISa-1以及场掺杂区FI-1分别代换图7C所示的半导体组件20之浅沟槽隔离结构ISa以及场掺杂区FI。
图9是依照本发明一些实施例的半导体组件20b的中央区CR的剖视示意图。图9所示的半导体组件20b相似于图7C所示的半导体组件20。具体而言，图9所示的半导体组件20b可视为以图4所示的多个彼此分离的第一掺杂区102a代换图7C所示的半导体组件20的单一第一掺杂区102a。此外，外延层EP的彼此连通的上间隔区UI与下间隔区LI纵向交叠于红外光彩色滤光图案CFI，而未向下连通于下间隔区LI的上间隔区UI则纵向交叠于红光彩色滤光图案CFR。
图10是依照本发明一些实施例的半导体组件20c的中央区CR的剖视示意图。图10所示的半导体组件20c相似于图7C所示的半导体组件20。具体而言，图10所示的半导体组件20c可视为以图3所示的深沟槽隔离结构ISa-1以及场掺杂区FI-1分别代换图7C所示的半导体组件20之浅沟槽隔离结构ISa以及场掺杂区FI。
综上所述，本发明实施例的半导体组件可作为影像传感器，且包括埋设于基底中且彼此电性相连的第一掺杂区与多个第二掺杂区。通过使第一掺杂区与第二掺杂区接收偏压，可引导形成于基底内部的载流子经由第一掺杂区与第二掺杂区而离开基底。如此一来，可降低相邻次像素之间的串扰。此外，位于第一掺杂区上方的多个第二掺杂区彼此分离，且基底的延伸至两相邻第二掺杂区之间的部分纵向地交叠于长波长的次像素。如此一来，可提高长波长入射光所通过的吸收区的吸收深度。因此，可提高长波长次像素的量子效率。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (16)

1.一种半导体组件，其特征在于，包括：
基底，具有第一导电型；
多个光电二极管，由所述基底的顶面向所述基底的内部延伸；
多个彩色滤光图案，设置于所述基底上，且分别纵向地交叠于所述多个光电二极管；
第一掺杂区，设置于所述基底中且具有第二导电型；以及
多个第二掺杂区，设置于所述基底中且具有所述第二导电型，其中所述多个第二掺杂区接触于所述第一掺杂区并位于所述多个光电二极管与所述第一掺杂区之间，两两相邻的第二掺杂区之间具有上间隔区，多个所述上间隔区纵向地交叠于所述多个彩色滤光图案中具有穿透波长在620nm至1000nm范围中的若干者。
2.如权利要求1所述的半导体组件，其中所述基底包括半导体基板以及外延层，所述外延层设置于所述半导体基板上，所述第一掺杂区由所述半导体基板内延伸至所述外延层的底部中，且所述多个第二掺杂区位于所述外延层内。
3.如权利要求1所述的半导体组件，其中所述第一掺杂区连续地延伸，且垂直地交叠于所述多个第二掺杂区与所述多个光电二极管。
4.如权利要求3所述的半导体组件，其中所述第一掺杂区的顶面定义出所述多个上间隔区的底面。
5.如权利要求1所述的半导体组件，其中所述第一掺杂区的数量为多数，两两相邻第一掺杂区之间具有下间隔区，多个所述下间隔区分别纵向地连通于所述多个上间隔区中的若干者。
6.如权利要求5所述的半导体组件，其中所述多个下间隔区垂直地交叠于所述多个彩色滤光图案中穿透波长在760nm至1000nm的范围内的若干者。
7.如权利要求1所述的半导体组件，其中所述多个第二掺杂区延伸至所述第一掺杂区中。
8.如权利要求1所述的半导体组件，还包括第三掺杂区，设置于基底中且具有所述第二导电型，其中所述第三掺杂区电连接于所述多个第二掺杂区与所述第一掺杂区。
9.如权利要求1所述的半导体组件，还包括多个隔离结构，由所述基底的所述顶面往所述基底的所述内部延伸，且分别位于两相邻光电二极管之间。
10.如权利要求9所述的半导体组件，其中所述多个隔离结构的深度小于所述多个光电二极管的深度。
11.如权利要求9所述的半导体组件，其中所述多个隔离结构的深度大于所述多个光电二极管的深度。
12.如权利要求9所述的半导体组件，还包括多个场掺杂区，设置于所述基底中且具有第一导电型，其中所述多个隔离结构位于所述多个场掺杂区中。
13.一种半导体组件的制造方法，包括：
在半导体基板内形成第一初始掺杂区，其中所述半导体基板具有第一导电型，且所述第一初始掺杂区具有第二导电型；
在所述半导体基板上形成外延层，且使所述第一初始掺杂区向上扩散以延伸至所述外延层中，而形成第一掺杂区，其中所述外延层具有所述第一导电型；
在所述外延层中形成具有所述第二导电型的多个第二掺杂区，其中所述多个第二掺杂区接触于所述第一掺杂区，且位于所述外延层的顶面与所述第一掺杂区之间；
在所述外延层中形成多个光电二极管，其中所述多个第二掺杂区位于所述多个光电二极管与所述第一掺杂区之间；
在所述外延层上形成多个彩色滤光图案，其中所述多个彩色滤光图案分别交叠于所述多个光电二极管，
其中两两相邻的第二掺杂区之间具有上间隔区，多个所述上间隔区垂直地交叠于多个彩色滤光图案中具有穿透波长在620nm至1000nm范围中的若干者。
14.如权利要求13所述的半导体组件的制造方法，其中所述多个第二掺杂区位于所述外延层与所述半导体基板中，且形成所述多个第二掺杂区的方法包括：
在形成所述第一初始掺杂区之后在所述半导体基板中形成多个第二初始掺杂区，其中所述多个第二初始掺杂区位于所述半导体基板的顶面与所述第一初始掺杂区之间，且其中在形成所述外延层时所述多个第二初始掺杂区向上扩散以延伸至所述外延层中，而形成所述多个第二掺杂区。
15.如权利要求13所述的半导体组件的制造方法，其中所述第一初始掺杂区与所述第一掺杂区的数量分别为多数，且其中两两相邻的第一掺杂区之间具有下间隔区，多个所述下间隔区垂直地交叠于所述多个上间隔区中的若干者，并垂直地交叠于所述多个彩色滤光图案中穿透波长在760nm至1000nm的范围内的若干者。
16.如权利要求13所述的半导体组件的制造方法，还包括：
在所述外延层中形成具有所述第二导电型的第三掺杂区，其中所述第三掺杂区电连接于所述多个第二掺杂区与所述第一掺杂区。
CN201910110960.6A 2019-01-28 2019-02-12 半导体组件及其制造方法 Active CN111490058B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108103147 2019-01-28
TW108103147A TWI691096B (zh) 2019-01-28 2019-01-28 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
CN111490058A true CN111490058A (zh) 2020-08-04
CN111490058B CN111490058B (zh) 2023-06-20

Family

ID=71134404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910110960.6A Active CN111490058B (zh) 2019-01-28 2019-02-12 半导体组件及其制造方法

Country Status (2)

Country Link
CN (1) CN111490058B (zh)
TW (1) TWI691096B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308377A (zh) * 1999-12-01 2001-08-15 伊诺太科株式会社 固态成像器件及其制造方法和固态成像系统
US20070114583A1 (en) * 2005-11-22 2007-05-24 Samsung Electronics Co., Ltd. Complementary metal-oxide-silicon (CMOS) image sensor and method of forming the same
CN102177586A (zh) * 2008-10-08 2011-09-07 美商豪威科技股份有限公司 具有低串扰及高红色灵敏度的图像传感器
US20120001241A1 (en) * 2010-06-30 2012-01-05 Samsung Electronics Co., Ltd. CMOS Image Sensor Including PNP Triple Layer And Method Of Fabricating The CMOS Image Sensor
US20120080766A1 (en) * 2010-10-05 2012-04-05 Himax Imaging, Inc. Image Sensing Device and Fabrication Thereof
CN105161462A (zh) * 2015-07-22 2015-12-16 格科微电子（上海）有限公司 提高背照式图像传感器的载流子传输效率的方法
US20160099279A1 (en) * 2014-10-03 2016-04-07 Powerchip Technology Corporation Image sensor with deep well structure and fabrication method thereof
CN107146814A (zh) * 2016-03-01 2017-09-08 世界先进积体电路股份有限公司 高压半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4960058B2 (ja) * 2006-10-04 2012-06-27 株式会社東芝 増幅型固体撮像素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308377A (zh) * 1999-12-01 2001-08-15 伊诺太科株式会社 固态成像器件及其制造方法和固态成像系统
US20070114583A1 (en) * 2005-11-22 2007-05-24 Samsung Electronics Co., Ltd. Complementary metal-oxide-silicon (CMOS) image sensor and method of forming the same
CN102177586A (zh) * 2008-10-08 2011-09-07 美商豪威科技股份有限公司 具有低串扰及高红色灵敏度的图像传感器
US20120001241A1 (en) * 2010-06-30 2012-01-05 Samsung Electronics Co., Ltd. CMOS Image Sensor Including PNP Triple Layer And Method Of Fabricating The CMOS Image Sensor
US20120080766A1 (en) * 2010-10-05 2012-04-05 Himax Imaging, Inc. Image Sensing Device and Fabrication Thereof
US20160099279A1 (en) * 2014-10-03 2016-04-07 Powerchip Technology Corporation Image sensor with deep well structure and fabrication method thereof
CN105575981A (zh) * 2014-10-03 2016-05-11 力晶科技股份有限公司 具有深阱结构的影像感应器及其制作方法
CN105161462A (zh) * 2015-07-22 2015-12-16 格科微电子（上海）有限公司 提高背照式图像传感器的载流子传输效率的方法
CN107146814A (zh) * 2016-03-01 2017-09-08 世界先进积体电路股份有限公司 高压半导体装置及其制造方法

Also Published As

Publication number Publication date
TWI691096B (zh) 2020-04-11
CN111490058B (zh) 2023-06-20
TW202029518A (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
JP5427928B2 (ja) 分子検出および識別に応用する多接合フォトダイオード、およびその製造方法
US20040080638A1 (en) CMOS image sensor including photodiodes having different depth accordong to wavelength of light
TWI669812B (zh) 影像感測器和影像感測器製造方法
KR101146590B1 (ko) 다중우물 시모스 이미지센서 및 그 제조방법
JP2000031525A (ja) イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法
US11437420B2 (en) Image sensor with overlap of backside trench isolation structure and vertical transfer gate
US9029973B2 (en) Image sensor and method for fabricating the same
JP2017224741A (ja) 半導体装置およびその製造方法
JP2008166725A (ja) Ｃｍｏｓ素子及びその製造方法
US20100012974A1 (en) Pin photodiode structure and method for making the same
JP4342142B2 (ja) 半導体受光素子
CN108054179A (zh) 用于形成图像传感器的方法及图像传感器
CN105789228A (zh) 半导体结构及其制造方法
CN109285852B (zh) 沟槽形成方法、背照式图像传感器及其制作方法
US8445983B2 (en) Semiconductor device for performing photoelectric conversion
US8173480B2 (en) Image sensor and method for manufacturing the same
US7659563B2 (en) Complementary metal-oxide-silicon (CMOS) image sensor and method of forming the same
CN111490058B (zh) 半导体组件及其制造方法
US20070284624A1 (en) Optical semiconductor device with sensitivity improved
JP2001237452A (ja) フォトダイオード及びフォトダイオードの製造方法
CN110137196B (zh) 图像传感器及其形成方法
JP4768889B1 (ja) 画像撮像デバイス及びその製造方法
JP4502996B2 (ja) フォトダイオード
JP2016046420A (ja) 半導体装置およびその製造方法
KR20240105103A (ko) 이미지 센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230515

Address after: Hsinchu Science Industrial Park, Taiwan, China

Applicant after: Powerchip Technology Corp.

Address before: Hsinchu Science Industrial Park, Taiwan, China

Applicant before: Powerchip Technology Corp.

GR01 Patent grant
GR01 Patent grant