CN105161462A - 提高背照式图像传感器的载流子传输效率的方法 - Google Patents

提高背照式图像传感器的载流子传输效率的方法 Download PDF

Info

Publication number
CN105161462A
CN105161462A CN201510433158.2A CN201510433158A CN105161462A CN 105161462 A CN105161462 A CN 105161462A CN 201510433158 A CN201510433158 A CN 201510433158A CN 105161462 A CN105161462 A CN 105161462A
Authority
CN
China
Prior art keywords
region
type
type doping
photodiode
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510433158.2A
Other languages
English (en)
Inventor
李�杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN201510433158.2A priority Critical patent/CN105161462A/zh
Publication of CN105161462A publication Critical patent/CN105161462A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种提高背照式图像传感器的载流子传输效率的方法，包括如下步骤：形成光电二极管和浮置扩散区；形成传输晶体管，所述传输晶体管的源极为所述光电二极管的载流子收集区，漏极为所述浮置扩散区；沿从传输晶体管的源极至漏极的方向所述传输晶体管的多晶硅栅极依次包括：P型掺杂栅极区域、N型掺杂栅极区域，所述P型掺杂栅极区域至少部分覆盖光电二极管的载流子收集区，所述N型掺杂栅极区域至少部分覆盖传输晶体管的沟道区；于P型掺杂栅极区域加第一电压信号，于N型掺杂栅极区域加第二电压信号，第一电压信号不高于第二电压信号，使得沟道区内的电势呈阶梯形分布，以提高载流子由光电二极管至浮置扩散区的传输效率。

Description

提高背照式图像传感器的载流子传输效率的方法
技术领域
本发明涉及图像传感器领域，具体涉及一种提高背照式图像传感器的载流子传输效率的方法。
背景技术
与CCD的制造工艺相比，CMOS图像传感器的制造工艺与标准的CMOS工艺兼容，具备低功耗、易集成、低成本等特点，因此CMOS图像传感器被越来越广泛的应用在各种电子设备中。CMOS图像传感器中的有源像素的结构根据晶体管的数量不同可以分为不同种类。典型的4-T有源像素如图1所示，包括用于感光的光电二极管(photodiode,PD)，传输晶体管（transfertransistor,TX），浮置扩散区（floatingdiffusion,FD），复位晶体管（resettransistor,RST），选择晶体管(selecttransistor,SEL)。
传统的CMOS图像传感器采用正面照射，但是采用这种机制在光电二极管的上方存在着各种金属层或氧化层等等，会导致很大的光损失。因此，背照式CMOS图像传感器，也就是采用从衬底的远离电路层的一侧进行照射的机制的图像传感器为业界广泛使用，以增加光线的光通量，并防止相邻图像传感器像素单元件的光线串扰（crosstalk）。
对于现有的CMOS图像传感器中的传输晶体管来说，由于在半导体衬底和氧化层的界面处常常存在带有负电的缺陷，因此，即便在光电二极管没有受到光照的情况下，仍然可能存在着所谓的暗电流。暗电流会严重影响图像传感器的成像质量。
可以通过在传输晶体管的栅极上施加负压，吸引空穴到具有缺陷的界面区域，从而抑制暗电流。但是，当传输晶体管关闭的时候，残留在其沟道内的光生载流子容易倒流至光电二极管中，发生所谓的馈通(feedthrough)现象，从而影响产生图像的质量。另外，要想提高CMOS图像传感器的反应速度和图像质量，就要提高传输晶体管的传输效率。，
申请号为201410172641.5的中国专利申请提供了一种具有非均匀掺杂的多晶硅栅极的传输晶体管。由于非均匀掺杂的多晶硅栅极会对沟道区域中的电势分布产生不同的影响，从而使其呈现阶梯状的分布。这样，在阶梯电势的作用下，可以提高光生载流子的转移效率，又可以防止发生馈通现象，从而提高图像质量。然而在该申请中，通过同一电压信号对非均匀掺杂的多晶硅栅极整体进行控制，使得不同类型掺杂区域下的沟道区电势同时提高或者同时降低，因而难以自由调节阶梯电势之间的差异，影响控制灵活性，对载流子传输效率的提高造成限制。
发明内容
本发明的目的在于提供一种提高背照式图像传感器的载流子传输效率的方法，便于灵活调节传输晶体管的沟道区中的阶梯电势，提高图像传感器的反应速度和图像质量。
为解决上述问题，本发明提供一种提高背照式图像传感器的载流子传输效率的方法，包括如下步骤：形成光电二极管和浮置扩散区；形成传输晶体管，所述传输晶体管的源极为所述光电二极管的载流子收集区，漏极为所述浮置扩散区；沿从传输晶体管的源极至漏极的方向所述传输晶体管的多晶硅栅极依次包括：P型掺杂栅极区域、N型掺杂栅极区域，所述P型掺杂栅极区域至少部分覆盖所述光电二极管的载流子收集区，所述N型掺杂栅极区域至少部分覆盖所述传输晶体管的沟道区；于所述P型掺杂栅极区域加第一电压信号，于所述N型掺杂栅极区域加第二电压信号，所述第一电压信号不高于所述第二电压信号，使得所述沟道区内的电势呈阶梯形分布，以提高载流子由所述光电二极管至所述浮置扩散区的传输效率。
优选地，所述第一电压信号为-3V~2V，所述第二电压信号为-3V~4V。
优选地，沿从传输晶体管的源极至漏极的方向所述P型掺杂栅极区域依次包括：P型重掺杂栅极子区域、P型轻掺杂栅极子区域。
优选地，沿从传输晶体管的源极至漏极的方向所述N型掺杂栅极区域依次包括：N型轻掺杂栅极子区域、N型重掺杂栅极子区域。
优选地，所述方法还包括：在所述P型掺杂栅极区域和所述N型掺杂栅极区域之间形成未掺杂栅极区域。
优选地，所述形成光电二极管和浮置扩散区的步骤包括：在P型衬底内形成具有N型掺杂的载流子收集区，从而形成光电二极管；在P型衬底内形成具有N型掺杂的浮置扩散区。
优选地，所述方法还包括：在所述光电二极管的载流子收集区至所述P型衬底表面之间形成具有P型掺杂的钉扎层。
与现有技术相比，本发明的技术方案具有以下优势：
通过对非均匀掺杂的多晶硅栅极的不同类型掺杂区域分别施加不同的控制电压信号，便于灵活调节不同类型掺杂区域下的沟道区电势，由于多晶硅栅极不同区域的掺杂情况不同以及控制电压不同，在多晶硅栅极以下的沟道区中分别产生了自源极至漏极的成阶梯状上升的电势分布，于是由光电二极管产生的光生载流子就可以被快速高效的从传输晶体管的源极转移到漏极，从而提高了图像传感器的反应速度和图像质量。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，能够更容易地理解本申请的特征、目的和优点。其中，相同或相似的附图标记代表相同或相似的装置。
图1(a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图；
图1(b)所示为图1(a)所示的传输晶体管关闭时的电势分布示意图；
图1(c)所示为图1(a)所示的传输晶体管导通时的电势分布示意图；
图2(a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图；
图2(b)所示为图2(a)所示的传输晶体管关闭时的电势分布示意图；
图2(c)所示为图2(a)所示的传输晶体管导通时的电势分布示意图；
图3(a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图；
图3(b)所示为图3(a)所示的传输晶体管关闭时的电势分布示意图；以及
图3(c)所示为图3(a)所示的传输晶体管导通时的电势分布示意图。
具体实施方式
本发明通过对非均匀掺杂的多晶硅栅极的不同类型掺杂区域分别施加不同的控制电压信号，便于灵活调节不同类型掺杂区域下的沟道区电势，由于多晶硅栅极不同区域的掺杂情况不同以及控制电压不同，在多晶硅栅极以下的沟道区中分别产生了自源极至漏极的成阶梯状上升的电势分布，于是由光电二极管产生的光生载流子就可以被快速高效的从传输晶体管的源极转移到漏极，从而提高了图像传感器的反应速度和图像质量。
下面结合说明书附图，采用多个实施例对该发明进行具体说明。
实施例一
图1(a)所示为根据本申请一个实施例所示的CMOS图像传感器中传输晶体管的结构示意图。其中，P型衬底102可以为半导体基底，也可以包括半导体基底与铺设其上的外延层，半导体基底的材质可以为硅、锗、砷化镓等通用的半导体基底材质。在P型衬底102内形成具有N型掺杂的载流子收集区104，从而形成光电二极管，光电二极管接收从图像传感器底部射入的光线，并产生光生载流子。在本实施例中，载流子为电子。该光电二极管的载流子收集区104作为传输晶体管的源极。此外，在P型衬底102内形成具有N型掺杂的浮置扩散区108，浮置扩散区108作为传输晶体管的漏极。传输晶体管还包括栅氧化层120，以及位于栅氧化层120上的多晶硅栅极110。
在本实施例中，传输晶体管的多晶硅栅极110分为两个部分，即靠近源极的P型掺杂栅极区域111，以及靠近漏极的N型掺杂栅极区域112，其中，P型掺杂栅极区域111至少部分覆盖所述光电二极管的载流子收集区104，N型掺杂栅极区域112至少部分覆盖所述传输晶体管的沟道区。这些多晶硅栅极的区域111、112是一体的、彼此之间没有间隔或分离。掺杂浓度是根据设计的需要而确定的，例如二者的掺杂浓度可以大于1019，甚至达到1020至1021的数量级。
于所述P型掺杂栅极区域111加第一电压信号V1，于所述N型掺杂栅极区域112加第二电压信号V2，所述第一电压信号的优选范围为-3V~2V，所述第二电压信号的优选范围为-3V~4V，但是所述第一电压信号始终不得高于所述第二电压信号。本领域公知，功函数导致P型掺杂栅极区域111和N型掺杂栅极区域112本身就会有将近1V的电势差，外加的电压V1、V2会使得该电势差进一步增大，相应地，P型掺杂栅极区域111和N型掺杂栅极区域112以下的沟道区内的电势差进一步增大，载流子更加容易由光电二极管传输至浮置扩散区。也就是说，通过控制V1≤V2，使得所述沟道区内的电势呈阶梯形分布，以提高载流子由所述光电二极管至所述浮置扩散区的传输效率。
具体来说，当关闭传输晶体管时，可以向P型掺杂栅极区域111加例如-2V的第一电压信号V1，向N型掺杂栅极区域112加例如-1.5V的第二电压信号V2。由于多晶硅栅极110不同区域的掺杂情况不同以及控制电压不同，在P型掺杂栅极区域111和N型掺杂栅极区域112以下的沟道区之间会产生电势的梯度。如图1(b)所示，位于多晶硅栅极110下的沟道区的电势低于源极104和漏极108的电势，并且P型掺杂栅极区域111下面的沟道区的电势低于N型掺杂栅极区域112下面的沟道区的电势。
当打开传输晶体管时，可以向P型掺杂栅极区域111加例如2V的第一电压信号V1，向N型掺杂栅极区域112加例如2.5V的第二电压信号V2。如图1(c)所示，电势分布从源极104至漏极108逐渐升高。由于这个电势梯度的存在，由光电二极管产生的光生载流子例如电子，就可以被快速高效的从传输晶体管的源极转移到漏极。
当再次关闭传输晶体管时，可以将P型掺杂栅极区域111的第一电压信号V1重新降至-2V，将N型掺杂栅极区域112的第二电压信号V2重新降至-1.5V，由于N型掺杂栅极区域112下面的沟道区的电势高于P型掺杂栅极区域111下面的沟道区的电势，因此残留在沟道区的电子会在电势梯度的作用下流到浮置扩散区108进而被复位，而不会倒流回光电二极管中，从而避免了馈通现象的产生及其对图像的干扰。
在本实施例中，光电二极管的载流子收集区104的未被多晶硅栅极110覆盖的部分区域上方形成P型掺杂的钉扎层106，用于抑制硅和二氧化硅表面的缺陷导致的暗电流。根据另一实施例，在光电二极管的载流子收集区104上方至所述P型衬底表面之间都形成P型掺杂的钉扎层106（该情况没有示出）。根据又一实施例，在光电二极管的载流子收集区104上方也可以完全没有钉扎层106（该情况没有示出）。
此外，在形成包括P型掺杂栅极区域111和N型掺杂栅极区域112的多晶硅栅极110的制造过程中可选择先采用离子掺杂注入再蚀刻形成多晶硅栅极或者先蚀刻形成栅极形状再分别掺杂注入形成多晶硅栅极110。
实施例二
图2(a)所示为根据本申请的另一实施例所记载的CMOS图像传感器中传输晶体管的结构示意图。其中，P型衬底102可以为半导体基底，也可以包括半导体基底与铺设其上的外延层，半导体基底的材质可以为硅、锗、砷化镓等通用的半导体基底材质。在P型衬底102内形成具有N型掺杂的载流子收集区104，从而形成光电二极管，光电二极管接收从图像传感器底部射入的光线，并产生光生载流子。在本实施例中，载流子为电子。该光电二极管的载流子收集区104作为传输晶体管的源极。此外，在P型衬底102内形成具有N型掺杂的浮置扩散区108，浮置扩散区108作为传输晶体管的漏极。传输晶体管还包括栅氧化层120，以及位于栅氧化层120上的多晶硅栅极210。
在本实施例中，传输晶体管的多晶硅栅极210分为三个部分，即靠近源极的P型掺杂栅极区域113，靠近漏极的N型掺杂栅极区域115，以及位于两者之间的未掺杂栅极区域114，其中，P型掺杂栅极区域113至少部分覆盖所述光电二极管的载流子收集区104，N型掺杂栅极区域115至少部分覆盖所述传输晶体管的沟道区。这些多晶硅栅极的区域113、114、115是一体的、彼此之间没有间隔或分离。P型掺杂栅极区域113和N型掺杂栅极区域115的掺杂浓度是根据设计的需要而确定的，例如二者的掺杂浓度可以大于1019，甚至达到1020至1021的数量级。
于所述P型掺杂栅极区域113加第一电压信号V’1，于所述N型掺杂栅极区域115加第二电压信号V’2，所述第一电压信号的优选范围为-3V~2V，所述第二电压信号的优选范围为-3V~4V，但是所述第一电压信号始终不得高于所述第二电压信号。本领域公知，功函数导致P型掺杂栅极区域113和N型掺杂栅极区域115本身就会有将近1V的电势差，外加的电压V’1、V’2会使得该电势差进一步增大，相应地，P型掺杂栅极区域113和N型掺杂栅极区域115以下的沟道区内的电势差进一步增大，载流子更加容易由光电二极管传输至浮置扩散区。也就是说，通过控制V’1≤V’2，使得所述沟道区内的电势呈阶梯形分布，以提高载流子由所述光电二极管至所述浮置扩散区的传输效率。
具体来说，当关闭传输晶体管时，可以向P型掺杂栅极区域113加例如-3V的第一电压信号V’1，向N型掺杂栅极区域115加例如-2.8V的第二电压信号V’2。由于多晶硅栅极210不同区域的掺杂情况不同以及控制电压不同，不仅在P型掺杂栅极区域113和N型掺杂栅极区域115以下的沟道区之间会产生电势的梯度，在未掺杂栅极区域114以下的沟道区中也会产生电势的变化。如图2(b)所示，位于多晶硅栅极210以下的沟道区的电势低于源极104和漏极108的电势，并且P型掺杂栅极区域113、未掺杂栅极区域114、N型掺杂栅极区域115以下的沟道区中的电势依次升高，即在多晶硅栅极210以下的沟道区中分别产生了自源极104至漏极108的成阶梯状上升的电势分布。
当打开传输晶体管时，可以向P型掺杂栅极区域113加例如1V的第一电压信号V’1，向N型掺杂栅极区域115加例如4V的第二电压信号V’2。如图2(c)所示，电势分布从源极104至漏极108逐渐升高。由于在多晶硅栅极210以下的沟道区中分别产生了自源极104至漏极108的成阶梯状上升的电势分布，由光电二极管产生的光生载流子例如电子，就可以被快速高效的从传输晶体管的源极转移到漏极。
当再次关闭传输晶体管时，可以将P型掺杂栅极区域113的第一电压信号V1重新降至-3V，将N型掺杂栅极区域115的第二电压信号V2重新降至-2.8V，由于在多晶硅栅极210以下的沟道区中分别产生了自源极104至漏极108的成阶梯状上升的电势分布，因此残留在沟道区的电子会在电势梯度的作用下流到浮置扩散区108进而被复位，而不会倒流回光电二极管中，从而避免了馈通现象的产生及其对图像的干扰。
在本实施例中，光电二极管的载流子收集区104的未被多晶硅栅极210覆盖的部分区域上方形成P型掺杂的钉扎层106，用于抑制硅和二氧化硅表面的缺陷导致的暗电流。根据另一实施例，在光电二极管的载流子收集区104上方至所述P型衬底表面之间都形成P型掺杂的钉扎层106（该情况没有示出）。根据又一实施例，在光电二极管的载流子收集区104上方也可以完全没有钉扎层106（该情况没有示出）。
此外，在形成包括P型掺杂栅极区域113、未掺杂栅极区域114和N型掺杂栅极区域115的多晶硅栅极210的制造过程中可选择先采用离子掺杂注入再蚀刻形成多晶硅栅极或者先蚀刻形成栅极形状再分别掺杂注入形成多晶硅栅极210。
实施例三
图3(a)所示根据本申请的又一实施例所记载的CMOS图像传感器中传输晶体管的结构示意图。其中，P型衬底102可以为半导体基底，也可以包括半导体基底与铺设其上的外延层，半导体基底的材质可以为硅、锗、砷化镓等通用的半导体基底材质。在P型衬底102内形成具有N型掺杂的载流子收集区104，从而形成光电二极管，光电二极管接收从图像传感器底部射入的光线，并产生光生载流子。在本实施例中，载流子为电子。该光电二极管的载流子收集区104作为传输晶体管的源极。此外，在P型衬底102内形成具有N型掺杂的浮置扩散区108，浮置扩散区108作为传输晶体管的漏极。传输晶体管还包括栅氧化层120，以及位于栅氧化层120上的多晶硅栅极310。
在本实施例中，传输晶体管的多晶硅栅极310包括靠近源极的P型掺杂栅极区域116、117和靠近漏极的N型掺杂栅极区域118、119。具体地，沿着从传输晶体管的源极至漏极的方向，多晶硅栅极310依次包括：P型重掺杂栅极子区域（P+掺杂栅极子区域）116、P型轻掺杂栅极子区域（P-掺杂栅极子区域）117、N型轻掺杂栅极子区域（N-掺杂栅极子区域）118、N型重掺杂栅极子区域（N+掺杂栅极子区域）119。这些多晶硅栅极的子区域116、117、118、119是一体的、彼此之间没有间隔或分离，并且各子区域的掺杂浓度是根据设计的需要而确定的。
于所述P型掺杂栅极区域116、117加第一电压信号V’’1，于所述N型掺杂栅极区域118、119加第二电压信号V’’2，所述第一电压信号的优选范围为-3V~2V，所述第二电压信号的优选范围为-3V~4V，但是所述第一电压信号始终不得高于所述第二电压信号。本领域公知，功函数导致P型掺杂栅极区域116、117和N型掺杂栅极区域118、119本身就会有将近1V的电势差，外加的电压V’’1、V’’2会使得该电势差进一步增大，相应地，P型掺杂栅极区域116、117和N型掺杂栅极区域118、119以下的沟道区内的电势差进一步增大，载流子更加容易由光电二极管传输至浮置扩散区。也就是说，通过控制V’’1≤V’’2，使得所述沟道区内的电势呈阶梯形分布，以提高载流子由所述光电二极管至所述浮置扩散区的传输效率。
具体来说，当关闭传输晶体管时，可以向P型掺杂栅极区域116、117加例如-1V的第一电压信号V’’1，向N型掺杂栅极区域118、119加例如-0.5V的第二电压信号V’’2。由于多晶硅栅极310不同区域的掺杂情况不同以及控制电压不同，在不同子区域以下的沟道区之间会产生电势的梯度。如图3(b)所示，位于多晶硅栅极310以下的沟道区的电势低于源极104和漏极108的电势，并且P型重掺杂栅极子区域116、P型轻掺杂栅极子区域117、N型轻掺杂栅极子区域118、N型重掺杂栅极子区域119以下的沟道区中的电势依次升高，即在多晶硅栅极310以下的沟道区中分别产生了自源极104至漏极108的成阶梯状上升的电势分布。
当打开传输晶体管时，可以向P型掺杂栅极区域116、117加例如2V的第一电压信号V’’1，向N型掺杂栅极区域118、119加例如3V的第二电压信号V’’2。如图3(c)所示，电势分布从源极104至漏极108逐渐升高。由于在多晶硅栅极310以下的沟道区中分别产生了自源极104至漏极108的成阶梯状上升的电势分布，由光电二极管产生的光生载流子例如电子，就可以被快速高效的从传输晶体管的源极转移到漏极。
当再次关闭传输晶体管时，可以将P型掺杂栅极区域116、117的第一电压信号V’’1重新降至-1V，将N型掺杂栅极区域118、119的第二电压信号V’’2重新降至-0.5V，由于在多晶硅栅极310以下的沟道区中分别产生了自源极104至漏极108的成阶梯状上升的电势分布，因此残留在沟道区的电子会在电势梯度的作用下流到浮置扩散区108进而被复位，而不会倒流回光电二极管中，从而避免了馈通现象的产生及其对图像的干扰。
在本实施例中，光电二极管的载流子收集区104的未被多晶硅栅极310覆盖的部分区域上方形成P型掺杂的钉扎层106，用于抑制硅和二氧化硅表面的缺陷导致的暗电流。根据另一实施例，在光电二极管的载流子收集区104上方至所述P型衬底表面之间都形成P型掺杂的钉扎层106（该情况没有示出）。根据又一实施例，在光电二极管的载流子收集区104上方也可以完全没有钉扎层106（该情况没有示出）。
此外，在形成包括子区域116，117，118与119的多晶硅栅极310的制造过程中可选择先采用离子掺杂注入再蚀刻形成多晶硅栅极或者先蚀刻形成栅极形状再分别掺杂注入形成多晶硅栅极310。
无论采用上述哪一种类型的传输晶体管，在其开启的状态下，由于多晶硅栅极不同区域的掺杂情况不同以及控制电压不同，在多晶硅栅极以下的沟道区中分别产生了自源极至漏极的成阶梯状上升的电势分布，由光电二极管产生的光生载流子例如电子，就可以被快速高效的从传输晶体管的源极转移到漏极。而单一掺杂的多晶硅栅极以下的沟道区域中的电势分布式平坦的，因此，光生载流子的转移效率要大大低于本申请中所介绍的传输晶体管的转移效率。
由于在传输晶体管开启后重新进入的关闭状态下，在不同电压信号控制下，非均匀掺杂多晶硅栅极以下的沟道区中的电势分布仍然呈一定程度的阶梯分布，因此残留在沟道区的电子会在电势梯度的作用下流到浮置扩散区108，而不会倒流回光电二极管中，从而避免馈通现象的产生及其对图像的干扰。通过对浮置扩散区的复位，就可以消除这些残留载流子的影响。
根据本申请的一个实施例，在图1-3所示的传输晶体管的多晶硅栅极110、210或310的P型掺杂栅极区域、N型掺杂栅极区域上可以分别具有一层金属硅化物层，控制信号可以直接施加在金属硅化物层上。根据本申请的另一实施例，针对图1-3中所示的传输晶体管，控制信号可以直接施加在多晶硅栅极110、210或310的P型掺杂栅极区域和/或N型掺杂栅极区域上。
可以采用传统的用于控制CMOS图像传感器的控制信号来控制本申请实施例中的CMOS图像传感器。以上谈到的传输晶体管的关闭电压和开启电压仅仅是一个范例。根据不同器件尺寸，工艺设置，可以对该控制电压的水平进行调整。
另外，所述传输晶体管也可以是埋沟晶体管，也就是说其沟道区距离半导体衬底表面具有一定的距离。
本发明通过对非均匀掺杂的多晶硅栅极的不同类型掺杂区域分别施加不同的控制电压信号，便于灵活调节不同类型掺杂区域下的沟道区电势，由于多晶硅栅极不同区域的掺杂情况不同以及控制电压不同，在多晶硅栅极以下的沟道区中分别产生了自源极至漏极的成阶梯状上升的电势分布，于是由光电二极管产生的光生载流子就可以被快速高效的从传输晶体管的源极转移到漏极，从而提高了图像传感器的反应速度和图像质量。
本领域技术人员很容易就得知，可以在本申请的范围内改变材料和方法，例如在不需要付出创造性劳动的情况下，就可以将N型掺杂与P型掺杂相互调换，对应的载流子由电子调换为空穴，并且构造出与本申请实施例互补的传输晶体管。还应该理解的是，除了用于说明实施例的具体语境之外，本实用新型提供了许多可应用的创新性概念。相应地，所附权利要求旨在将这样的过程、机器、制造、物质合成、装置、方法或者步骤包括在它们的范围内。

Claims (7)

1.一种提高背照式图像传感器的载流子传输效率的方法，其特征在于，包括如下步骤：
形成光电二极管和浮置扩散区；
形成传输晶体管，所述传输晶体管的源极为所述光电二极管的载流子收集区，漏极为所述浮置扩散区；沿从传输晶体管的源极至漏极的方向所述传输晶体管的多晶硅栅极依次包括：P型掺杂栅极区域、N型掺杂栅极区域，所述P型掺杂栅极区域至少部分覆盖所述光电二极管的载流子收集区，所述N型掺杂栅极区域至少部分覆盖所述传输晶体管的沟道区；
于所述P型掺杂栅极区域加第一电压信号，于所述N型掺杂栅极区域加第二电压信号，所述第一电压信号不高于所述第二电压信号，使得所述沟道区内的电势呈阶梯形分布，以提高载流子由所述光电二极管至所述浮置扩散区的传输效率。
2.如权利要求1所述的提高背照式图像传感器的载流子传输效率的方法，其特征在于，所述第一电压信号为-3V~2V，所述第二电压信号为-3V~4V。
3.如权利要求1所述的提高背照式图像传感器的载流子传输效率的方法，其特征在于，沿从传输晶体管的源极至漏极的方向所述P型掺杂栅极区域依次包括：P型重掺杂栅极子区域、P型轻掺杂栅极子区域。
4.如权利要求1所述的提高背照式图像传感器的载流子传输效率的方法，其特征在于，沿从传输晶体管的源极至漏极的方向所述N型掺杂栅极区域依次包括：N型轻掺杂栅极子区域、N型重掺杂栅极子区域。
5.如权利要求1所述的提高背照式图像传感器的载流子传输效率的方法，其特征在于，还包括：在所述P型掺杂栅极区域和所述N型掺杂栅极区域之间形成未掺杂栅极区域。
6.如权利要求1所述的提高背照式图像传感器的载流子传输效率的方法，其特征在于，所述形成光电二极管和浮置扩散区的步骤包括：在P型衬底内形成具有N型掺杂的载流子收集区，从而形成光电二极管；在P型衬底内形成具有N型掺杂的浮置扩散区。
7.如权利要求6所述的提高背照式图像传感器的载流子传输效率的方法，其特征在于，还包括：在所述光电二极管的载流子收集区至所述P型衬底表面之间形成具有P型掺杂的钉扎层。
CN201510433158.2A 2015-07-22 2015-07-22 提高背照式图像传感器的载流子传输效率的方法 Pending CN105161462A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510433158.2A CN105161462A (zh) 2015-07-22 2015-07-22 提高背照式图像传感器的载流子传输效率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510433158.2A CN105161462A (zh) 2015-07-22 2015-07-22 提高背照式图像传感器的载流子传输效率的方法

Publications (1)

Publication Number Publication Date
CN105161462A true CN105161462A (zh) 2015-12-16

Family

ID=54802277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510433158.2A Pending CN105161462A (zh) 2015-07-22 2015-07-22 提高背照式图像传感器的载流子传输效率的方法

Country Status (1)

Country Link
CN (1) CN105161462A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108020845A (zh) * 2016-11-04 2018-05-11 埃斯普罗光电股份公司 接收装置、传感器装置以及用于确定距离的方法
CN110112166A (zh) * 2019-05-23 2019-08-09 德淮半导体有限公司 一种倾斜栅极背照式cmos图像传感器
CN110544701A (zh) * 2019-08-30 2019-12-06 德淮半导体有限公司 半导体结构及其形成方法
CN110875338A (zh) * 2018-09-04 2020-03-10 比亚迪股份有限公司 像素结构及其制造方法、图像传感器
CN111490058A (zh) * 2019-01-28 2020-08-04 力晶科技股份有限公司 半导体组件及其制造方法
CN112864183A (zh) * 2021-01-18 2021-05-28 上海集成电路装备材料产业创新中心有限公司 一种改善传输迟滞的像元结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310387A (zh) * 2005-10-19 2008-11-19 美萨影像股份公司 用于对调制电磁波场进行解调的器件和方法
US20090179232A1 (en) * 2008-01-14 2009-07-16 Adkisson James W Low lag transfer gate device
US20130248938A1 (en) * 2012-03-20 2013-09-26 Mesa Imaging Ag PN-Structured Gate Demodulation Pixel
CN203826392U (zh) * 2014-04-25 2014-09-10 格科微电子（上海）有限公司 背照式cmos图像传感器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310387A (zh) * 2005-10-19 2008-11-19 美萨影像股份公司 用于对调制电磁波场进行解调的器件和方法
US20090179232A1 (en) * 2008-01-14 2009-07-16 Adkisson James W Low lag transfer gate device
US20130248938A1 (en) * 2012-03-20 2013-09-26 Mesa Imaging Ag PN-Structured Gate Demodulation Pixel
CN203826392U (zh) * 2014-04-25 2014-09-10 格科微电子（上海）有限公司 背照式cmos图像传感器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108020845A (zh) * 2016-11-04 2018-05-11 埃斯普罗光电股份公司 接收装置、传感器装置以及用于确定距离的方法
CN108020845B (zh) * 2016-11-04 2022-11-01 埃斯普罗光电股份公司 接收装置、传感器装置以及用于确定距离的方法
CN110875338A (zh) * 2018-09-04 2020-03-10 比亚迪股份有限公司 像素结构及其制造方法、图像传感器
CN111490058A (zh) * 2019-01-28 2020-08-04 力晶科技股份有限公司 半导体组件及其制造方法
CN110112166A (zh) * 2019-05-23 2019-08-09 德淮半导体有限公司 一种倾斜栅极背照式cmos图像传感器
CN110112166B (zh) * 2019-05-23 2021-07-13 德淮半导体有限公司 一种倾斜栅极背照式cmos图像传感器
CN110544701A (zh) * 2019-08-30 2019-12-06 德淮半导体有限公司 半导体结构及其形成方法
CN112864183A (zh) * 2021-01-18 2021-05-28 上海集成电路装备材料产业创新中心有限公司 一种改善传输迟滞的像元结构
CN112864183B (zh) * 2021-01-18 2023-08-25 上海集成电路装备材料产业创新中心有限公司 一种改善传输迟滞的像元结构

Similar Documents

Publication Publication Date Title
CN105161462A (zh) 提高背照式图像传感器的载流子传输效率的方法
CN209389038U (zh) 图像传感器
CN101707202B (zh) 半导体感光器件及其制造方法和应用
CN103811510B (zh) 图像传感器的像素单元及其形成方法
CN103050500A (zh) 图像传感器的部分掩埋沟道传送装置
CN101197388B (zh) 固态成像装置及其制造方法以及电子装置
CN103152529A (zh) 提高电荷转移效率减小暗电流的像素结构及其工作方法
CN102856330A (zh) 用于背面照明传感器的共同注入
US20120280109A1 (en) Method, apparatus and system to provide conductivity for a substrate of an image sensing pixel
CN103413817B (zh) Cmos图像传感器的像素结构及其形成方法
CN203826392U (zh) 背照式cmos图像传感器
CN106952931A (zh) 一种cmos图像传感器的制造方法
CN103413816B (zh) Cmos图像传感器的像素结构及其形成方法
CN101715041B (zh) 半导体感光器件的控制方法
CN110176467B (zh) Cmos图像传感器及其制造方法
CN104465689A (zh) 一种高动态范围图像传感器像素单元及其制备方法
TWI698992B (zh) 用於改善影像感測器之效能之源極隨耦器裝置
CN102332458B (zh) 图像传感器和图像传感器的使用方法、制造方法
CN105097850A (zh) Cmos图像传感器及其制造方法
CN204632761U (zh) 图像传感器
CN103208502A (zh) Cmos图像传感器及其制备方法
CN104332481B (zh) 图像传感器及其形成方法
CN105100651B (zh) 图像传感器及降低图像传感器噪声的方法
WO2009020318A2 (en) Unit pixel suppressing dead zone and afterimage
CN103268880A (zh) 像素单元的制作方法和图像传感器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151216