CN111477636B - 元件基板及其制造方法 - Google Patents
元件基板及其制造方法 Download PDFInfo
- Publication number
- CN111477636B CN111477636B CN202010311204.2A CN202010311204A CN111477636B CN 111477636 B CN111477636 B CN 111477636B CN 202010311204 A CN202010311204 A CN 202010311204A CN 111477636 B CN111477636 B CN 111477636B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- electrode
- insulating
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000011810 insulating material Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 164
- 239000007769 metal material Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种元件基板及其制造方法。元件基板包括基板、第一导电层、第一绝缘层、第二绝缘层、半导体层以及第二导电层。第一导电层包括第一导线以及第一电极。第一导线位于线路区上。第一电极位于主动区上。第一绝缘层覆盖第一导电层。第二绝缘层覆盖第一绝缘层，且第二绝缘层具有重叠于第一电极的开口。半导体层位于开口中。第二导电层包括第二导线以及第二电极。第二导线位于第二绝缘层上，且部分重叠于第一导线。第二电极位于半导体层上。
Description
技术领域
本发明涉及一种元件基板及其制造方法，且特别涉及一种半导体层位于绝缘层开口中的元件基板。
背景技术
元件基板通常包括自主动区延伸至周边区的绝缘层。绝缘层可以用来隔离不同层别的导线，使不同层别的导线彼此间不会短路。为了因应市场需求，许多显示装置的厂商致力于提升显示装置的分辨率或显示装置的尺寸。然而，为了提升显示装置的分辨率或显示装置的尺寸，元件基板中不同层别的导线之间的电容容易因为导线加粗或导线密度提升而增加。若导线之间的电容太高，将会大幅影响显示装置的品质。
发明内容
本发明提供一种元件基板，能改善导线之间电容值过大的问题，并能减少制造成本。
本发明提供一种元件基板的制造方法，能改善导线之间电容值过大的问题，并能减少制造成本。
本发明的至少一实施例提供一种元件基板。元件基板包括基板、第一导电层、第一绝缘层、第二绝缘层、半导体层以及第二导电层。基板包括线路区以及主动区。第一导电层包括第一导线以及第一电极。第一导线位于线路区上。第一电极位于主动区上。第一绝缘层覆盖第一导电层。第二绝缘层覆盖第一绝缘层，且第二绝缘层具有重叠于第一电极的开口。半导体层位于开口中，且与第一电极之间夹有第一绝缘层。第二导电层包括第二导线以及第二电极。第二导线位于第二绝缘层上，且部分重叠于第一导线，其中第二导线与第一导线之间夹有第一绝缘层以及第二绝缘层。第二电极位于半导体层上。
本发明的至少一实施例提供一种元件基板的制造方法，包括提供基板、形成第一导电层于基板上、形成第一绝缘层于第一导电层上、形成第二绝缘层、形成半导体层以及形成第二导电层。基板包括线路区以及主动区。第一导电层包括位于线路区上的第一导线以及位于主动区上的第一电极。形成第二绝缘材料层于第一绝缘层上；图案化第二绝缘材料层以形成第二绝缘层。第二绝缘层覆盖第一绝缘层，且第二绝缘层具有重叠于第一电极的开口。形成半导体材料层于第二绝缘层上；图案化半导体材料层，以形成半导体层于开口中，其中半导体层与第一电极之间夹有第一绝缘层。第二导电层包括位于第二绝缘层上的第二导线以及位于半导体层上的第二电极。第二导线部分重叠于第一导线，且第二导线与第一导线之间夹有第一绝缘层以及第二绝缘层。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1至图11是依照本发明的一实施例的一种元件基板的制造方法的剖面示意图。
附图标记说明：
10：元件基板
100：基板
110：线路区
120：主动区
200：第一导电层
210：第一导线
220：第一电极
300：第一绝缘层
400：第二绝缘材料层
400a：第二绝缘层
500：半导体材料层
500a：半导体层
600：第二导电层
610：第二导线
620：第二电极
630：第三电极
C1、C2：开口
M1：第一掩模
O：开口
T：主动元件
W1、W2、W3：宽度
具体实施方式
图1至图11是依照本发明的一实施例的一种元件基板的制造方法的剖面示意图。
请参考图1，提供基板100，基板100包括线路区110以及主动区120。在一些实施例中，线路区110例如为显示面板的边框区，而主动区120例如为显示面板的显示区，但本发明不以此为限。在其他实施例中，线路区110与主动区120可以皆位于显示区中。基板100的材质可为玻璃、石英、有机聚合物、不透光和/或反射材料，例如：导电材料、金属、晶圆、陶瓷或是其他适用的材料。根据其他实施例，可在基板100的表面上进一步形成一层或多层缓冲层。
形成第一导电层200于基板100上。第一导电层200包括位于线路区110上的第一导线210以及位于主动区120上的第一电极220。第一导电层200例如为金属材料、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它合适的材料、或是金属材料与其他导电材料的堆叠层。第一导电层200例如为单层或多层结构。
请参考图2，形成第一绝缘层300于第一导电层200上。第一绝缘层300覆盖第一导线210以及第一电极220。在一些实施例中，第一绝缘层300的材料为包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其他合适的材料或上述至少二种材料的堆叠层)或有机材料或其它合适的材料或上述的组合。在一些实施例中，第一绝缘层300的介电系数为6至6.5。在一些实施例中，第一绝缘层300的厚度T1为2500微米至3500微米。
请参考图3，形成第二绝缘材料层400于第一绝缘层300上。在一些实施例中，第二绝缘材料层400的材料为包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其他合适的材料或上述至少二种材料的堆叠层)或有机材料或其它合适的材料或上述的组合。在一些实施例中，第二绝缘材料层400的介电系数为4至4.5。在一些实施例中，第二绝缘材料层400的厚度T1为500微米至1500微米。
在一些实施例中，第二绝缘材料层400的材料不同于该第一绝缘层300的材料，第二绝缘材料层400的介电系数小于该第一绝缘层300的介电系数。举例来说，第二绝缘材料层400的材料的介电系数为4，而第一绝缘层300的材料的介电系数为6.2。在一些实施例中，第二绝缘层400的材料为氧化硅，且第一绝缘层300的材料为氮化硅。因此，能进一步减少第一导线210与其他导线之间的电容值。
请参考图4至图6，图案化第二绝缘材料层400以形成第二绝缘层400a。第二绝缘层400a的介电系数小于第一绝缘层300的介电系数。在本实施例中，以第一掩模M1图案化第二绝缘材料层400。举例来说，形成负光刻胶材料层PR1于第二绝缘材料层400上；以第一掩模M1为掩模图案化负光刻胶材料层PR1，以形成图案化的负光刻胶层PR1a；以图案化的负光刻胶层PR1a为掩模，图案化第二绝缘材料层400，以形成第二绝缘层400a。
在本实施例中，图案化的负光刻胶层PR1a具有开口C1，其中开口C1的位置对应于第一掩模M1的开口C2。
第二绝缘层400a覆盖第一绝缘层300，且第二绝缘层400a具有重叠于第一电极220的开口O。开口O的位置对应于图案化的负光刻胶层PR1a的开口C1以及第一掩模M1的开口C2。
在一些实施例中，第二绝缘层400a的开口O的宽度W1小于第一电极220的宽度W2。
形成开口O的方法例如包括蚀刻。在形成开口O后，移除图案化的负光刻胶层PR1a。
请参考图7，形成半导体材料层500于第二绝缘层400a上。在本实施例中，半导体材料层500填入第二绝缘层400a的开口O。半导体材料层500为单层或多层结构，其包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物或是其它合适的材料或上述的组合)或其它合适的材料或含有掺杂物(dopant)于上述材料中或上述的组合。
请参考图8至图10，图案化半导体材料层500，以形成半导体层500a于开口O中。在本实施例中，以第一掩模M1图案化半导体材料层500。举例来说，形成正光刻胶材料层PR2于第二绝缘层400a上；以第一掩模M1为掩模图案化正光刻胶材料层PR2，以形成图案化的正光刻胶层PR2a；以图案化的正光刻胶层PR2a为掩模，图案化半导体材料层500，以形成半导体层500a。
在本实施例中，图案化的正光刻胶层PR2a具有遮罩P，其中遮罩P的位置对应于第一掩模M1的开口C2以及第二绝缘层400a的开口O。半导体层500a重叠于遮罩P。
形成半导体层500a的方法例如包括蚀刻。在形成半导体层500a后，移除图案化的正光刻胶层PR2a。
在一些实施例中，半导体层500a的宽度W3小于第一电极220的宽度W2。
在本实施例中，由于半导体层500a以及第二绝缘层400a的开口O都是以第一掩模M1为掩模而形成，因此，半导体层500a的垂直投影于基板100上的形状与开口O垂直投影于基板100上的形状相同。在本实施例中，半导体层500a的宽度W3小于或等于第二绝缘层400a的开口O的宽度W1。在本实施例中，半导体层500a垂直投影于基板100上的面积小于或等于开口O的底面积。
通过同一个第一掩模M1形成半导体层500a以及第二绝缘层400a的开口O，可以减少制造元件基板所需的掩模数量，并减少制造成本。
虽然在图10中，半导体层500a的顶表面为平面，但本发明不以此为限。在一些实施例中，半导体层500a的部分顶表面(例如是半导体层500a靠近开口O侧壁的部分)会突起。
请参考图11，形成第二导电层600。第二导电层600包括位于第二绝缘层400a上的第二导线610、位于半导体层500a上的第二电极620以及位于半导体层500a上的第三电极630。
第二导电层600例如为金属材料、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它合适的材料、或是金属材料与其他导电材料的堆叠层。第二导电层600例如为单层或多层结构。
第二导线610部分重叠于第一导线210。第二导线610的延伸方向与第一导线210的延伸方向相同或不同。在一些实施例中，第二导线610与第一导线210彼此交错。
第三电极630与第二电极620分离，其中第一电极220、第二电极620、第三电极630以及半导体层500a分别构成主动元件T的栅极、源极、漏极以及通道层。
在一些实施例中，于形成第二导电层600之前，先于半导体层500a表面形成欧姆接触层(未绘出)，借此能避免形成第二导电层600时对半导体层500a造成损伤。
至此，元件基板10大致完成。元件基板10包括基板100、第一导电层200、第一绝缘层300、第二绝缘层400a、半导体层500a以及第二导电层600。
综上所述，由于第二导线610与第一导线210之间夹有第一绝缘层300以及第二绝缘层400a，因此，可以降低第二导线610与第一导线210之间的电容值。此外，由于半导体层500a位于第二绝缘层400a的开口中，因此，主动元件T能维持良好的电性。另外，通过同一个第一掩模形成半导体层500a以及第二绝缘层400a的开口O，可以减少制造元件基板10所需的掩模数量，并减少制造成本。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (11)
1.一种元件基板，包括：
一基板，包括一线路区以及一主动区；
一第一导电层，包括：
一第一导线，位于该线路区上；以及
一第一电极，位于该主动区上；
一第一绝缘层，覆盖该第一导电层；
一第二绝缘层，覆盖该第一绝缘层，且该第二绝缘层具有重叠于该第一电极的一开口；
一半导体层，位于该开口中，且与该第一电极之间夹有该第一绝缘层；以及
一第二导电层，包括：
一第二导线，位于该第二绝缘层上，且部分重叠于该第一导线，其中该第二导线与该第一导线之间夹有该第一绝缘层以及该第二绝缘层；以及
一第二电极，位于该半导体层上，
其中该第二绝缘层的介电系数小于该第一绝缘层的介电系数，该第二绝缘层的介电系数为4至4.5，且该第一绝缘层的介电系数为6至6.5。
2.如权利要求1所述的元件基板，其中该第二导电层，还包括：
一第三电极，位于该半导体层上，且与该第二电极分离，其中该第一电极、该第二电极以及该第三电极分别构成一主动元件的一栅极、一源极以及一漏极。
3.如权利要求1所述的元件基板，其中该半导体层垂直投影于该基板上的面积小于或等于该开口的底面积。
4.如权利要求1所述的元件基板，其中该开口的宽度小于该第一电极的宽度。
5.如权利要求1所述的元件基板，其中该第二绝缘层的材料为氧化硅，且该第一绝缘层的材料为氮化硅。
6.如权利要求1所述的元件基板，其中该开口贯穿该第二绝缘层且不贯穿该第一绝缘层。
7.一种元件基板的制造方法，包括：
提供一基板，其中该基板包括一线路区以及一主动区；
形成一第一导电层于该基板上，其中该第一导电层包括：
一第一导线，位于该线路区上；以及
一第一电极，位于该主动区上；
形成一第一绝缘层于该第一导电层上；
形成一第二绝缘材料层于该第一绝缘层上；
图案化该第二绝缘材料层，以形成一第二绝缘层，其中该第二绝缘层覆盖该第一绝缘层，且该第二绝缘层具有重叠于该第一电极的一开口；
形成一半导体材料层于该第二绝缘层上；
图案化该半导体材料层，以形成一半导体层于该开口中，其中该半导体层与该第一电极之间夹有该第一绝缘层；以及
形成一第二导电层，该第二导电层包括：
一第二导线，位于该第二绝缘层上，且部分重叠于该第一导线，其中该第二导线与该第一导线之间夹有该第一绝缘层以及该第二绝缘层；以及
一第二电极，位于该半导体层上，
其中该第二绝缘层的介电系数小于该第一绝缘层的介电系数，该第二绝缘层的介电系数为4至4.5，且该第一绝缘层的介电系数为6至6.5。
8.如权利要求7所述的元件基板的制造方法，其中以一第一掩模图案化该第二绝缘材料层，且以该第一掩模图案化该半导体材料层。
9.如权利要求8所述的元件基板的制造方法，其中以该第一掩模图案化该第二绝缘材料层的方法包括：
形成一负光刻胶材料层于该第二绝缘材料层上；
以该第一掩模为掩模图案化该负光刻胶材料层，以形成一图案化的负光刻胶层；
以该图案化的负光刻胶层为掩模，图案化该第二绝缘材料层，以形成该第二绝缘层。
10.如权利要求8所述的元件基板的制造方法，其中以该第一掩模图案化该半导体材料层的方法包括：
形成一正光刻胶材料层于该第二绝缘层上；
以该第一掩模为掩模图案化该正光刻胶材料层，以形成一图案化的正光刻胶层；
以该图案化的正光刻胶层为掩模，图案化该半导体材料层，以形成该半导体层。
11.如权利要求7所述的元件基板的制造方法，其中该第二导电层，还包括：
一第三电极，位于该半导体层上，且与该第二电极分离，其中该第一电极、该第二电极以及该第三电极分别构成一主动元件的一栅极、一源极以及一漏极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108131643A TWI717820B (zh) | 2019-09-03 | 2019-09-03 | 元件基板及其製造方法 |
| TW108131643 | 2019-09-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111477636A CN111477636A (zh) | 2020-07-31 |
| CN111477636B true CN111477636B (zh) | 2023-01-31 |
Family
ID=71755670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010311204.2A Active CN111477636B (zh) | 2019-09-03 | 2020-04-20 | 元件基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111477636B (zh) |
| TW (1) | TWI717820B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202316574A (zh) * | 2021-10-12 | 2023-04-16 | 友達光電股份有限公司 | 電路基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017782A (zh) * | 2006-02-08 | 2007-08-15 | 财团法人工业技术研究院 | 薄膜晶体管、有机电致发光显示元件及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101336485B (zh) * | 2005-12-02 | 2012-09-26 | 出光兴产株式会社 | Tft基板及tft基板的制造方法 |
| TWI413258B (zh) * | 2009-12-03 | 2013-10-21 | Innolux Corp | 薄膜電晶體基板及其製造方法 |
| KR101833235B1 (ko) * | 2011-07-14 | 2018-04-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| US9595544B2 (en) * | 2012-08-30 | 2017-03-14 | Sharp Kabushiki Kiasha | Thin film transistor substrate and display device |
| KR102049443B1 (ko) * | 2013-05-15 | 2019-11-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN105895657B (zh) * | 2015-02-13 | 2020-05-05 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管基板及具有薄膜晶体管基板的触控显示面板 |
| CN106887436B (zh) * | 2015-12-16 | 2019-10-25 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管阵列基板及其制备方法 |
| CN107689391B (zh) * | 2016-08-04 | 2020-09-08 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管基板及其制备方法 |
| KR102420327B1 (ko) * | 2017-06-13 | 2022-07-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법 |
| TWI646691B (zh) * | 2017-11-22 | 2019-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
-
2019
- 2019-09-03 TW TW108131643A patent/TWI717820B/zh active
-
2020
- 2020-04-20 CN CN202010311204.2A patent/CN111477636B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017782A (zh) * | 2006-02-08 | 2007-08-15 | 财团法人工业技术研究院 | 薄膜晶体管、有机电致发光显示元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111477636A (zh) | 2020-07-31 |
| TW202111914A (zh) | 2021-03-16 |
| TWI717820B (zh) | 2021-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110491887B (zh) | 一种阵列基板、显示面板及阵列基板的制作方法 | |
| US9377644B2 (en) | Display device | |
| US20130222726A1 (en) | Liquid crystal display device and method of fabricating the same | |
| US6911669B2 (en) | Thin film transistor array panel | |
| US20120199891A1 (en) | Semiconductor device and method for manufacturing same | |
| CN107146818B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| TWI578504B (zh) | 畫素結構與其製造方法 | |
| KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101428940B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US20120080677A1 (en) | Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| CN111477636B (zh) | 元件基板及其制造方法 | |
| CN111627933B (zh) | 主动元件基板及其制造方法 | |
| CN109786391B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN111090196B (zh) | 像素阵列基板 | |
| KR102080482B1 (ko) | 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN111029344A (zh) | 一种阵列基板及其制备方法 | |
| WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
| CN110828481B (zh) | 像素结构 | |
| CN110165079B (zh) | 显示面板及其制作方法、显示装置 | |
| CN113437090A (zh) | 阵列基板及其制备方法、显示面板 | |
| KR100656910B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| TWI839912B (zh) | 薄膜電晶體 | |
| TWI520221B (zh) | 薄膜電晶體及其製造方法 | |
| CN111613627B (zh) | 像素结构及其制造方法 | |
| US20240136420A1 (en) | Thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |