CN111448648B - 用于三维存储器的接触结构 - Google Patents

用于三维存储器的接触结构 Download PDF

Info

Publication number
CN111448648B
CN111448648B CN202080000523.XA CN202080000523A CN111448648B CN 111448648 B CN111448648 B CN 111448648B CN 202080000523 A CN202080000523 A CN 202080000523A CN 111448648 B CN111448648 B CN 111448648B
Authority
CN
China
Prior art keywords
contact
forming
openings
dielectric
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000523.XA
Other languages
English (en)
Other versions
CN111448648A (zh
Inventor
孙中旺
张中
周文犀
刘磊
夏志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110754836.0A priority Critical patent/CN113571467B/zh
Publication of CN111448648A publication Critical patent/CN111448648A/zh
Application granted granted Critical
Publication of CN111448648B publication Critical patent/CN111448648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了3D存储结构以及用于形成3D存储结构的方法的实施例。所述制作方法包括在衬底上布置交替的电介质堆叠，其中，所述交替的电介质堆叠具有在彼此顶部交替地堆叠的第一电介质层和第二电介质层。接下来，可以在交替的电介质堆叠中形成多个接触开口，以便可以在所述多个接触开口中的至少一个接触开口内部露出电介质层对。所述方法还包括：通过利用导电层代替第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及形成接触结构，以接触在具有交替的导电层和电介质层的膜堆叠中的导电层。

Description

用于三维存储器的接触结构
技术领域
概括地说，本公开内容涉及半导体技术领域，以及更具体地说，涉及用于形成三维(3D)存储器的方法。
背景技术
随着存储器件缩小到更小的管芯尺寸以降低制作成本并且提高存储密度，对平面存储单元的缩放因工艺技术限制和可靠性问题而面临挑战。三维(3D)存储器架构可以解决平面存储单元中的密度和性能限制。
在3D NAND存储器中，阶梯结构通常用于在垂直堆叠设置存储单元的字线与控制栅之间提供电接触。然而，随着3D NAND存储器中的存储容量的持续提高，垂直堆叠的存储单元的数量已经大量地增加。相应地，阶梯结构的横向尺寸也增加，这降低了单位面积的有效存储容量。此外，较大的阶梯结构在存储阵列区与阶梯区之间引入较高的机械应力，这可能在3D NAND存储器内造成可靠性问题。因此，存在对能够在不使用阶梯结构的情况下在垂直堆叠的存储单元的字线与控制栅之间提供电连接的3D存储器的接触结构的需求。
发明内容
在本公开内容中描述了三维(3D)存储器件以及用于形成3D存储器件的方法的实施例。
本公开内容的第一方面提供了用于形成三维(3D)存储结构的方法，其包括在衬底上布置交替的电介质堆叠，其中，该交替的电介质堆叠包括在彼此顶部交替地堆叠的第一电介质层和第二电介质层。所述方法还包括：在交替的电介质堆叠中形成多个接触开口，以便在所述多个接触开口中的至少一个接触开口内部露出电介质层对，其中，所述电介质层对包括一对第一电介质层和第二电介质层。所述方法还包括：通过利用导电层代替第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及形成接触结构，以接触在具有交替的导电层和电介质层的膜堆叠中的导电层。
对多个接触开口的形成包括：通过蚀刻数量N个电介质层对(N为整数)来在交替的电介质堆叠中形成多个开口。接下来，形成掩模以保护所述多个开口中的第一群组并且露出所述多个开口中的第二群组，其中，所述多个开口中的第一群组是延伸穿过数量N个电介质层对的开口的第一子集。对多个接触开口的形成还包括：通过蚀刻数量M个电介质层来在所述多个开口的第二群组中形成开口的第二子集(M为整数)。开口的第二子集延伸穿过数量(N+M)个电介质层对。通过针对所述子集的开口中的每个子集重复所述形成掩模和蚀刻的步骤，可以在交替的电介质堆叠中形成所述多个接触开口。
在一些实施例中，所述开口的第一子集和开口的第二子集包括相同数量的开口。
在一些实施例中，所述数量M个电介质层对在数量上是所述数量N个电介质层对的两倍。
在一些实施例中，对具有交替的导电层和电介质层的膜堆叠的形成包括：在所述交替的电介质堆叠中形成缝隙开口。在一些实施例中，对所述膜堆叠的形成还包括：在所述缝隙开口中形成与所述衬底电连接的公共源极接触。
在一些实施例中，用于形成3D存储结构的方法还包括：在所述多个接触开口内部布置填充材料。
在一些实施例中，用于形成3D存储结构的方法还包括：在对所述多个接触开口的形成之前，在所述交替的电介质堆叠中形成多个存储串。
在一些实施例中，用于形成3D存储结构的方法还包括：在对所述多个接触开口的形成之后，在所述交替的电介质堆叠中形成多个存储串。
在一些实施例中，对所述多个存储串的形成包括：形成垂直地穿透所述交替的电介质堆叠的沟道孔；以及在沟道孔的侧壁上布置存储膜、沟道层和核心填充膜。
在一些实施例中，形成所述接触结构包括：在所述多个接触开口的侧壁上形成衬；在所述多个接触开口的每个接触开口内部形成接触孔，以露出在具有交替的导电层和电介质层的膜堆叠内的导电层；以及在所述接触孔内部布置导电材料，以形成与所述导电层的电接触。在一些实施例中，形成所述接触结构还包括：通过化学机械抛光来形成共平面表面。
本公开内容的第二方面提供了三维(3D)存储结构，其包括在衬底上布置的膜堆叠，所述膜堆叠具有在彼此顶部交替地堆叠的导电层和电介质层。所述3D存储结构还包括垂直地穿透所述膜堆叠的多个存储串，其中，所述多个存储串的每个存储串包括存储膜、沟道层和核心填充膜。所述3D存储结构还包括在所述膜堆叠内部布置的多个接触结构，所述多个接触结构垂直地穿透一个或多个导电层和电介质层，以便膜堆叠中的每个导电层电连接到所述多个接触结构中的至少一个接触结构。所述多个接触结构被所述多个存储串包围。
在一些实施例中，所述多个接触结构中的每个接触结构包括包围导电材料的衬。在一些实施例中，所述衬包括被配置为将所述多个接触结构与所述膜堆叠的一个或多个导电层电隔离的绝缘体。
在一些实施例中，根据权利要求13的3D存储结构还包括垂直地穿透所述膜堆叠的公共源极接触，其中，所述公共源极接触与所述衬底导电连接。在一些实施例中，所述公共源极接触包括被配置为将所述公共源极接触与所述膜堆叠的导电层电隔离的隔离衬。
在一些实施例中，所述3D存储结构还包括垂直地穿透与所述多个接触结构邻近的所述膜堆叠的多个虚设存储串，其中，所述多个虚设存储串中的每个存储串包括核心填充膜。
在一些实施例中，所述多个接触结构与所述膜堆叠共平面。
在一些实施例中，所述多个接触结构在存储阵列中随机分布。
本公开内容的第三方面提供了形成三维(3D)存储结构的另一方法，其包括在衬底上布置交替的电介质堆叠，其中，所述交替的电介质堆叠包括数量2n个电介质层对，其中，n为整数，并且每个电介质层对包括第一电介质层和不同于第一电介质层的第二电介质层。所述方法还包括：通过使用(n+1)次循环的重复图案化工艺来形成多个接触开口。第i次图案化工艺包括蚀刻数量2(i-1)个电介质层对，以便在所述多个接触开口内部露出顶部的数量2i个电介质层对，其中，i是处于1到n的范围内的整数。形成3D存储结构的方法还包括：通过利用导电层代替第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及形成电连接到在具有交替的导电层和电介质层的膜堆叠中的导电层的接触结构。
在一些实施例中，所述第i次图案化工艺还包括：在所述蚀刻之前，形成掩模以露出所述多个接触开口的子集，其中，在所述多个接触开口的所述子集内部露出顶部的数量2(i-1)个电介质层对。
在一些实施例中，用于形成3D存储结构的方法还包括：在对所述多个接触开口的形成之前，在所述交替的电介质堆叠上布置硬掩模；以及在所述硬掩模中形成多个开口。
本领域技术人员根据本公开内容的说明书、权利要求和附图可以理解本公开内容的其它方面。
附图说明
被并入本文并形成说明书的部分的附图示出了本公开内容的实施例并与说明书一起进一步用以解释本公开内容的原理，以及使本领域技术人员能够做出和使用本公开内容。
图1根据本公开内容的一些实施例示出了示例性三维(3D)存储管芯的示意性自顶向下视图。
图2根据本公开内容的一些实施例示出了3D存储管芯的区域的示意性自顶向下视图。
图3根据本公开内容的一些实施例示出了示例性3D存储阵列结构的部分的透视图。
图4根据本公开内容的一些实施例示出了用于形成3D存储器件的示例性方法的流程图。
图5-13以及图14A根据本公开内容的一些实施例示出了在跟随图4的流程图的各种工艺步骤处的示例性3D存储器件的截面图。
图14B根据本公开内容的一些实施例示出了在各种工艺步骤处的接触开口之间的关系。
图15-20根据本公开内容的一些实施例示出了在跟随图4的流程图的各种工艺步骤处的示例性3D存储器件的截面图。
图21A-21N根据本公开内容的一些实施例示出了在各种工艺步骤处的示例性3D存储器件的透视图。
图22根据本公开内容的一些实施例示出了用于形成3D存储器件的另一示例性方法的流程图。
图23-29根据本公开内容的一些实施例示出了在跟随图22的流程图的各种工艺步骤处的示例性3D存储器件的截面图。
当结合附图考虑时，通过下文阐述的具体实施方式，本发明的特征和优势将变得更显而易见，在附图中，类似的附图标记自始至终标识对应的元素。在附图中，类似的附图标记通常指示完全相同的、功能上类似的和/或结构上类似的元素。通过在对应附图标记中的最左侧数字指示在其中首次出现该元素的附图。
将参考附图来描述本公开内容的实施例。
具体实施方式
尽管论述了具体配置和排列，但是应当理解的是这只是为了说明的目的。本领域技术人员将认识到，在不背离本公开内容的精神和范围的情况下，可以使用其它配置和排列。对本领域技术人员而言将显而易见的是，还可以在各种各样的其它应用中采用本公开内容用。
要注意的是，在说明书中提及“一个实施例”、“实施例”、“示例实施例”、“一些实施例”等指示所描述的实施例可以包括特定的特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的短语未必指的是相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，结合明确或未明确描述的其它实施例来影响这样的特征、结构或特性将是在本领域技术人员的知识范围内的。
一般而言，可以至少部分地根据在上下文中的使用来理解术语。例如，至少部分地取决于上下文，在本文中使用术语“一个或多个”可以用以在单数的意义上描述任何特征、结构或特性，或者可以用以在复数的意义上描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，还可以将术语“一”、“一个”或“所述”理解为传达单数的使用或者传达复数的使用。此外，再次至少部分地取决于上下文，可以将术语“基于”理解为未必意指传达排它的因素集合，相反可以允许存在未必明确描述的额外的因素。
应当容易理解的是，在本公开内容中的“在……上”、“在……以上”和“在……之上”的含义应当以最广泛的方式来解释，以便“在……上”不仅意指直接地在某物上，而且包括在处于某物上的情况下在其间有中间特征或层。此外，“在……以上”或者“在……之上”不仅意指处于某物以上或之上，而且还包括其处于某物以上或之上的情况下在其间没有中间特征或层的含义(即，直接地位于某物上)。
此外，为了便于说明，在本文中可以使用空间相对术语，诸如“下面”、“之下”、“下方”、“之上”、“上方”等，来描述一个元素或特征与其它元素或特征的如图所示的关系。空间相对术语旨在涵盖除了附图所示的取向之外的处于使用或工艺步骤中的装置的不同取向。所述设备可以以其它方式进行取向(旋转90度或者处于其它取向上)，以及相应地在本文中使用的空间相对描述符可以是类似地解释的。
在本文中使用的术语“衬底”指的是在其上添加后续材料层的材料。衬底包括“顶”表面和“底”表面。衬底的顶表面通常是形成半导体器件的地方，以及因此除非以其它方式声明，否则半导体器件形成于衬底的顶部一侧。底表面与顶表面相反，以及因此衬底的底侧与衬底的顶侧相反。可以对衬底本身进行图案化。添加到衬底顶部的材料可以被图案化，或者可以保持未图案化。此外，衬底可以包括较宽范围的半导体材料，诸如硅、锗、砷化镓、磷化铟等。或者，衬底可以由电学上的非导电材料，诸如玻璃、塑料或者蓝宝石晶圆等做成。
在本文中使用的术语“层”指的是包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中，层的底侧相对接近衬底，以及顶侧相对远离衬底。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层结构或上覆结构的延伸更小的延伸。此外，层可以是匀质或者非匀质的连续结构的区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面与底表面之间的任何一组水平面之间，或者位于所述顶表面和底表面处。层可以水平地延伸、垂直地延伸和/或沿锥形表面延伸。衬底可以是层，可以在其中包含一个或多个层，和/或可以具有在其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导电层和接触层(在其内形成接触、互连线路和/或垂直互连通道(VIA))以及一个或多个电介质层。
在本公开内容中，为了便于描述，“层级”用以指代沿垂直方向基本上具有相同高度的元素。例如，字线和下层栅极电介质层可以被称为“层级”，字线和下层绝缘层一起可以被称为“层级”，基本上具有相同高度的各字线可以被称为“字线层级”等等。
如在本文中使用的，术语“标称的/标称地”指的是在产品或工艺的设计阶段期间设置的用于组件或工艺步骤的特性或参数的期望值或目标值以及高于和/或低于期望值的值的范围。值的范围可能归因于制作工艺或容限的略微变化。如在本文中使用的，术语“大约”指示能够基于与主体半导体器件相关联的特定技术节点进行变化的既定量的值。基于特定技术节点，术语“大约”可以指示在例如值的10-30％(例如，该值的±10％、±20％或者30％)内进行变化的既定量的值。
在本公开内容中，术语“水平的/水平地/横向的/横向地”意指在标称上平行于衬底的横向表面，以及术语“垂直的”或者“垂直地”意指在标称上垂直于衬底的所述横向表面。
在本文中使用的术语“3D存储器”指的是具有垂直取向的存储单元晶体管串(在本文中称为“存储串”，诸如NAND存储串)的三维(3D)半导体器件，所述垂直取向的存储单元晶体管串处于横向取向的衬底上，以便所述存储串相对于衬底沿垂直方向延伸。
图1根据本公开内容的一些实施例示出了示例性三维(3D)存储器件100的自顶向下视图。3D存储器件100可以是存储芯片(封装)、存储管芯或者存储管芯的任何部分，以及可以包括一个或多个存储平面101，所述存储平面101中的每个存储平面可以包括多个存储块103。在每个存储平面101处可以发生完全相同的和并发的操作。可以具有数兆字节(MB)的尺寸的存储块103是执行擦除操作的最小尺寸。如图1所示，示例性3D存储器件100包括四个存储平面101，以及每个存储平面101包括六个存储块103。每个存储块103可以包括多个存储单元，其中，可以通过诸如位线和字线的互连来对每个存储单元寻址。位线和字线可以是垂直地布设的(例如，分别按照行和列)，从而形成金属线的阵列。在图1中，字线和位线的方向被标记为“BL”和“WL”。在本公开内容中，存储块103还被称为“存储阵列”或“阵列”。存储阵列是存储器件中的执行存储功能的核心区域。
3D存储器件100还包括外围区105、围绕存储平面101的区域。外围区105包含许多数字、模拟和/或混合信号电路来支持存储阵列的功能，例如，页缓冲器、行解码器和列解码器以及感测放大器。外围电路使用有源和/或无源半导体器件，诸如晶体管、二极管、电容器、电阻器等，这对于本领域技术人员而言将是显而易见的。
要注意的是，图1所示的3D存储器件100中的存储平面101的排列和每个存储平面101中的存储块103的排列仅被用作示例，其不限制本公开内容的范围。
参考图2，根据本公开内容的一些实施例示出了图1中的区域108的放大的自顶向下视图。3D存储器件的区域108可以包括阶梯区210以及沟道结构区211。沟道结构区211可以包括存储串212的阵列，每个存储串包括多个堆叠的存储单元。阶梯区210可以包括阶梯结构和形成于所述阶梯结构上的接触结构214的阵列。在一些实施例中，跨越沟道结构区211和阶梯区210在字线(WL)的方向内延伸的多个缝隙结构216可以将存储块划分为多个存储指218，其中，WL的方向(即，WL方向)与图1中所示的方向类似。至少一些缝隙结构216可以充当用于沟道结构区211中的存储串212的阵列的公共源极接触。顶部选择栅切口220可以被布置在(例如)每个存储指218的中央，以将存储指218的顶部选择栅(TSG)划分为两个部分，以及从而将存储指划分为两个存储片224，其中，在存储片224中的共享相同的字线的存储单元形成可编程(读/写)存储页。尽管可以在存储块级别上执行对3D NAND存储器的擦除操作，但是也可以在存储页级别上执行读操作和写操作。存储页的大小可以具有数千字节(KB)的尺寸。在一些实施例中，区域108还包括虚设存储串222，以便在制作期间实施工艺变化控制和/或取得额外的机械支持。
图3根据本公开内容的一些实施例示出了示例性三维(3D)存储阵列结构300的部分的透视图。存储阵列结构300包括衬底330、处于衬底330之上的绝缘膜331、处于绝缘膜331之上的一层级的下部选择栅(LSG)332以及多个层级的控制栅333(还被称为“字线(WL)”)，所述多个层级的控制栅堆叠在LSG 332顶上，以形成交替的导电层和电介质层的膜堆叠335。在图3中为了清楚起见没有示出与各层级的控制栅邻近的电介质层。
每个层级的控制栅通过贯穿膜堆叠335的缝隙结构216-1和216-2分开。存储阵列结构300还包括处于控制栅333的堆叠之上的一层级的顶部选择栅(TSG)334。TSG 334、控制栅333和LSG 332的堆叠还被称为“栅电极”。存储阵列结构300进一步包括存储串212以及处于衬底330的位于邻近LSG 332之间的部分中的掺杂源极线区344。每个存储串212包括穿过绝缘膜331以及具有交替的导电层和电介质层的膜堆叠335进行延伸的沟道孔336。存储串212还包括沟道孔336的侧壁上的存储膜337、处于存储膜337之上的沟道层338以及被沟道层338包围的核心填充膜339。存储单元340可以形成于控制栅333和存储串212的相交处。存储阵列结构300进一步包括处于TSG 334之上的与存储串212连接的多条位线(BL)341。存储阵列结构300还包括通过多个接触结构214与栅电极连接的多条金属互连线343。膜堆叠335的边缘被配置为具有阶梯形状，以允许对每个层级的栅电极的电连接。
在图3中，出于说明的目的，将三个层级的控制栅333-1、333-2和333-3与一个层级的TSG 334和一个层级的LSG 332一起示出。在这一示例中，每个存储串212可以包括分别对应于控制栅333-1、333-2和333-3的三个存储单元340-1、340-2和340-3。在一些实施例中，控制栅的数量和存储单元的数量可以多于三个，以提高存储容量。存储阵列结构300还可以包括其它结构，例如，TSG切口、公共源极接触和虚设存储串。为了简单起见，在图3中未示出这些结构。
为了追求3D存储器中的更高存储容量，垂直堆叠的存储单元的数量已经大量地增加。因此，控制栅或字线333的数量已经大量地增加。为了形成针对每条字线333的电接触(例如，接触结构214)，阶梯区210已经从沟道结构区211的两侧横向地延伸。阶梯区210的增加的尺寸降低了单位面积的有效存储容量，以及因而提高了3D存储器的每位成本。此外，大阶梯区210可能在沟道结构区211中引入机械应力，其可能引起存储单元中的可靠性问题。因此，存在在不依赖于阶梯结构的情况下形成用于3D存储器的接触结构的需求。
图4根据本公开内容的一些实施例示出了用于形成3D存储器件的示例性制作工艺400。图5-13、14A-14B、15-20根据制作工艺400示出了在各种工艺步骤处的3D存储器件的截面图。应当理解的是，在制作工艺400中所示的工艺步骤不是穷举的，以及可以在所示工艺步骤中的任何工艺步骤之前、之后或之间执行其它工艺步骤。在一些实施例中，可以省略示例性制作工艺400的一些工艺步骤，或者可以包括此处为了简单起见未描述的其它工艺步骤。在一些实施例中，制作工艺400的工艺步骤可以是以不同顺序执行的，和/或可以发生变化。
如图4所示，制作工艺400开始于工艺步骤S410，其中，可以在衬底上布置交替的电介质堆叠。工艺步骤S410处的3D存储器件的示例被示作图5中的3D存储结构500。
在一些实施例中，3D存储结构500的衬底可以与图3中的衬底330类似。衬底330能够提供用于形成后续结构的平台。在一些实施例中，衬底330可以是任何适当的半导体衬底，其具有诸如单晶半导体、多晶半导体或单个晶体半导体的任何适当的半导体材料。例如，衬底330可以包括硅、硅锗(SiGe)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)、砷化镓(GaAs)、氮化镓、碳化硅、III-V族化合物或其任何组合。在一些实施例中，衬底330可以包括形成于操纵晶圆上的一层半导体材料，例如，玻璃、塑料或另一半导体衬底。
衬底330的正表面330f在文中还被称为衬底的“主表面”或“顶表面”。可以将各层材料布置在衬底330的正表面330f上。“最顶”层或“上”层是离衬底的正表面330f最远或者较远的层。“最底”层或“下”层是离衬底的正表面330f最近或者较近的层。
在一些实施例中，交替的电介质堆叠554包括在彼此顶部交替地堆叠的多个电介质层对556，其中，每个电介质层对556包括第一电介质层558和不同于第一电介质层558的第二电介质层560(还称为“牺牲层”)。交替的电介质堆叠554在平行于衬底330的正表面330f的横向方向上延伸。
在交替的电介质堆叠554中，第一电介质层558和第二电介质层560在垂直于衬底330的垂直方向上交替。换言之，每个第二电介质层560可以夹在两个第一电介质层558之间，以及每个第一电介质层558可以夹在两个第二电介质层560之间(除了最底层和最顶层之外)。
交替的电介质堆叠554的形成可以包括将第一电介质层558布置为各自具有相同的厚度或者具有不同的厚度。例如，第一电介质层558的示例厚度可以处于10nm到500nm的范围内，优选为大约25nm。类似地，第二电介质层560可以各自具有相同厚度或者可以具有不同厚度。第二电介质层560的示例厚度可以处于10nm到500nm的范围内，优选为大约35nm。应当理解的是，图5中的电介质层对556的数量仅是为了说明的目的，以及可以在交替的电介质堆叠554中包括任何适当数量的层。
在一些实施例中，第一电介质层558包括任何适当的绝缘材料，例如，氧化硅、氮氧化硅、氮化硅、TEOS或者具有F、C、N和/或H结合的氧化硅。第一电介质层558还可以包括高k电介质材料，例如，氧化铪、氧化锆、氧化铝、氧化钽或者氧化镧膜。在一些实施例中，第一电介质层558可以是上述材料的任何组合。
衬底330上的第一电介质层558的形成可以包括任何适当的沉积方法，诸如化学气相沉积(CVD)、物理气相沉积(PVD)、等离子增强CVD(PECVD)、快速热化学气相沉积(RTCVD)、低压化学气相沉积(LPCVD)、溅镀、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)、高密度等离子CVD(HDP-CVD)、热氧化、氮化、任何其它适当的沉积方法和/或它们的组合。
在一些实施例中，第二电介质层560包括不同于第一电介质层558并且能够相对于第一电介质层558被选择性地去除的任何适当的材料。例如，第二电介质层560可以包括氧化硅、氮氧化硅、氮化硅、TEOS、多晶硅、多晶锗、多晶硅锗以及其任何组合。在一些实施例中，第二电介质层560还包括非晶半导体材料，例如，非晶硅或非晶锗。第二电介质层560可以是使用与第一电介质层558类似的技术布置的，诸如CVD、PVD、ALD、热氧化或氮化或者它们的任何组合。
在一些实施例中，第一电介质层558可以是氧化硅，以及第二电介质层560可以是氮化硅。
在一些实施例中，交替的电介质堆叠554可以包括除了第一电介质层558和第二导电层560之外的层，以及可以由不同材料组成和/或具有不同厚度。
除了交替的电介质堆叠554之外，在一些实施例中，可以在衬底330的正表面330f上的外围区105(参见图1)中形成外围器件(未示出)。在一些实施例中，还可以在衬底330的正表面330f上的存储块103(参见图1)中形成有源器件区(未示出)。在一些实施例中，衬底330可以进一步包括正表面330f上的绝缘膜331(图5中未示出)。绝缘膜331可以由与交替的电介质堆叠554相同或不同的材料组成。
外围器件可以包括任何适当的半导体器件，例如，金属氧化物半导体场效应晶体管(MOSFET)、二极管、晶体管、电容器等。所述外围器件可以在支持存储核心的存储功能的数字信号电路、模拟信号电路和/或混合信号电路的设计中使用，例如，行解码器和列解码器、驱动器、页缓冲器、感测放大器、定时和控制。
存储块中的有源器件区由诸如浅沟槽隔离的隔离结构包围。可以根据存储块中的阵列器件的功能来在所述有源器件区中形成掺杂区，诸如p型掺杂阱和/或n型掺杂阱。
根据本公开内容的一些实施例，参考图4，在工艺步骤S415处，可以将硬掩模布置在交替的电介质堆叠上。工艺步骤S415处的3D存储器件的示例被示作图6中的3D存储结构600。3D存储结构600包括设置在交替的电介质堆叠554上的硬掩模662。硬掩模662用以在后续蚀刻工艺期间提供对下层结构和材料的保护。在一些实施例中，硬掩模662包括能够抵御蚀刻工艺的任何适当的材料，例如，氧化硅、氮氧化硅、氮化硅、TEOS、非晶硅、多晶硅、高k电介质材料或其任何组合。在一些实施例中，硬掩模662可以包括非晶碳。在一些实施例中，非晶碳可以掺有其它抗蚀刻元素(诸如硼)，以提高非晶碳的抗蚀刻性。在一些实施例中，可以在非晶碳层的顶上布置薄的金属或金属氧化物层，诸如氧化锆(ZrO2)、氧化钇(Y2O3)和氧化铝(Al2O3)。硬掩模662可以是通过LPCVD、RTCVD、PECVD、ALD、PVD、蒸镀、溅镀或其任何组合布置的。
图7根据本公开内容的一些实施例示出了3D存储结构700。3D存储结构700包括在交替的电介质堆叠554之上的硬掩模662上布置的接触限定掩模764。在一些实施例中，接触限定掩模764可以包括光刻胶或基于碳的聚合物材料，以及可以是使用诸如光刻的图案化工艺形成的。接触限定掩模764限定将在后续工艺中形成的3D存储器件的控制栅和选择栅的接触结构的位置。在一些实施例中，所述接触结构可以与图3所示的针对控制栅333、顶部选择栅(TSG)334和下部选择栅(LSG)332的接触结构214类似。接触结构214可以被置于与图3中的沟道结构区211邻近的区域(例如，阶梯区210)中。在一些实施例中，接触结构214还可以被置于沟道结构区211内部，如下文将详细论述的。
根据本公开内容的一些实施例，参考图4，在工艺步骤S420处，可以通过对硬掩模图案化来形成多个硬掩模开口。工艺步骤S420中的示例性3D存储器件被示作图8中的3D存储结构800。3D存储结构800包括通过使用图7中的接触限定掩模764对硬掩模662图案化来形成的多个硬掩模开口866。所述硬掩模开口露出第一电介质层对(即，交替的电介质堆叠554中的最顶部电介质层对)的顶表面866-t。
在一些实施例中，硬掩模开口866可以通过使用适当的蚀刻工艺(例如，湿法蚀刻、干法蚀刻和/或其组合)来图案化的。在一些实施例中，可以使用诸如反应离子蚀刻(RIE)的非等向性蚀刻或其它干法蚀刻工艺来蚀刻硬掩模662。在一些实施例中，硬掩模662是氧化硅。在这一示例中，对氧化硅的蚀刻可以包括使用基于氟的气体(诸如四氟化碳(CF4)、六氟乙烷(C2F6)、CHF3或C3F6)和/或任何其它适当气体的RIE，。在一些实施例中，可以通过湿化学制剂(诸如氢氟酸、或者氢氟酸和乙二醇的混合物)来蚀刻氧化硅层。在一些实施例中，可以采用定时的蚀刻方法。在一些实施例中，硬掩模662是氮化硅。在这一示例中，对氮化硅的蚀刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3和/或其组合的RIE。用以对硬掩模662图案化的方法和蚀刻剂不应受到本公开内容的实施例的限制。
在一些实施例中，在形成硬掩模开口866之后，可以通过使用诸如利用O2或CF4等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的技术来去除图7中的接触限定掩模764。
根据本公开内容的一些实施例，参考图4，在工艺步骤S425处，可以在交替的电介质堆叠之上形成第一接触掩模。在工艺步骤S425处的示例性3D存储器件被示作图9中的3D存储结构900。
在一些实施例中，3D存储结构900包括在3D存储结构800上布置的第一接触掩模968，其处于交替的电介质堆叠的至少一部分之上。在一些实施例中，第一接触掩模968覆盖一半硬掩模开口866，并且露出另一半硬掩模开口866。在一些实施例中，第一接触掩模968可以包括光刻胶或基于碳的聚合物材料，以及可以是使用诸如光刻的图案化工艺形成的。
根据本公开内容的一些实施例，参考图4，在工艺步骤S430处，可以在交替的电介质堆叠中形成接触开口的第一子集。在工艺步骤S430处的示例性3D存储器件被示作图10中的3D存储结构1000。3D存储结构1000包括接触开口的第一子集1070。
在一些实施例中，接触开口的第一子集1070可以是通过使用图9中所示的第一接触掩模968蚀刻第一电介质层对556来形成的。接触开口的第一子集1070露出第二电介质层对的顶表面1070-t，其中，第二电介质层对位于交替的电介质堆叠554中的第一或最顶部电介质层对之下。在本公开内容中，从顶部到底部顺序地对交替的电介质堆叠554中的电介质层对计数。在一些实施例中，可以利用第一接触掩模968来蚀刻一个或多个电介质层对556。针对第一电介质层558的蚀刻工艺可以具有相对于第二电介质层560的高选择性，和/或反之亦然。相应地，下层电介质层对556可以充当蚀刻停止层。因此，可以可控地蚀刻多个电介质层对556。
在一些实施例中，可以通过使用诸如反应离子蚀刻(RIE)的非等向性蚀刻或其它干法蚀刻来蚀刻电介质层对556。在一些实施例中，第一电介质层558是氧化硅。在这一示例中，对氧化硅的蚀刻可以包括使用基于氟的气体(诸如四氟化碳(CF4)、六氟乙烷(C2F6)、CHF3或C3F6和/或任何其它适当的气体的RIE。在一些实施例中，可以通过湿化学制剂(诸如氢氟酸、或者氢氟酸和乙二醇的混合物)来蚀刻氧化硅层。在一些实施例中，可以采用定时的蚀刻方法。在一些实施例中，第二电介质层560是氮化硅。在这一示例中，对氮化硅的蚀刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3和/或其组合的RIE。用于蚀刻电介质层对556的方法和蚀刻剂不应受到本公开内容的实施例的限制。
在一些实施例中，在形成接触开口的第一子集1070之后，可以通过使用诸如利用O2或CF4等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的技术来去除第一接触掩模968。
在一些实施例中，在工艺步骤S430之后，可以将一半的硬掩模开口866转化为接触开口的第一子集1070，其中另一半保持为硬掩模开口866。相应地，能够分别在硬掩模开口866和接触开口的第一子集1070内部露出第一电介质层对的顶表面866-t和第二电介质层对的顶表面1070-t。
在一些实施例中，交替的电介质堆叠554包括数量L个电介质层对556。在一些实施例中，3D存储结构800(图8中)包括数量N个硬掩模开口866，其中，数量N大于或等于数量L，即，N≥L。在这一示例中，可以将一半的硬掩模开口866转化为接触开口的第一子集1070。换言之，在工艺步骤S430之后，接触开口的第一子集1070的数量可以是N/2，以及剩余硬掩模开口866的数量也可以是N/2。然而，第一子集的接触开口1070不限于上文所述，以及可以包括任何适当数量的硬掩模开口866。
根据本公开内容的一些实施例，参考图4，在工艺步骤S435处，可以在交替的电介质堆叠之上形成第二接触掩模。在工艺步骤S435处的示例性3D存储器件被示作图11中的3D存储结构1100。
在一些实施例中，3D存储结构1100包括在3D存储结构1000上布置的第二接触掩模1172，其处于交替的电介质堆叠554的至少一部分之上。在一些实施例中，第二接触掩模1172覆盖一半的剩余硬掩模开口866，并且露出另一半剩余硬掩模开口866。在一些实施例中，第二接触掩模1172还覆盖一半的接触开口的第一子集1070，并且露出另一半的接触开口的第一子集1070。在一些实施例中，第二接触掩模1172可以包括光刻胶或基于碳的聚合物材料，以及可以是使用诸如光刻的图案化工艺来形成的。
根据本公开内容的一些实施例，参考图4，在工艺步骤S440处，可以在交替的电介质堆叠中形成接触开口的第二子集和接触开口的第三子集。在工艺步骤S440处的示例性3D存储器件被示作图12中的3D存储结构1200。3D存储结构1200包括接触开口的第二子集1274和接触开口的第三子集1275。
在一些实施例中，接触开口的第二子集1274和接触开口的第三子集可以是通过使用图11中所示的第二接触掩模1172蚀刻两个电介质层对556来形成的。在一些实施例中，可以利用第二接触掩模1172来蚀刻一个或多个电介质层对556。用于第一电介质层558和第二电介质层560的蚀刻工艺可以与用于接触开口的第一子集1070的那些蚀刻工艺类似，其中，每个电介质层对556可以是利用在下层的电介质层对556上的蚀刻停止来可控地蚀刻的。
在一些实施例中，可以设计第一接触掩模968和第二接触掩模1172，以使接触开口的第二子集1274包括一半的接触开口的第一子集1070，并且接触开口的第三子集1275包括一半的未在工艺步骤430处转化为接触开口的第一子集1070的剩余硬掩模开口866。在通过蚀穿硬掩模662来形成硬掩模开口866并且通过蚀刻一个电介质层对556来形成接触开口的第一子集1070的示例中，通过在工艺步骤S440处蚀刻两个电介质层对556，可以使接触开口的第二子集1274延伸穿过三个电介质层对并且露出第四电介质层对的顶表面1274-t。与此同时，接触开口的第三子集1275可以延伸穿过两个电介质层对，并且露出第三电介质层对的顶表面1275-t。相应地，在工艺步骤S440之后，一半的接触开口的第一子集1070被转化为接触开口的第二子集1274，并且一半的剩余硬掩模开口866被转化为接触开口的第三子集1275。
如图12所示，3D存储结构1200还可以包括一些接触开口的第一子集1070，其延伸穿过一个电介质层对556并且露出第二电介质层对的顶表面1070-t。3D存储结构1200还可以包括一些硬掩模开口866，其延伸穿过硬掩模662，并且露出第一电介质层对的顶表面866-t。如图11所示，这些开口在工艺步骤S435处被第二接触掩模1172覆盖，并且在工艺步骤S440处对电介质层对556的蚀刻工艺期间受到保护。因此，前述开口的深度在工艺步骤S440处没有改变。
在工艺步骤S440之后，可以分别在硬掩模开口866、接触开口的第一子集1070、接触开口的第三子集1275和接触开口的第二子集1274中露出第一、第二、第三和第四电介质层对的顶表面。
在3D存储结构1000包括数量N/2个接触开口的第一子集1070和数量N/2个硬掩模开口866的示例中，在工艺步骤S430之后，3D存储结构1200可以包括数量N/4个接触开口的第二子集1274和数量N/4个接触开口的第三子集1275。与此同时，在3D存储结构1200中可以剩有数量N/4个接触开口的第一子集1070和数量N/4个硬掩模开口866。
要注意的是，图12中的接触开口的第一、第二、第三子集1070、1274和1275以及硬掩模开口866的排列仅用于说明的目的。3D存储结构1200可以包括接触开口的第一、第二、第三子集1070、1274和1275以及硬掩模开口866的不同排列和深度。
根据本公开内容的一些实施例，参考图4，在工艺步骤S445处，在交替的电介质堆叠之上形成第三接触掩模。在工艺步骤S445处的示例性3D存储器件被示作图13中的3D存储结构1300。
3D存储结构1300包括在3D存储结构1200上布置的第三接触掩模1376，其处于交替的电介质堆叠554的至少一部分之上。在一些实施例中，第三接触掩模1376覆盖一半的剩余硬掩模开口866，并且露出另一半的剩余硬掩模开口866。在一些实施例中，第三接触掩模1376还覆盖一半剩余的接触开口的第一子集1070，并且露出另一半剩余的接触开口的第一子集1070。在一些实施例中，第三接触掩模1376还覆盖一半的接触开口的第二子集1274，并且露出另一半的接触开口的第二子集1274。在一些实施例中，第三接触掩模1376还覆盖一半的接触开口的第三子集1275，并且露出另一半的接触开口的第三子集1275。在一些实施例中，第三接触掩模1376可以包括光刻胶或基于碳的聚合物材料，以及可以是使用诸如光刻的图案化工艺形成的。
根据本公开内容的一些实施例，参考图4，在工艺步骤S450处，在交替的电介质堆叠内形成接触开口的第四子集、第五子集、第六子集和第七子集。在工艺步骤S450处的示例性3D存储器件被示作图14A中的3D存储结构1400。根据本公开内容的一些实施例，3D存储结构1400包括形成于交替的电介质堆叠554中的接触开口的第四子集1478、接触开口的第五子集1479、接触开口的第六子集1480和接触开口的第七子集1481。
在一些实施例中，接触开口的第四、第五、第六和第七子集1478-1481可以是通过使用图13中所示的第三接触掩模1376蚀刻四个电介质层对556来形成的。在一些实施例中，可以使用第三接触掩模1376来蚀刻一个或多个电介质层对556。用于第一电介质层558和第二电介质层560的蚀刻工艺可以与用于接触开口的第一、第二和第三子集1070、1274和1275的那些蚀刻工艺类似，其中，每个电介质层对556可以是利用在下层的电介质层对556上的蚀刻停止来可控地蚀刻的。
图14B根据本公开内容的一些实施例示出了在各种工艺步骤处的接触开口之间的关系。在括号中示出了每个接触开口露出的电介质层对566(从顶部到底部计数)。在一些实施例中，可以设计第一、第二和第三接触掩模968、1172和1376，以使一部分的硬掩模开口866可以在工艺步骤S430处被转化为接触开口的第一子集1070。一部分的接触开口的第一子集1070可以在工艺步骤S440处被转化为接触开口的第二子集1274，以及然后一部分的接触开口的第二子集1274可以在工艺步骤S450处被转化为接触开口的第四子集1478。与此同时，在工艺步骤S440处的一部分的接触开口的剩余第一子集1070可以在工艺步骤S450处被转化为接触开口的第五子集1479。在这一示例中，在工艺步骤S430处的一部分的剩余硬掩模开口866可以在工艺步骤S440处被转化为接触开口的第三子集1275，而一部分的接触开口的第三子集1275可以在工艺步骤S450处被转化为接触开口的第七子集1481。在工艺步骤S440处的一部分的剩余硬掩模开口866可以在工艺步骤S450处被转化为接触开口的第六子集1480。要注意的是，在每个工艺步骤处经受对电介质层对566的蚀刻的所述部分的接触开口可以是任何适当数量，而不限于图9-13和图14A中所示的一半或50％。
如先前论述的，在一些实施例中，在工艺步骤S420之后存在数量N个硬掩模开口866，以及在工艺步骤S420之后，3D存储结构1000可以具有数量N/2个接触开口的第一子集1070以及数量N/2个硬掩模开口866。在工艺步骤S440之后，3D存储结构1200可以具有数量N/4个接触开口的第一子集1070、数量N/4个接触开口的第二子集1274、数量N/4个接触开口的第三子集1275以及数量N/4个硬掩模开口866。在一些实施例中，3D存储结构1400可以具有数量N/8个接触开口的第一子集1070、数量N/8个接触开口的第二子集1274、数量N/8个接触开口的第三子集1275、数量N/8个接触开口的第四子集1478、数量N/8个接触开口的第五子集1479、数量N/8个接触开口的第六子集1480、数量N/8个接触开口的第七子集1481以及数量N/8个硬掩模开口866。
如先前论述的，在一些实施例中，硬掩模开口866可以是通过在工艺步骤S420处蚀穿硬掩模662来形成的，以及接触开口的第一子集1070可以是通过在工艺步骤S430处蚀刻一个电介质层对556来形成的。接下来，接触开口的第二和第三子集1274和1275可以是通过在工艺步骤S440处蚀刻两个电介质层对556来形成的。相应地，硬掩模开口866可以露出第一电介质层对，即，最顶部电介质层对。从硬掩模开口866转化的接触开口的第一子集1070可以延伸穿过一个电介质对566延伸并且露出处于第一电介质层对之下的第二电介质对。从相应的接触开口的第一子集1070和硬掩模开口866转化的接触开口的第二和第三子集1274和1275可以分别延伸穿过三个电介质层对566和两个电介质层对566。换言之，接触开口的第二和第三子集1274和1275可以分别露出第四电介质层对和第三电介质层对。参考图14A和图14B，在一些实施例中，接触开口的第四到第七子集1478-1481可以是通过蚀穿四个电介质层对556来形成的。因此，在工艺步骤S450之后，从接触开口的第二子集1274转化的接触开口的第四子集1478可以延伸穿过七个电介质层对556，并且露出第八电介质层对的顶表面1478-t。从接触开口的第一子集1070转化的接触开口的第五子集1479可以延伸穿过五个电介质层对556并且露出第六电介质层对的顶表面1479-t。从硬掩模开口866转化的接触开口的第六子集1480可以延伸穿过四个电介质层对556并且露出第五电介质层对的顶表面1480-t。类似地，从接触开口的第三子集1070转化的接触开口的第七子集1481可以延伸穿过六个电介质层对556并且露出第七电介质对的顶表面1481-t。
要注意的是，图14A和图14B中的接触开口的第一到第七子集1070、1274-1275、1478-1481以及硬掩模开口866的排列仅用于说明的目的。3D存储结构1400可以具有接触开口的第一到第七子集1070、1274-1275、1478-1481以及硬掩模开口866的不同排列和不同深度(即，蚀刻的电介质层对)。换言之，前述接触开口可以随机分布在交替的电介质堆叠554中。
所述制作工艺可以继续形成覆盖3D存储结构1400上的至少一部分的接触孔的另一接触掩模，以及然后蚀刻一个或多个电介质层对566。可以重复这些工艺步骤，直到在所述接触开口中的至少一个接触开口的内部露出每个电介质层对566的顶表面为止。在一些实施例中，在用于形成接触开口的一个或多个子集的第i工艺步骤处(其中，i＝1、2、3……)，接触开口的每个当前子集可以被划分为两个群组，其中，一个群组可以经受数量2(i-1)个电介质层对的蚀刻工艺，并且形成接触开口的新的子集。接触开口的每个当前子集的另一群组可以受到掩模的保护，并且免于暴露到该蚀刻工艺。在第i工艺步骤之后，可以在接触开口中的至少一个接触开口的内部露出第一、第二……第2i电介质层对的顶表面。
在一些实施例中，接触开口的每个当前子集可以被划分为两个具有相等数量的接触开口的群组，其中，一个群组保持与接触开口的当前子集相同，以及另一群组则形成接触开口的新的子集。例如，数量N个硬掩模开口可以被划分为数量N/2个硬掩模开口和数量N/2个接触开口的第一子集。接下来，接触开口的第一子集可以被划分为数量N/4个接触开口的第二子集以及数量N/4个接触开口的第一子集……等等。在这一示例中，可以通过使用尽量少的数量n个掩模和蚀刻步骤，针对总共具有数量2(n-1)个电介质层对的交替的电介质堆叠的每个电介质层对来形成至少一个接触开口。
在交替的电介质堆叠554中形成接触开口之后，可以去除硬掩模662。
根据本公开内容的一些实施例，参考图4，在工艺步骤S455处，可以在接触开口内部布置填充材料。在工艺步骤S455处的示例性3D存储器件被示作图15中的3D存储结构1500。3D存储结构1500包括通过在3D存储结构1400(如图14A中所示)中的接触开口(1070、1274-1275、1478-1481)和硬掩模开口866内部布置填充材料1586来形成的接触填充1584。在一些实施例中，接触填充1584还包括在沉积填充材料1586之前布置的衬1587。
填充材料1586和衬1587可以是在后续工艺中能够相对于第一电介质层558和/或第二电介质层560选择性地去除的任何适当材料。在一些实施例中，填充材料1586和衬1587可以是绝缘体，例如，氧化硅、氮氧化硅、氮化硅、TEOS、非晶碳和/或其组合。在一些实施例中，填充材料1586可以是氮化硅，以及衬1587可以是氧化硅。填充材料1586和衬1587可以是通过CVD、PVD、溅镀、蒸镀和/或其任何组合来形成的。
在一些实施例中，可以在布置填充材料1586和衬1587之后对3D存储结构1500平坦化，以形成共平面的顶表面。
根据本公开内容的一些实施例，参考图4，在工艺步骤S460处，可以在交替的电介质堆叠中形成多个存储串。在工艺步骤S460处的示例性3D存储器件被示作图16中的3D存储结构1600。3D存储结构1600包括多个存储串(例如，图2和图3中的存储串212)。
为了形成多个存储串212，可以首先在交替的电介质堆叠554中形成穿透整个交替的电介质堆叠554并且延伸到衬底330中的多个沟道孔(例如，沟道孔336)。在一些实施例中，沟道孔336的形成包括诸如光刻和蚀刻的工艺。在一些实施例中，除了用于蚀刻工艺的光刻胶之外，还可以使用通过基于碳的聚合物材料或硬掩模形成的盖层1688。盖层1688可以包括氧化硅、氮化硅、TEOS、含硅的抗反射涂层(SiARC)、非晶硅、或多晶硅或其任何组合。用以形成沟道孔336的蚀刻工艺可以包括干法蚀刻、湿法蚀刻或其组合。在一些实施例中，可以使用诸如反应离子蚀刻(RIE)的非等向性蚀刻来蚀刻交替的电介质堆叠554。在一些实施例中，可以使用基于氟或氯的气体，诸如四氟化碳(CF4)、六氟戊烷(C2F6)、CHF3、C3F6、Cl2、Bcl3等或其任何组合。用以蚀刻第一和第二电介质层558/560的方法和蚀刻剂不应受到本公开内容的实施例的限制。
在一些实施例中，3D存储结构1600进一步包括处于沟道孔336内部的外延层1690。外延层1690可以包括任何适当的半导体材料，诸如硅、硅锗、锗、砷化镓、氮化镓、III-V族化合物或其任何组合。外延层1690可以是从衬底330外延地生长的。在一些实施例中，外延层1690可以是从衬底330在沟道孔336内部露出的表面选择性地生长的。在一些实施例中，外延层1690可以是多晶半导体材料，例如，多晶硅。
在一些实施例中，外延层1690可以是从衬底330中的掺杂区(图16中未示出)外延地生长的。所述掺杂区可以是通过使用p型或n型掺杂剂(例如，硼、磷、砷或其任何组合)的离子注入来形成的。可以在沉积交替的电介质堆叠554之前执行离子注入。在一些实施例中，可以在沟道孔蚀刻之后执行离子注入。
在形成沟道孔336和外延层1690之后，可以在每个沟道孔336的侧壁以及外延层558的顶表面上布置存储膜(例如，图3中的存储膜337)。在一些实施例中，存储膜337可以是包括隧穿层、存储层(还称为“电荷捕获/存储层”)和阻隔层的复合层。每个沟道孔336可以具有圆柱形状。根据一些实施例，隧穿层、存储层和阻隔层以上述顺序沿从沟道孔的中心朝沟道孔外侧的方向排列。所述隧穿层可以包括氧化硅、氮化硅或其任何组合。所述阻隔层可以包括氧化硅、氮化硅、高介电常数(高k)电介质或其任何组合。所述储存层可以包括氮化硅、氮氧化硅、硅或其任何组合。在一些实施例中，存储膜337包括ONO电介质(例如，隧穿层包括氧化硅，储存层包括氮化硅，以及阻隔层包括氧化硅)。
接下来，可以在沟道孔336内部布置沟道层338和核心填充层339。沟道层338覆盖存储膜337在沟道孔336内部的侧壁，并且与外延层1690连接。沟道层338可以是任何适当的半导体材料，诸如硅。在一些实施例中，沟道层338可以是非晶硅、多晶硅或单个晶体硅。沟道层338可以是通过任何适当的薄膜沉积工艺来形成的，所述工艺包括但不限于CVD、PVD、ALD或其组合。在一些实施例中，沟道层338的厚度可以处于大约10nm到大约30nm的范围内。在一些实施例中，核心填充膜339可以被布置为填充每个沟道孔336。在一些实施例中，核心填充膜339的中间可以包括一个或多个空气隙。核心填充膜339可以是任何适当的绝缘体，例如，氧化硅、氮化硅、氮氧化硅、旋转涂布、掺硼或掺磷的氧化硅、掺碳的氧化物(CDO或SiOC或SiOC:H)、掺氟的氧化物(SiOF)或其任何组合。核心填充膜339可以是使用(例如)ALD、PVD、CVD、旋涂、溅镀或者任何其它适当膜沉积技术来沉积的。核心填充膜339还可以是通过使用重复的沉积和回蚀工艺来形成的。回蚀工艺可以包括但不限于湿法蚀刻、干法蚀刻或其组合。
在一些实施例中，核心填充膜339、沟道层338和盖层1688在3D存储结构1600中可以是共平面的。平坦化工艺包括化学机械抛光、RIE、湿法蚀刻或其组合。平坦化工艺去除沟道孔336外部的多余核心填充膜339、沟道层338和存储膜337。相应地，沟道层338和存储膜337可以在邻近沟道孔336之间断开连接。
在一些实施例中，还可以在交替的电介质堆叠554中形成与存储串212和/或接触开口1070、1274-1275和1478-1481邻近的多个虚设存储串(例如，图2中的虚设存储串222)。虽然存储串212可以用于存储器存储，但是虚设存储层222可以用以在制作期间提供结构支持以及提高工艺均匀性。在一些实施例中，虚设存储串222还可以包括核心填充膜339，以及可以是使用与存储串212类似的技术来形成的。
图17根据本公开内容的一些实施例示出了3D存储结构1700。3D存储结构1700包括穿透整个交替的电介质堆叠554的多个缝隙开口1792。在一些实施例中，缝隙开口1792可以在平行于顶表面330f的x-y平面中沿WL方向横向地延伸。缝隙开口1792可以在后续制作工艺中形成缝隙结构216(图2和图3中)。图17中的缝隙开口1792的排列仅用于说明的目的，并且不受此限制。
根据本公开内容的一些实施例，参考图4，在工艺步骤S465处，可以形成具有交替的导电层和电介质层的膜堆叠。在工艺步骤S465处的示例性3D存储器件被示作图18中的3D存储结构1800。3D存储结构1800包括具有交替的导电层和电介质层的膜堆叠，其与图3中的膜堆叠335类似。
在形成缝隙开口1792之后，可以从缝隙开口1792横向地去除交替的电介质堆叠554(图17中的)中的第二电介质层560，从而形成横向的隧道(图18中未示出)。然后，将导电层1894布置到这些横向的隧道内部，以形成膜堆叠335。
可以通过相对于交替的电介质堆叠554的选择性的任何适当的蚀刻工艺(例如，等向性干法蚀刻或湿法蚀刻)来去除第二电介质层560(图17中)，以使所述蚀刻工艺可以对第一电介质层558具有最小影响。在一些实施例中，第二电介质层560可以是氮化硅。在这一示例中，第二电介质层560可以是通过使用CF4、CHF3、C4F8、C4F6和CH2F2中的一种或多种蚀刻剂的RIE来去除的。在一些实施例中，可以使用湿法蚀刻(诸如磷酸)来去除第二电介质层560。在去除第二电介质层560之后，可以在横向的隧道中露出存储膜337的侧壁。
在一些实施例中，导电层1894可以包括任何适用于栅电极的适当的导电材料，例如，钨(W)、铝(Al)、铜(Cu)、钴(Co)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)和/或其任何组合。所述导电材料可以使用适当的沉积方法(诸如CVD、物理气相沉积(PVD)、等离子增强CVD(PECVD)、溅镀、热蒸镀、电子束蒸镀、金属有机化学气相沉积(MOCVD)和/或ALD)来填充横向隧道。在一些实施例中，导电层1894包括通过CVD沉积的钨(W)。
在一些实施例中，导电层1894还可以是多晶半导体，诸如多晶硅、多晶锗、多晶硅锗、和任何其它适当材料、和/或它们的组合。在一些实施例中，所述多晶材料可以结合有任何适当类型的掺杂剂，诸如硼、磷或砷。在一些实施例中，导电层1894还可以是非晶半导体。
在一些实施例中，导电层1894可以由金属硅化物组成，包括WSix、CoSix、NiSix或AlSix等等。所述金属硅化物材料的形成可以包括使用上文描述的类似技术来形成金属层和多晶半导体。所述金属硅化物的形成可以进一步包括对所沉积的金属层和多晶半导体应用退火工艺，随后去除未反应的金属。
在一些实施例中，可以在导电层1894(图18中未示出)之前在横向的隧道中布置栅极电介质层，以减少邻近字线(栅电极)之间的泄漏电流，和/或减少栅极与沟道之间的泄漏电流。所述栅极电介质层可以包括氧化硅、氮化硅、氮氧化硅和/或其任何适当组合。所述栅极电介质层还可以包括高k电介质材料，诸如氧化铪、氧化锆、氧化铝、氧化钽、氧化镧和/或其任何组合。所述栅极电介质层可以是通过诸如CVD、PVD和/或ALD的一种或多种适当沉积工艺来沉积的。
导电层1894可以在与存储串212的相交处充当栅电极。在图18中，十个导电层1894可以针对每个存储串212形成十个栅电极，例如，TSG 334、LSG 332和八个控制栅333。对应于八个控制栅333，每个存储串212可以具有八个存储单元340。要注意的是，图18中示出的存储串和存储单元的数量是为了说明的目的，以及可以增加以用于较高的存储容量。
在形成具有交替的导体层和电介质层的膜堆叠335之后，可以去除在沉积期间在缝隙开口1792内部的导电材料。在一些实施例中，可以在一些缝隙开口1792内部布置绝缘材料，以形成缝隙结构216，从而将存储块分为多个可编程并且可读取的存储指(参考图2A-2B)。
图19根据本公开内容的一些实施例示出了3D存储结构1900。3D存储结构1900包括通过去除图18中的3D存储结构1800中的接触填充1584内部的填充材料1586来形成的多个接触孔1996。在一些实施例中，接触孔1996可以是通过光刻、湿法化学蚀刻、干法蚀刻或其组合来形成的。在一些实施例中，接触孔1996延伸穿过盖层1688、一对或多对导电层1894和第一电介质层558。接触孔1996可以露出膜堆叠335中的导电层1894。在一些实施例中，衬1587覆盖每个接触孔1996内部的每个导电层1894的侧壁，并且在每个接触孔1996的底部露出导电层1894的顶表面。
在一些实施例中，隔离衬1997可以形成于缝隙开口1792的侧壁上，其中，处于缝隙开口1792内部的隔离衬1997覆盖膜堆叠335的每个导电层1894的侧壁。在一些实施例中，隔离衬1997还可以形成于接触孔1996内部。隔离衬1997可以是任何适当的绝缘体，例如，氧化硅、氮化硅、氮氧化硅或其任何组合。
根据本公开内容的一些实施例，参考图4，在工艺步骤S470处，可以形成与具有交替的导电层和电介质层的膜堆叠中的导电层电连接的接触结构。在工艺步骤S470处的示例性3D存储器件被示作图20中的3D存储结构2000。3D存储结构2000包括多个与图3中的接触结构214类似的接触结构，其中，接触结构214提供与膜堆叠335中的导电层1894的电连接。在一些实施例中，每个接触结构214包括围绕导电材料的衬。在一些实施例中，覆盖接触结构214的侧壁的隔离衬1997和/或衬1587可以将接触结构214与膜堆叠335的一个或多个导电层1894电隔离。3D存储结构2000还可以包括与衬底330电连接的公共源极接触。在一些实施例中，隔离衬1997可以将公共源极接触2098与膜堆叠335的导电层1894电隔离。
接触结构214和公共源极接触2098可以是通过在接触孔1996和缝隙开口1792内部沉积导电材料来形成的。在一些实施例中，所述导电材料可以包括钨(W)、铝(Al)、铜(Cu)、钴(Co)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)和/或其任何组合。所述导电材料可以是通过CVD、PVD、PECVD、MOCVD、溅镀、热蒸镀、电子束蒸镀、ALD和/或其组合来布置的。在一些实施例中，所述导电材料可以是通过CVD沉积的钨(W)。
在一些实施例中，用于接触结构214和公共源极接触2098的导电材料还可以是多晶半导体，诸如多晶硅、多晶锗、多晶硅锗、和任何其它适当材料、和/或它们的组合。在一些实施例中，所述多晶材料可以结合有任何适当类型的掺杂剂，诸如硼、磷或砷。在一些实施例中，所述导电材料还可以是非晶半导体。
在一些实施例中，导电材料可以由金属硅化物组成，包括WSix、CoSix、NiSix或AlSix等等。所述金属硅化物材料的形成可以包括使用上文描述的类似技术来形成金属层和多晶半导体。所述金属硅化物的形成可以进一步包括对所沉积的金属层和多晶半导体应用退火工艺，随后去除未反应的金属。
在一些实施例中，可以在沉积之后通过使用蚀刻工艺或平坦化工艺来去除接触孔1996和缝隙开口1792外部的多余导电材料。去除多余导电材料的蚀刻工艺可以包括湿法化学蚀刻和/或干法蚀刻(例如，RIE)。平坦化工艺可以包括化学机械抛光(CMP)。
要注意的是，图20中的接触结构214和图19中的接触孔1996对应于图14A中的硬掩模开口866和/或接触开口1070、1274-1275、1478-1481。如先前论述的，在一些实施例中，可以通过仅使用数量n个掩模和蚀刻步骤，针对总共具有数量2(n-1)个电介质层对的交替的电介质堆叠中的每个电介质层对来形成至少一个接触开口。此外，根据本公开内容，可以在不使用阶梯结构的情况下，针对膜堆叠335中的每个导电层1894来形成至少一个接触结构214。在这一示例中，可以在沟道结构区211中的任何位置(即，存储阵列内部)形成接触结构214，并且可以将接触结构214形成为与存储串212邻近或者被存储串212包围。在一些实施例中，接触结构214可以随机分布在存储阵列中，与存储串212和/或虚设存储串222邻近。膜堆叠335的导电层1894可以充当栅电极，例如，图3中所示的控制栅(字线)333以及顶部和下部选择栅334和332。通过移动接触结构214接近存储串212，可以相应地缩短从字线到存储单元340的栅电极的延迟。因此，可以提高3D存储器件的性能。在一些实施例中，还可以在存储阵列中形成与接触结构214和/或存储串212邻近的虚设存储串222。
在一些实施例中，在图4中描述的制作工艺400中使用的接触掩模可以具有不同的设计和排列。图21A-21N提供了在各种工艺步骤(例如，工艺步骤S410-S470)处的3D存储结构的相应透视图，其与图5-13、图14A-14B以及图15-20相比示出了用以形成接触开口的不同的方法。这里省略对图21A-21N的详细描述，因为所示的方法根据这些附图是不言自明的，并且能够被本领域技术人员理解。
图22根据本公开内容的一些实施例示出了用于形成3D存储器件的另一示例性制作工艺2200。图23-29根据制作工艺2200示出了在各种工艺步骤处的3D存储器件的截面图。应当理解，制作工艺2200中所示的工艺步骤不是穷举的，以及还可以在所示工艺步骤中的任何工艺步骤之前、之后或之间执行其它工艺步骤。在一些实施例中，可以省略示例性制作工艺2200的一些工艺步骤，或者可以包括此处为了简单起见未描述的其它工艺步骤。在一些实施例中，制作工艺2200的工艺步骤可以是以不同的顺序执行的，和/或可以发生变化。
在图22-29中仅示出了与图4-13、图14A-14B和图15-20的差异。类似的工艺步骤和结构可以是再次参考先前的附图和对应的描述的。
参考图22，制作工艺2200开始于工艺步骤S2210，其中，在衬底上布置交替的电介质堆叠。在图5中示出了在工艺步骤S2210处的3D存储器件的示例性3D存储结构500。交替的电介质堆叠554可以包括第一和第二电介质层558和560。
参考图22，在工艺步骤S2220处，可以在交替的电介质堆叠中形成沟道孔和存储串。在图23中示出了在工艺步骤S2220处的示例性3D存储结构2300，其中，沟道孔336和存储串212与图16中所示的相应的沟道孔和存储串类似，以及可以是通过使用类似技术来形成的。在工艺步骤S2220处，还可以通过使用类似技术来形成与图16中的虚设存储串222类似的虚设存储串。
参考图22，在工艺步骤S2230处，可以通过使用多个接触掩模来在交替的电介质堆叠中形成多个接触开口。在图24中示出了在工艺步骤S2230处的示例性3D存储结构2400，其中，硬掩模开口866、接触开口的第一子集1070、接触开口的第二和第三子集1274-1275、以及接触开口的第四到第七子集1478-1481可以与图14A中的相应的接触开口类似，以及可以是通过使用与在图4以及图6-13和图14A-14B中描述的工艺步骤S415-S450中类似的工艺来形成的。
参考图22，在工艺步骤S2240处，在每个接触开口的侧壁上布置衬。在图25中示出了在工艺步骤S2240处的示例性3D存储结构2500，其中，衬1587与图15中的衬类似，以及可以是使用类似技术来形成的。
参考图22，在工艺步骤S2250处，可以在交替的电介质堆叠中形成缝隙开口。在图26中示出了在工艺步骤S2250处的示例性3D存储结构2600，其中，缝隙开口1792与图17中的缝隙开口类似，以及可以是使用类似技术来形成的。
参考图22，在工艺步骤S2260处，可以形成具有交替的导电层和电介质层组成的膜堆叠。在图27中示出了处于工艺步骤S2260中的示例性3D存储结构2700，其中，具有交替的导电层和电介质层的膜堆叠335与图18中的膜堆叠类似，以及可以是使用类似技术来形成的。
图28根据本公开内容的一些实施例示出了3D存储结构2800。3D存储结构2800包括形成于缝隙开口1792的侧壁上的隔离衬1997。隔离衬1997可以与图19中的隔离衬类似，以及可以是使用类似技术来形成的。3D存储结构2800还可以包括形成于图27中的多个接触开口(例如，硬掩模开口866、接触开口的第一子集1070、接触开口的第二和第三子集1274-1275以及接触开口的第四到第七子集1478-1481)内部的接触孔1996。接触孔1996露出了导电层1894的顶表面，以及可以是使用与图19中所示的那些技术类似的技术来形成的。
参考图22，在工艺步骤S2270处，可以形成与在具有交替的导电层和电介质层的膜堆叠中的导电层电连接的接触结构。在图29中示出了在工艺步骤S2270处的示例性3D存储结构2900，其中，接触结构214与图20中的接触结构类似，以及可以是使用类似技术来形成的。3D存储结构2900还可以包括公共源极接触2098，其与图2中的公共源极接触类似。
与制作工艺400类似，制作工艺2200还可以针对在具有交替的导电层和电介质层的膜堆叠335中的每个导电层1894来形成至少一个接触结构214。这些接触结构214可以形成于沟道结构区211(图2-3中)内部，以及可以被排列为与存储串212邻近。
总之，本公开内容描述了3D存储器件以及其制作方法的各种实施例。
本公开内容的第一方面提供了用于形成三维(3D)存储结构的方法，其包括：在衬底上布置交替的电介质堆叠，其中，该交替的电介质堆叠包括在彼此顶部交替地堆叠的第一电介质层和第二电介质层。所述方法还包括：在交替的电介质堆叠内部形成多个接触开口，以便在所述多个接触开口中的至少一个接触开口的内部露出电介质层对，其中，所述电介质层对包括一对第一电介质层和第二电介质层。所述方法还包括：通过利用导电层代替第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及形成接触结构，以接触在具有交替的导电层和电介质层的膜堆叠中的导电层。
所述多个接触开口的形成包括通过蚀刻数量N个电介质层对(N为整数)来在交替的电介质堆叠中形成多个开口。接下来，形成掩模以保护所述多个开口中的第一群组并且露出所述多个开口中的第二群组的掩模，其中，所述多个开口中的第一群组是延伸穿过数量N个电介质层对的开口的第一子集。所述多个接触开口的形成还包括通过蚀刻数量M个电介质层对来在所述多个开口的第二群组中形成开口的第二子集(M为整数)。开口的第二子集延伸穿过数量(N+M)个电介质层对。通过针对各子集的开口中的每个子集重复所述形成掩模和蚀刻的步骤，可以在交替的电介质堆叠中形成所述多个接触开口。
本公开内容的第二方面提供了三维(3D)存储结构，其包括布置在衬底上的膜堆叠，所述膜堆叠具有在彼此顶部交替地堆叠的导电层和电介质层。所述3D存储结构还包括垂直地穿透所述膜堆叠的多个存储串，其中，所述多个存储串的每个存储串包括存储膜、沟道层和核心填充膜。所述3D存储结构还包括在所述膜堆叠内部布置的多个接触结构，所述多个接触结构垂直地穿透一个或多个导电层和电介质层，以变膜堆叠中的每个导电层电连接至所述多个接触结构中的至少一个接触结构。所述多个接触结构被所述多个存储串包围。
本公开内容的第三方面提供了用于形成三维(3D)存储结构的另一方法，其包括在衬底上布置交替的电介质堆叠，其中，所述交替的电介质堆叠包括数量2n个电介质层对，其中，n为整数，并且每个电介质层对包括第一电介质层和不同于第一电介质层的第二电介质层。所述方法还包括：通过使用(n+1)次循环的重复图案化工艺来形成多个接触开口。第i次图案化工艺包括：蚀刻数量2(i-1)个电介质层对进行蚀刻，以使在所述多个接触开口内部露出顶部的数量2i个电介质层对，其中，i是处于1到n的范围内的整数。所述形成3D存储结构的方法还包括：通过利用导电层代替第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及形成电连接到在具有交替的导电层和电介质层的膜堆叠中的导电层的接触结构。
上文对具体实施例的描述将非常充分地揭示本公开内容的概括实质，本领域技术人员在不背离本公开内容的一般概念的情况下，不需要过多的试验就能够通过应用本领域的知识来容易地针对各种应用进行修改和/或调整这样的具体实施例。因此，基于文中给出的教导和指引，这样的调整和修改旨在落入所公开的实施例的等效物的含义和范围内。应当理解，文中的措辞或术语是为了描述而非限定的目的，以便本领域技术人员根据公开内容和指引来解释本说明书的术语或措辞。
上文已经借助于说明指定的功能及其关系的实现方式的功能构建块描述了本公开内容的实施例。为了描述的方便起见，已经任意地定义了这些功能构建块的边界。只要适当地执行指定功能及其关系，就可以定义替代的边界。
发明内容部分和摘要部分可能阐述了如发明人设想的本公开内容的一个或多个示例性实施例，而非全部的示例性实施例，以及因此不旨在以任何方式限制本公开内容和所附权利要求。
本公开内容的宽度和范围不应被上述示例性实施例中的任何示例性实施例限制，而应仅根据下文的权利要求及其等效物被限定。

Claims (25)

1.一种用于形成三维(3D)存储结构的方法，包括：
在衬底上布置交替的电介质堆叠，其中，所述交替的电介质堆叠包括在彼此顶部交替地堆叠的第一电介质层和第二电介质层；
在所述交替的电介质堆叠中形成多个接触开口，使得在所述多个接触开口中的至少一个接触开口内部露出电介质层对，其中，所述电介质层对包括一对所述第一电介质层和所述第二电介质层，并且其中，对所述多个接触开口的所述形成包括：
通过蚀刻数量N个电介质层对来在所述交替的电介质堆叠中形成多个开口，其中，N为整数；
形成掩模，以保护所述多个开口中的第一群组并且露出所述多个开口中的第二群组，其中，所述多个开口中的所述第一群组是延伸穿过所述数量N个电介质层对的开口的第一子集；
通过蚀刻数量M个电介质层对来在所述多个开口的所述第二群组中形成开口的第二子集，其中，所述开口的第二子集延伸穿过数量(N+M)个电介质层对，其中，M为整数；以及
针对所述开口的子集中的每个子集重复对掩模的所述形成和对电介质层的所述蚀刻；
在所述交替的电介质堆叠中形成多个存储串；
通过利用导电层代替所述第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及
形成接触结构，以接触在具有交替的导电层和电介质层的所述膜堆叠中的所述导电层，
其中，所述接触结构被所述多个存储串包围。
2.根据权利要求1所述的方法，其中，所述开口的第一子集和所述开口的第二子集包括相同数量的开口。
3.根据权利要求1所述的方法，其中，所述数量M个电介质层对在数量上是所述数量N个电介质层对的两倍。
4.根据权利要求1所述的方法，其中，对具有交替的导电层和电介质层的所述膜堆叠的所述形成包括在所述交替的电介质堆叠中形成缝隙开口。
5.根据权利要求4所述的方法，进一步包括：
在所述缝隙开口中形成与所述衬底电连接的公共源极接触。
6.根据权利要求1所述的方法，还包括：
在所述多个接触开口内部布置填充材料。
7.根据权利要求1所述的方法，还包括：
在对所述多个接触开口的所述形成之前，在所述交替的电介质堆叠中形成多个存储串。
8.根据权利要求7所述的方法，其中，对所述多个存储串的所述形成包括：
形成垂直地穿透所述交替的电介质堆叠的沟道孔；以及
在沟道孔的侧壁上布置存储膜、沟道层和核心填充膜。
9.根据权利要求1所述的方法，其中，对所述多个存储串的形成包括：
形成垂直地穿透所述交替的电介质堆叠的沟道孔；以及
在沟道孔的侧壁上布置存储膜、沟道层和核心填充膜。
10.根据权利要求1所述的方法，其中，形成所述接触结构包括：
在所述多个接触开口的侧壁上形成衬；
在所述多个接触开口的每个接触开口内部形成接触孔，以露出在具有交替的导电层和电介质层的所述膜堆叠中的所述导电层；以及
在所述接触孔内部布置导电材料，以形成与所述导电层的电接触。
11.根据权利要求10所述的方法，还包括：
通过化学机械抛光来形成共平面表面。
12.一种三维(3D)存储结构，包括：
在衬底上布置的膜堆叠，所述膜堆叠包括在彼此顶部交替地堆叠的导电层和电介质层；
垂直地穿透所述膜堆叠的多个存储串，其中，所述多个存储串中的每个存储串包括存储膜、沟道层和核心填充膜；以及
在所述膜堆叠内部布置的多个接触结构，其中：
所述多个接触结构垂直地穿透所述导电层和电介质层中的一者或多者，使得所述膜堆叠的每个导电层电连接到所述多个接触结构中的至少一个接触结构；并且
所述多个接触结构被所述多个存储串包围。
13.根据权利要求12所述的3D存储结构，其中，所述多个接触结构中的每个接触结构包括包围导电材料的衬。
14.根据权利要求13所述的3D存储结构，其中，所述衬包括被配置为将所述多个接触结构与所述膜堆叠的一个或多个导电层电隔离的绝缘体。
15.根据权利要求12所述的3D存储结构，还包括：
垂直地穿透所述膜堆叠的公共源极接触，其中，所述公共源极接触电连接到所述衬底。
16.根据权利要求15所述的3D存储结构，其中，所述公共源极接触包括被配置为将所述公共源极接触与所述膜堆叠的所述导电层电隔离的隔离衬。
17.根据权利要求12所述的3D存储结构，还包括：
垂直地穿透与所述多个接触结构邻近的所述膜堆叠的多个虚设存储串，其中，所述多个虚设存储串中的每个虚设存储串包括所述核心填充膜。
18.根据权利要求12所述的3D存储结构，其中，所述多个接触结构与所述膜堆叠共平面。
19.根据权利要求12所述的3D存储结构，其中，所述多个接触结构在存储阵列中随机分布。
20.一种用于形成三维(3D)存储结构的方法，包括：
在衬底上布置交替的电介质堆叠，其中，所述交替的电介质堆叠包括数量2n个电介质层对，其中，n为整数，并且每个电介质层对包括第一电介质层和不同于所述第一电介质层的第二电介质层；
在所述交替的电介质堆叠上布置硬掩模；
通过使用(n+1)次循环的重复图案化工艺来形成多个接触开口，其中，第1次图案化工艺包括在所述硬掩模中形成多个开口，并且其中，第i次图案化工艺包括：
蚀刻数量2(i-2)个电介质层对，使得在所述多个接触开口内部露出顶部的数量2(i-1)个电介质层对，其中，i是处于2到n+1的范围内的整数；
在所述交替的电介质堆叠中形成多个存储串；
通过利用导电层代替所述第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及
形成导电连接到在具有交替的导电层和电介质层的所述膜堆叠中的所述导电层的接触结构，
其中，所述接触结构被所述多个存储串包围。
21.根据权利要求20所述的方法，其中，所述第i次图案化工艺还包括：
在所述蚀刻之前，形成掩模以露出所述多个接触开口的子集，其中，在所述多个接触开口的所述子集内部露出顶部的数量2(i-2)个电介质层对。
22.根据权利要求20所述的方法，还包括：
在对所述多个接触开口的所述形成之前，在所述交替的电介质堆叠中形成多个存储串。
23.根据权利要求20所述的方法，其中，形成所述接触结构包括：
在所述多个接触开口的侧壁上形成衬；
在所述多个接触开口的每个接触开口内部形成接触孔，以露出在具有交替的导电层和电介质层的所述膜堆叠中的所述导电层；以及
在所述接触孔内部布置导电材料，以形成与所述导电层的电接触。
24.根据权利要求20所述的方法，其中，对具有交替的导电层和电介质层的所述膜堆叠的形成包括在所述交替的电介质堆叠中形成缝隙开口。
25.根据权利要求20所述的方法，还包括：
在所述多个接触开口内部布置填充材料。
CN202080000523.XA 2020-03-13 2020-03-13 用于三维存储器的接触结构 Active CN111448648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110754836.0A CN113571467B (zh) 2020-03-13 2020-03-13 用于三维存储器的接触结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/079087 WO2021179273A1 (en) 2020-03-13 2020-03-13 Contact structures for three-dimensional memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110754836.0A Division CN113571467B (zh) 2020-03-13 2020-03-13 用于三维存储器的接触结构

Publications (2)

Publication Number Publication Date
CN111448648A CN111448648A (zh) 2020-07-24
CN111448648B true CN111448648B (zh) 2021-06-08

Family

ID=71657283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000523.XA Active CN111448648B (zh) 2020-03-13 2020-03-13 用于三维存储器的接触结构

Country Status (7)

Country Link
US (2) US11862565B2 (zh)
EP (1) EP3928351A4 (zh)
JP (2) JP7217365B6 (zh)
KR (2) KR102663224B1 (zh)
CN (1) CN111448648B (zh)
TW (1) TWI737279B (zh)
WO (1) WO2021179273A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862565B2 (en) 2020-03-13 2024-01-02 Yangtze Memory Technologies Co., Ltd. Contact structures for three-dimensional memory
CN113571467B (zh) * 2020-03-13 2024-07-23 长江存储科技有限责任公司 用于三维存储器的接触结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184287A1 (en) * 2020-03-19 2021-09-23 Yangtze Memory Technologies Co., Ltd. Method for forming contact structures in three-dimensional memory devices
CN112490247B (zh) * 2020-12-01 2022-10-04 长江存储科技有限责任公司 一种三维存储器及其制备方法
JP2022134165A (ja) 2021-03-03 2022-09-15 キオクシア株式会社 半導体記憶装置
US11756785B2 (en) * 2021-08-20 2023-09-12 Applied Materials, Inc. Molecular layer deposition contact landing protection for 3D NAND
CN113841239B (zh) * 2021-08-26 2024-07-26 长江存储科技有限责任公司 三维nand存储器及其制造方法
US11974424B2 (en) * 2021-11-30 2024-04-30 Winbond Electronics Corp. Memory device and method of forming the same
WO2023163701A1 (en) * 2022-02-24 2023-08-31 Applied Materials, Inc. Memory device with staircase free structure and methods for forming the same
TW202410405A (zh) * 2022-05-16 2024-03-01 美商應用材料股份有限公司 用於3d記憶體之直接字元線觸點與製造方法
WO2024060219A1 (en) * 2022-09-23 2024-03-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904084A (zh) * 2011-01-19 2014-07-02 旺宏电子股份有限公司 三维叠层集成电路装置
CN108701649A (zh) * 2016-03-11 2018-10-23 美光科技公司 导电结构、包括导电结构的系统及装置以及相关方法
CN109417078A (zh) * 2018-09-26 2019-03-01 长江存储科技有限责任公司 3d存储器件和用于形成3d存储器件的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016400A (ja) 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
JP2013055136A (ja) 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2013187335A (ja) 2012-03-07 2013-09-19 Toshiba Corp 半導体装置及びその製造方法
KR101981996B1 (ko) 2012-06-22 2019-05-27 에스케이하이닉스 주식회사 반도체 소자와 그 제조방법
US8633099B1 (en) * 2012-07-19 2014-01-21 Macronix International Co., Ltd. Method for forming interlayer connectors in a three-dimensional stacked IC device
US9524901B2 (en) * 2014-09-30 2016-12-20 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
US9754963B1 (en) * 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures
US9875929B1 (en) 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
CN106920794B (zh) 2017-03-08 2018-11-30 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR20180110797A (ko) 2017-03-30 2018-10-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20180138403A (ko) * 2017-06-21 2018-12-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10438964B2 (en) 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
KR102373818B1 (ko) * 2017-07-18 2022-03-14 삼성전자주식회사 반도체 장치
JP6863864B2 (ja) 2017-09-08 2021-04-21 キオクシア株式会社 記憶装置
JP2019057623A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 積層配線構造体及び積層配線構造体の製造方法
US10373969B2 (en) * 2018-01-09 2019-08-06 Sandisk Technologies Llc Three-dimensional memory device including partially surrounding select gates and fringe field assisted programming thereof
US10763271B2 (en) 2018-06-27 2020-09-01 Sandisk Technologies Llc Three-dimensional memory device containing aluminum-silicon word lines and methods of manufacturing the same
CN109155319B (zh) * 2018-08-08 2019-09-10 长江存储科技有限责任公司 存储器件以及形成存储器件的方法
CN109524417B (zh) * 2018-11-27 2021-03-30 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN109716521A (zh) * 2018-12-12 2019-05-03 长江存储科技有限责任公司 用于三维存储器件的接触结构
KR20200078768A (ko) * 2018-12-21 2020-07-02 삼성전자주식회사 3차원 반도체 메모리 소자
US11563022B2 (en) * 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN110741475A (zh) 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法
WO2021051383A1 (en) 2019-09-20 2021-03-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having multi-deck structure and methods for forming the same
WO2021179273A1 (en) 2020-03-13 2021-09-16 Yangtze Memory Technologies Co., Ltd. Contact structures for three-dimensional memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904084A (zh) * 2011-01-19 2014-07-02 旺宏电子股份有限公司 三维叠层集成电路装置
CN108701649A (zh) * 2016-03-11 2018-10-23 美光科技公司 导电结构、包括导电结构的系统及装置以及相关方法
CN109417078A (zh) * 2018-09-26 2019-03-01 长江存储科技有限责任公司 3d存储器件和用于形成3d存储器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862565B2 (en) 2020-03-13 2024-01-02 Yangtze Memory Technologies Co., Ltd. Contact structures for three-dimensional memory
CN113571467B (zh) * 2020-03-13 2024-07-23 长江存储科技有限责任公司 用于三维存储器的接触结构

Also Published As

Publication number Publication date
CN111448648A (zh) 2020-07-24
EP3928351A1 (en) 2021-12-29
US20220139837A1 (en) 2022-05-05
JP7217365B6 (ja) 2024-02-08
KR102663224B1 (ko) 2024-05-03
KR20210141561A (ko) 2021-11-23
TWI737279B (zh) 2021-08-21
JP2023038292A (ja) 2023-03-16
JP2022529163A (ja) 2022-06-17
KR20240066294A (ko) 2024-05-14
US11862565B2 (en) 2024-01-02
JP7217365B2 (ja) 2023-02-02
EP3928351A4 (en) 2023-02-01
TW202135237A (zh) 2021-09-16
US20210287991A1 (en) 2021-09-16
WO2021179273A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
CN111448648B (zh) 用于三维存储器的接触结构
US11910599B2 (en) Contact structures for three-dimensional memory device
US20240324224A1 (en) Three-dimensional memory and fabrication method thereof
US11735240B2 (en) Staircase bridge structures for word line contacts in three-dimensional memory
US11107834B2 (en) Staircase and contact structures for three-dimensional memory
CN111226317B (zh) 双堆栈三维nand存储器以及用于形成其的方法
CN113809093A (zh) 三维记忆体装置制造的方法
US20220139950A1 (en) Bottom select gate contacts for center staircase structures in three-dimensional memory devices
CN113571467B (zh) 用于三维存储器的接触结构
CN113841239B (zh) 三维nand存储器及其制造方法
CN114730768A (zh) 三维存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant