CN111429856A - 显示面板和电子设备 - Google Patents

显示面板和电子设备 Download PDF

Info

Publication number
CN111429856A
CN111429856A CN202010274940.5A CN202010274940A CN111429856A CN 111429856 A CN111429856 A CN 111429856A CN 202010274940 A CN202010274940 A CN 202010274940A CN 111429856 A CN111429856 A CN 111429856A
Authority
CN
China
Prior art keywords
goa
module
unit
transistor
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010274940.5A
Other languages
English (en)
Other versions
CN111429856B (zh
Inventor
何孝金
董成才
金一坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010274940.5A priority Critical patent/CN111429856B/zh
Priority to US16/765,477 priority patent/US11450253B2/en
Priority to PCT/CN2020/085803 priority patent/WO2021203471A1/zh
Publication of CN111429856A publication Critical patent/CN111429856A/zh
Application granted granted Critical
Publication of CN111429856B publication Critical patent/CN111429856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本申请实施例提供一种显示面板和电子设备，显示面板包括多条扫描线、2m条时钟信号线和GOA电路；扫描线位于显示区；时钟信号线位于非显示区内的信号线设置区；GOA电路位于显示区和信号线设置区之间，GOA电路包括多个级联的GOA单元，GOA单元包括依次排列的多个有效GOA单元和2m个冗余GOA单元，有效GOA单元的驱动信号输出端与扫描线顺序连接且一一对应，多个有效GOA单元形成顺序排列的多个有效GOA模块，每个有效GOA模块包括2m个有效GOA单元，在有效GOA模块内，2m个有效GOA单元的时钟信号输入端与2m条时钟信号线顺序连接且一一对应，2m个冗余GOA单元的时钟信号输入端与2m条时钟信号线顺序连接且一一对应。本申请中各时钟信号线负载相同，低灰阶下不会产生周期性暗纹。

Description

显示面板和电子设备
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板和电子设备。
背景技术
现有8K显示面板中，包括多条时钟信号线和GOA电路，GOA电路包括多个级联的GOA单元，其中每个GOA单元与一条时钟信号线连接，时钟信号线给GOA单元提供时钟信号，以控制GOA单元输出驱动信号。然而，目前的显示面板中各时钟信号线上连接的GOA单元数量不是均匀的，因此各时钟信号线的负载也不同，造成显示面板在低灰阶下产生周期性暗纹，影响显示效果。
因此，现有的显示面板存在低灰阶下产生周期性暗纹的技术问题，需要改进。
发明内容
本申请实施例提供一种显示面板和电子设备，用以缓解现有显示面板在低灰阶下产生周期性暗纹的技术问题。
本申请实施例提供一种显示面板，包括：
多条扫描线，所述扫描线位于显示区；
2m条时钟信号线，所述时钟信号线位于非显示区内的信号线设置区；
GOA电路，位于所述显示区和所述信号线设置区之间，所述GOA电路包括多个级联的GOA单元，所述GOA单元包括依次排列的多个有效GOA单元和2m个冗余GOA单元，所述有效GOA单元的驱动信号输出端与所述扫描线顺序连接且一一对应，所述多个有效GOA单元形成顺序排列的多个有效GOA模块，每个有效GOA模块包括2m个有效GOA单元，在所述有效GOA模块内，所述2m个有效GOA单元的时钟信号输入端与所述2m条时钟信号线顺序连接且一一对应，所述2m个冗余GOA单元的时钟信号输入端与所述2m条时钟信号线顺序连接且一一对应。
在本申请的显示面板中，所述2m个冗余GOA单元的结构相同。
在本申请的显示面板中，所述冗余GOA单元与所述有效GOA单元的结构相同。
在本申请的显示面板中，所述GOA电路中，自首位起每m个GOA单元形成一个GOA模块，相邻所述GOA模块间，在后GOA模块用于向在前GOA模块提供复位信号。
在本申请的显示面板中，所述在后GOA模块中第n级GOA单元的驱动信号输出端，与所述在前GOA模块中第n级GOA单元的复位信号端连接。
在本申请的显示面板中，所述在前GOA模块中第n级GOA单元的驱动信号输出端，与所述在后GOA模块中第n级GOA单元的驱动信号输入端连接。
在本申请的显示面板中，自首位起m个GOA单元形成的GOA模块中，各GOA单元的驱动信号输入端均连接帧起始信号线。
在本申请的显示面板中，所述GOA电路中，第N级的GOA单元包括：
上拉控制模块，与第一节点连接，用于根据前级级传信号，上拉所述第一节点的电位；
上拉模块，与所述第一节点连接，用于根据本级时钟信号，上拉本级栅极驱动信号的电位；
信号下传模块，与所述第一节点连接，用于根据本级时钟信号，控制本级级传信号的输出；
第一下拉模块，用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号的电位；
第二下拉模块，与所述第一节点连接，用于根据第二后级栅极驱动信号，下拉所述第一节点的电位；
第一下拉维持模块，与所述第一节点连接，用于根据第一低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位；
第二下拉维持模块，与所述第一节点连接，用于根据第二低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位，所述第一低频时钟信号和所述第二低频时钟信号在相同时刻电位相反；
其中，所述第一下拉维持模块和所述第二下拉维持模块中均包括反向单元和维持单元，所述反向单元的输出端连接所述维持单元的输入端，至少一个所述反向单元为第一反向单元；所述第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，所述第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，所述第一反向晶体管的第二电极和所述第二反向晶体管的第一电极连接第二节点，所述第二反向晶体管的栅极连接所述第一节点，所述第二反向晶体管的第二电极连接第一电源低电位信号，所述第三反向晶体管的栅极和第一电极连接所述第二节点，所述第三反向晶体管的第二电极连接所述维持单元的输入端。
在本申请的显示面板中，所述维持单元包括第一维持晶体管和第二维持晶体管，所述第一维持晶体管的栅极和所述第二维持晶体管的栅极连接所述维持单元的输入端，所述第一维持晶体管的第一电极连接所述第一电源低电位信号，所述第一维持晶体管的第二电极连接所述第一节点，所述第二维持晶体管的第一电极连接第二电源低电位信号，所述第二维持晶体管的第二电极连接所述本级栅极驱动信号。
本申请还提供一种电子设备，包括显示面板和驱动芯片，所述显示面板为上述任一项所述的显示面板。
有益效果：本申请实施例提供一种显示面板和电子设备，显示面板包括多条扫描线、2m条时钟信号线和GOA电路，所述扫描线位于显示区；所述时钟信号线位于非显示区内的信号线设置区；GOA电路位于所述显示区和所述信号线设置区之间，所述GOA电路包括多个级联的GOA单元，所述GOA单元包括依次排列的多个有效GOA单元和2m个冗余GOA单元，所述有效GOA单元的驱动信号输出端与所述扫描线顺序连接且一一对应，所述多个有效GOA单元形成顺序排列的多个有效GOA模块，每个有效GOA模块包括2m个有效GOA单元，在所述有效GOA模块内，所述2m个有效GOA单元的时钟信号输入端与所述2m条时钟信号线顺序连接且一一对应，所述2m个冗余GOA单元的时钟信号输入端与所述2m条时钟信号线顺序连接且一一对应。本申请中每条时钟信号线连接的GOA单元数量相等，因此每条时钟信号线的负载相同，在低灰阶下不会产生周期性暗纹。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的显示面板的第一种结构示意图。
图2为本申请实施例提供的显示面板的第二种结构示意图。
图3为本申请实施例提供的显示面板的第三种结构示意图。
图4为本申请实施例提供的显示面板的第四种结构示意图。
图5为本申请实施例提供的显示面板中CK1和CK7的时序图。
图6为本申请实施例的GOA电路中第N级GOA单元的第一种结构示意图。
图7为本申请实施例的GOA电路的第N级GOA单元中第一下拉维持模块的结构示意图。
图8为现有技术的的GOA电路中第N级GOA单元的第一种结构示意图。
图9为现有技术的GOA电路的第N级GOA单元中，第一下拉维持模块和第二下拉维持模块中反向单元的膜层叠加结构示意图。
图10为本申请实施例的GOA电路的第N级GOA单元中，第一下拉维持模块和第二下拉维持模块中反向单元的膜层叠加结构示意图。
图11本申请实施例的GOA电路中第N级GOA单元的第二种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种显示面板和电子设备，用以缓解现有显示面板在低灰阶下产生周期性暗纹的技术问题。
本申请的显示面板包括多条扫描线、2m条时钟信号线和GOA电路，扫描线位于显示区，时钟信号线位于非显示区内的信号线设置区，GOA电路位于显示区和信号线设置区之间，GOA电路包括多个级联的GOA单元，GOA单元包括依次排列的多个有效GOA单元和2m个冗余GOA单元，有效GOA单元的驱动信号输出端与扫描线顺序连接且一一对应，多个有效GOA单元形成顺序排列的多个有效GOA模块，每个有效GOA模块包括2m个有效GOA单元，在有效GOA模块内，2m个有效GOA单元的时钟信号输入端与2m条时钟信号线顺序连接且一一对应，2m个冗余GOA单元的时钟信号输入端与2m条时钟信号线顺序连接且一一对应。
如图1所示，为本申请实施例提供的显示面板的第一种结构示意图，显示面板包括显示区10和位于显示区10四周的非显示区，其中，非显示区包括信号线设置区21、GOA(GateDriver on Array，GOA)电路设置区22和数据驱动电路设置区23。显示区10内设置有阵列排布的多个子像素，每个子像素通过显示区10中的一个像素驱动电路进行驱动，像素驱动电路中驱动晶体管的扫描信号和数据信号分别由扫描线11和数据线12提供，在显示区10中，同行子像素的像素驱动电路中，驱动晶体管的栅极与同一条栅极线11连接，同列子像素的像素驱动电路中，驱动晶体管的源极或漏极与同一条数据线12连接。
信号线设置区21中设置有多条时钟信号线，GOA电路设置区22中设置有GOA电路，时钟信号线提供时钟信号给GOA电路，GOA电路中再输出栅极驱动信号，并将栅极驱动信号提供给扫描线11。
如图2所示，为本申请实施例提供的显示面板的第二种结构示意图，本实施例以8K产品为例进行说明，8K产品中显示面板的分辨率为7680x4320，因此包括7680条数据线，4320条扫描线。
显示面板包括2m条时钟信号线和4320条扫描线，GOA电路中包括多个级联的GOA单元，GOA单元从上往下依次包括多个有效GOA单元和2m个冗余GOA单元，其中有效GOA单元用“GOA Unit”表示，冗余GOA单元用“Dummy GOA Unit”表示。m的取值可以是任意正整数，本实施例取m为6，因此包括12条时钟信号线CK1至CK12和12个冗余GOA单元Dummy GOA Unit 1至Dummy GOA Unit 12，4320条扫描线分别用G1至G4320表示。
有效GOA单元的驱动信号输出端与扫描线顺序连接且一一对应，即有效单元的数量与扫描线的数量一致，由于扫描线有4320条，有效GOA单元数量也为4320个，用GOA Unit1至GOA Unit 4320表示。冗余GOA单元的驱动信号输出端不与扫描线连接。
GOA电路中的每个有效GOA单元，均包括时钟信号输入端，时钟信号线与时钟信号输入端连接，输入时钟信号，以驱动有效GOA单元工作，输出栅极驱动信号给对应的扫描线。而对于冗余GOA单元，虽不与扫描线连接，但也需输出信号给在前的有效GOA单元进行复位，因此也需要与时钟信号线连接。
4320个有效GOA单元形成顺序排列的多个有效GOA模块，每个有效GOA模块包括12个有效GOA单元，在有效GOA模块内，12个有效GOA单元的时钟信号输入端与12条时钟信号线顺序连接且一一对应。如图2所示，GOA Unit 1至GOA Unit 12为一个有效GOA模块，GOAUnit 13至GOA Unit 24为一个有效GOA模块，依次类推，GOA Unit 4309至GOA Unit 4320为一个有效GOA模块。因此，4320个有效GOA单元形成了4320/12＝360个有效GOA模块，每个有效GOA模块中，12个有效GOA单元的时钟信号输入端与12条时钟信号线顺序连接且一一对应，即GOA Unit 1与CK1连接，GOA Unit 2与CK2连接，依次类推，GOA Unit 12与CK12连接。对于同一条时钟信号线，每个有效GOA模块中均有一个有效GOA单元的时钟信号输入端与其相连，因此CK1至CK12中每条时钟信号线均连接360个有效GOA单元。
此外，排列在有效GOA单元后的12个冗余GOA单元的时钟信号输入端与12条时钟信号线也顺序连接且一一对应，即Dummy GOA Unit 1与CK1连接，Dummy GOA Unit 2与CK2连接，依次类推，Dummy GOA Unit 12与CK12连接，因此，CK1至CK12中每条时钟信号线均连接1个冗余GOA单元。
由上述连接方式可知，CK1至CK12中每条时钟信号线连接的GOA单元数均为361个，因此负载是均匀的，每条时钟信号线在输入给有效GOA单元后，有效GOA单元输出的栅极驱动信号也是稳定的，进而使得显示面板在同一灰阶下的亮度一致，低灰阶下不会出现周期性暗纹，提高了显示效果。
在一种实施例中，12个冗余GOA单元的结构相同。结构相同指每个冗余GOA单元内部各晶体管的设置数量和连接方式相同，时钟信号线输入给每个冗余GOA单元的时钟信号后驱动方式也是相同的，因此每条时钟信号线对于冗余GOA单元的负载也相等。
在一种实施例中，冗余GOA单元与有效GOA单元的结构相同，即冗余GOA单元与有效GOA单元内部各晶体管的设置数量和连接方式相同，将冗余GOA单元与有效GOA单元结构设置成相同，可以简化制作工艺，且减小了同一时钟信号线连接的有效GOA单元与冗余GOA单元之间的负载差异。
如图3和图4示出了显示面板中各GOA单元的连接关系，其中图3以前12级有效GOA单元为例，对各GOA单元之间信号的传输方式进行说明，图4以最后6级有效GOA单元和12级冗余GOA单元为例，对各GOA单元之间信号的传输方式进行说明。
在一种实施例中，GOA电路中，自首位起每m个GOA单元形成一个GOA模块，相邻GOA模块间，在后GOA模块用于向在前GOA模块提供复位信号。
本申请实施例中m取6，因此如图3所示，自首位起每6个GOA单元形成一个GOA模块，即GOA Unit 1至GOA Unit 6为第一个GOA模块，GOAUnit7至GOAUnit 12为第二个GOA模块，依次类推，Dummy GOAUnit 7至Dummy GOAUnit 12为最后一个GOA模块。第二个GOA模块为第一个GOA模块提供复位信号，第三个GOA模块为第二个GOA模块提供复位信号，依次类推，最后一个GOA模块为倒数第二个GOA模块提供复位信号。
每个有效GOA单元中，均包括驱动信号输入端Input、驱动信号输出端Output、以及复位信号端Reset。
在一种实施例中，在后GOA模块中第n级GOA单元的驱动信号输出端，与在前GOA模块中第n级GOA单元的复位信号端连接。其中，1≤n≤m。如图3所示，第二个GOA模块中GOAUnit 7为第1级GOA单元，第一个GOA模块中GOA Unit 1为第1级GOA单元，GOA Unit 7的驱动信号输出端Output除了与扫描线G7连接外，还与GOA Unit 1的复位信号端Reset连接，给GOA Unit 1提供复位信号，同样地，GOA Unit 8至GOA Unit 12中的驱动信号输出端Output除了与扫描线G8至G12连接外，也分别与GOA Unit 2至GOA Unit 6的复位信号端Reset连接，给GOA Unit 2至GOA Unit 6提供复位信号。
复位的目的是将上一帧时的栅极驱动信号清零，防止上一帧的栅极驱动信号与下一帧的栅极驱动信号发生串扰，影响画面效果。如图5所示，为CK1和CK7的时序图，自t1时刻起CK1与CK7的相位相反，在t1时间段，CK1开始输入第一个高电位，CK7还未开始为低电位，CK1控制GOA Unit 1输出栅极驱动信号给G1，在t2时间段，CK1为低电位，GOA Unit 1停止输出栅极驱动信号，CK7开始输入第一个高电位，控制GOA Unit 7输出栅极驱动信号给G7，同时，将该驱动信号传输给GOA Unit 1的复位信号端Reset，将t1时刻GOA Unit 1输出的栅极驱动信号电位拉低，也即清零，则在t3时间段，CK1的第二个高电位到来时，t3时间段的栅极驱动信号不会对本次的栅极驱动信号产生影响，不会发生串扰，因此保证了显示效果。
在一种实施例中，在前GOA模块中第n级GOA单元的驱动信号输出端，与在后GOA模块中第n级GOA单元的驱动信号输入端连接。其中，1≤n≤m。如图3所示，第二个GOA模块中GOA Unit 7为第1级GOA单元，第一个GOA模块中GOA Unit 1为第1级GOA单元，GOA Unit 1的驱动信号输出端Output除了与扫描线G1连接外，还与GOA Unit 7的驱动信号输入端Input连接，给GOAUnit 7提供驱动信号，同样地，GOA Unit 2至GOA Unit 6中的驱动信号输出端Output除了与扫描线G2至G6连接外，也分别与GOA Unit 8至GOA Unit12中的驱动信号输入端Input连接，给GOA Unit 8至GOA Unit 12提供驱动信号。
在一种实施例中，自首位起m个GOA单元形成的GOA模块中，各GOA单元的驱动信号输入端均连接帧起始信号线。如图3所示，m为6时，前m个GOA单元为GOA Unit 1至GOA Unit6，形成第一个GOA模块，GOA Unit 1至GOA Unit 6的驱动信号输入端Input均由帧起始信号线STV提供，帧起始信号线STV位于信号线设置区内。
在一种实施例中，GOA单元还包括电源信号输入端(图未示出)，电源信号输入端连接电源信号线。GOA单元中通常设置有上拉单元或下拉单元等，电源信号线位于信号线设置区，包括电源高电位信号线VGH和电源低电位信号线VSS，上拉单元通过与电源高电位信号线VGH连接，上拉特定节点的电位，下拉单元通过与电源电源低电位信号线VSS连接，下拉特定节点的电位，以满足GOA单元在不同工作阶段的需求。
在一种实施例中，GOA电路位于显示区的左侧或右侧，即本申请中GOA电路的驱动方式为单侧驱动。
如图4所示，GOA Unit 4315至GOA Unit 4320为自首位起第720个GOA模块，DummyGOA Unit 1至Dummy GOA Unit 6为第721个GOA模块，Dummy GOA Unit 7至Dummy GOA Unit12为第722个GOA模块，其中第721个GOA模块中各冗余GOA单元为第720个GOA模块中各有效GOA单元提供复位信号，第722个GOA模块中各冗余GOA单元为第721个GOA模块中各冗余GOA单元提供复位信号，第722个GOA模块中各冗余GOA单元自身不进行复位。
在现有技术中，仅设置有6个冗余GOA单元，以满足对GOA Unit 4315至GOA Unit4320这6个有效GOA单元的复位需求，然而Dummy GOA Unit 1至Dummy GOA Unit 6本身不进行复位，因此Dummy GOA Unit 1至Dummy GOA Unit 6的驱动信号输出端Output输出的驱动信号会受到前一帧驱动信号的影响，产生串扰，而Dummy GOAUnit 1至Dummy GOA Unit 6的驱动信号输出端Output又分别与GOA Unit 4315至GOA Unit 4320中的复位信号端Reset连接，因此对GOA Unit 4315至GOA Unit 4320的复位效果也有一定的影响，使得G4315至G4315中接受到的栅极驱动信号也会有一定偏差，影响显示效果。而本申请实施例中，增加的Dummy GOA Unit 7至Dummy GOA Unit 12对Dummy GOA Unit 1至Dummy GOA Unit 6进行了复位，因此Dummy GOA Unit 1至Dummy GOA Unit 6的驱动信号输出端Output输出的驱动信号不会受到前一帧驱动信号的影响，不会产生串扰，在对GOA Unit 4315至GOA Unit4320复位时，复位效果也较好，因此相对于现有技术，提升了显示效果。
当冗余GOA单元与有效GOA单元的结构相同，即所有GOA单元结构相同时，GOA电路中第N级的GOA单元结构如图6所示，包括上拉控制模块601、上拉模块602、信号下传模块603、第一下拉模块604、第二下拉模块605、第一下拉维持模块606和第二下拉维持模块607。上拉控制模块601与第一节点Q(N)连接，用于根据前级级传信号，上拉第一节点Q(N)的电位；上拉模块602与第一节点Q(N)连接，用于根据本级时钟信号CK，上拉本级栅极驱动信号G(N)的电位；信号下传模块603与第一节点Q(N)连接，用于根据本级时钟信号CK，控制本级级传信号ST(N)的输出；第一下拉模块604用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号G(N)的电位；第二下拉模块605与第一节点Q(N)连接，用于根据第二后级栅极驱动信号，下拉第一节点Q(N)的电位；第一下拉维持模块606与第一节点Q(N)连接，用于根据第一低频时钟信号LC1，维持第一节点Q(N)和本级栅极驱动信号G(N)的低电位；第二下拉维持模块607与第一节点Q(N)连接，用于根据第二低频时钟信号LC2，维持第一节点Q(N)和本级栅极驱动信号G(N)的低电位，第一低频时钟信号LC1和第二低频时钟信号LC2在相同时刻电位相反；其中，第一下拉维持模块606和第二下拉维持模块607中均包括反向单元和维持单元，反向单元的输出端连接维持单元的输入端，至少一个反向单元为第一反向单元；第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，第一反向晶体管的第二电极和第二反向晶体管的第一电极连接第二节点A(N)，第二反向晶体管的栅极连接第一节点Q(N)，第二反向晶体管的第二电极连接第一电源低电位信号VSSQ，第三反向晶体管的栅极和第一电极连接第二节点A(N)，第三反向晶体管的第二电极连接维持单元的输入端。
在上述实施例中可知，本申请的GOA电路中，某一GOA单元的驱动信号输入端Input与该GOA单元之间且与其相隔六级的GOA单元的驱动信号输出端Output连接，第N级GOA单元输出的级传信号为第N级级传信号ST(N)，输出的栅极驱动信号为第n级栅极驱动信号G(N)，6≤N≤M，其中N为整数，M为GOA电路中GOA单元的总级数。前级级传信号为第N级GOA单元之前的其他GOA单元的级传信号，可以是前1级、前2级或前多级，第一后级栅极驱动信号和第二后级栅极驱动信号均为第N级GOA单元之后的其他GOA单元的栅极驱动信号，可以是后1级、后2级或后多级。本申请的以8K产品的GOA电路为例，取前级级传信号为ST(N-6)，第一后级栅极驱动信号为G(N+6)，第二后级栅极驱动信号为G(N+8)，其中ST(N-6)为第N级栅极驱动信号G(N)之前且与其相隔六级的级传信号，第一后级栅极驱动信号G(N+6)为第N级栅极驱动信号G(N)之后且与其相隔六级的栅极驱动信号，第二后级栅极驱动信号G(N+8)为第N级栅极驱动信号G(N)之后且与其相隔八级的栅极驱动信号。
在一种实施例中，上拉控制模块601包括第一晶体管T11，第一晶体管T11的栅极和第一电极连接前级级传信号ST(N-6)，第二电极连接第一节点Q(N)。
在一种实施例中，上拉模块602包括第二晶体管T21，第二晶体管T21的栅极连接第一节点Q(N)，第一电极连接本级时钟信号CK，第二电极连接本级栅极驱动信号G(N)。
在一种实施例中，信号下传模块603包括第三晶体管T22，第三晶体管T22的栅极连接第一节点Q(N)，第一电极连接本级时钟信号CK，第二电极连接本级级传信号ST(N)。
在一种实施例中，第一下拉模块604包括第四晶体管T31，第四晶体管T31的栅极连接第一后级栅极驱动信号G(N+6)，第一电极连接第二电源低电位信号VSSG，第二电极连接本级栅极驱动信号G(N)。
在一种实施例中，第二下拉模块605包括第五晶体管T41，第五晶体管T41的栅极连接第二后级栅极驱动信号G(N+8)，第一电极连接第一电源低电位信号VSSQ，第二电极连接第一节点Q(N)。
在本申请中，第一下拉维持模块606和第二下拉维持模块607均用于维持第一节点Q(N)和本级栅极驱动信号G(N)的低电位，因此两者的作用相同。在GOA电路进行驱动时，第一下拉维持模块606的低频时钟信号输入端输入第一低频时钟信号LC1，第二下拉维持模块607的低频时钟信号输入端输入第二低频时钟信号LC2，其中第一低频时钟信号LC1和第二低频时钟信号LC2均为200倍帧周期，占空比1/2的低频时钟信号，且两者相位差1/2周期，在相同时刻，第一低频时钟信号LC1和第二低频时钟信号LC2的相位相反，因此可以驱动第一下拉维持模块606和第二下拉维持模块607交替进行工作，即两者工作时间错开，同一时刻只有一个下拉维持模块在工作。由于第一低频时钟信号LC1和第二低频时钟信号LC2的输入特性，对于此刻正在工作的某个下拉维持模块，其低频时钟信号输入端相当于接收到的是一个直流信号，该直流信号为高电位，数值为28V。
第一下拉维持模块606和第二下拉维持模块607中均包括反向单元和维持单元，反向单元的输出端连接维持单元的输入端，至少一个反向单元为第一反向单元。在本实施例中，第一下拉维持模块606和第二下拉维持模块607中的反向单元均为第一反向单元，即第一下拉维持模块606和第二下拉维持模块607的结构相同，因此图7以第一下拉维持模块606为例，对第一反向单元和维持单元结构进行说明，具体工作原理对第二下拉维持模块607也适用。
如图6所示，第一下拉维持模块606包括第六晶体管T51、第七晶体管T52、第八晶体管T53、第九晶体管T42和第十晶体管T32，第二下拉维持模块607包括第十一晶体管T61、第十二晶体管T62、第十三晶体管T63、第十四晶体管T43和第十五晶体管T33。如图7所示，第一下拉维持模块606包括第一反向单元200和维持单元300，第一反向单元200中，第六晶体管T51为第一反向晶体管，第七晶体管T52为第二反向晶体管，第八晶体管T53为第三反向晶体管，维持单元300中，第九晶体管T42为第一维持晶体管，第十晶体管T32为第二维持晶体管。同样地，第二下拉维持模块607的第一反向单元200中，第十一晶体管T61为第一反向晶体管，第十二晶体管T62为第二反向晶体管，第十三晶体管T63为第三反向晶体管，第二下拉维持模块607的维持单元300中，第十四晶体管T43为第一维持晶体管，第十五晶体管T33为第二维持晶体管。
在本申请中，各晶体管的第一电极和第二电极，其中一个为源极，另一个为漏极。第一反向晶体管、第二反向晶体管、第三反向晶体管、第一维持晶体管、第二维持晶体管以及其他各晶体管均为N型或P型晶体管。
在图7中，第六晶体管T51的栅极和第一电极连接低频时钟信号输入端，第六晶体管T51的第二电极和第七晶体管T52的第一电极连接第二节点A(N)，第七晶体管T52的栅极连接第一节点Q(N)，第七晶体管T52的第二电极连接第一电源低电位信号VSSQ，第八晶体管T53的栅极和第一电极连接第二节点A(N)，第八晶体管T53的第二电极连接维持单元300的输入端。第九晶体管T42的栅极和第十晶体管T32的栅极连接维持单元300的输入端，第九晶体管T42的第一电极连接第一电源低电位信号VSSQ，第九晶体管T42的第二电极连接第一节点Q(N)，第十晶体管T32的第一电极连接第二电源低电位信号VSSG，第十晶体管T32的第二电极连接本级栅极驱动信号G(N)。其中，低频时钟信号输入端输入第一低频时钟信号LC1，维持单元300的输入端与第四节点P(N)连接。
在第一下拉维持模块606工作时，第一反向单元200的低频时钟信号输入端输入的信号等同于直流信号，数值为28v，即工作期间第一低频时钟信号LC1一直为高电位，因此第六晶体管T51始终处于打开状态，将第二节点A(N)电位拉高。在第一节点Q(N)为高电位时，第七晶体管T52打开，第一电源低电位信号VSSQ将第二节点A(N)电位拉低，因此第二节点A(N)同时接收第六晶体管T51输入的高电位和第七晶体管T52输入的低电位，使得第二节点A(N)电位偏低，不足以打开第八晶体管T53，因此第四节点P(N)电位为低，也即维持单元的输入端电位为低，第九晶体管T42和第十晶体管T32关闭。在第一节点Q(N)为低电位时，第七晶体管T52关闭，第二节点A(N)仅接收第六晶体管T51输入的高电位，因此第二节点A(N)电位为高，使得第八晶体管T53打开，第四节点P(N)电位为高，也即维持单元300的输入端电位为高，第九晶体管T42和第十晶体管T32打开，分别将第一电源低电位信号VSSQ和第二电源低电位信号VSSG输入给第一节点Q(N)和本级栅极驱动信号G(N)，将两者的电位维持在低电位。
现有8K产品中的第N级GOA单元的结构如图8所示，包括上拉控制模块801、上拉模块802、信号下传模块803、第一下拉模块804、第二下拉模块805、第一下拉维持模块806和第二下拉维持模块807。其中，上拉控制模块801包括晶体管T11，上拉模块802包括晶体管T21，信号下传模块803包括晶体管T22，第一下拉模块804包括晶体管T31，第二下拉模块805包括晶体管T41，第一下拉维持模块806包括晶体管T51、T52、T53、T54、T32、T42，第二下拉维持模块807包括晶体管T61、T62、T63、T64、T33、T43，各晶体管的连接方式如图。第一下拉维持模块806包括反相器100和晶体管T32、T42，反相器100由4颗晶体管组成，它的工作原理为：当Q(N)点的电位为低电位时，T52和T54关闭，T51打开，使得A点的电位为高，进而使T53打开，P(N)点为高电位；当Q(N)点的电位为高电位时，T52和T54打开，VSSQ向A点输入低电位，T51打开，向A点输入高电位，两者共同作用使得A点电位偏低，T53不能正常打开，因此P(N)点为低电位。即，反相器100总是使Q(N)点和P(N)点的电位相反。然而，8K产品由于窄边框限制，且负载较大，对于GOA电路的空间较为紧张，现有的第一下拉维持模块806和第二下拉维持模块807中，反相器100均需要4颗晶体管才能实现Q(N)点和P(N)点的电位相反，使得整个第N级GOA单元需要18个晶体管，造成GOA电路空间占用过大，不能满足8K产品的需求。
本实施例中的第一下拉维持模块606和第二下拉维持模块607中，反向单元均为第一反向单元200，每个第一反向单元200仅需通过三个晶体管就能实现第一节点和维持单元输入端信号的电位相反，因此GOA电路中第N级GOA单元仅需16个晶体管，相对于现有技术，减少了两个晶体管，从而使得GOA电路的结构得到精简，节省了GOA电路的占用空间。对于GOA电路中每级GOA单元，均可采用与第N级GOA单元相同的设置。
图9和图10分别示出了现有技术和本申请实施例提供的GOA电路中，第N级GOA单元的第一下拉维持模块和第二下拉维持模块中反向单元的膜层叠加结构，各膜层包括第一金属层110、源漏极层120和连接构件130，第一金属层110与有源层(图未示出)重叠的部分形成各晶体管的栅极，此外还形成第一节点Q(N)，源漏极层120形成各晶体管的源极和漏极、第一电源低电位信号线VSSQ、以及低频时钟信号线LC，连接构件130一端覆盖在源漏极层120上，另一端与第一金属层110中的过孔连接，实现一个晶体管的栅极和另一个晶体管的源极或漏极连接，连接构件130的材料为氧化铟锡。
由图9和图10对比可知，现有技术中每个反向器需要设置四个晶体管，且连接需要三个连接构件，结构较为复杂，占用空间较多，而本申请中每个反向单元仅需要设置三个晶体管，连接仅需要两个连接构件，结构较为简单，占用空间较少，且简化了制作工艺，节省了成本。
在上述实施例中，第一下拉维持模块606和第二下拉维持模块607中反向单元均为第一反向单元200，但本申请不限于此，在一种实施例中，第一下拉维持模块606和第二下拉维持模块607中的其中一个反向单元为第一反向单元，另一个反向单元为第二反向单元，第二反向单元包括第四反向晶体管、第五反向晶体管、第六反向晶体管和第七反向晶体管，第四反向晶体管的栅极和第一电极连接低频时钟信号输入端，第四反向晶体管的第二电极和第五反向晶体管的第一电极连接第三节点，第五反向晶体管的栅极连接第一节点，第五反向晶体管的第二电极连接第一电源低电位信号，第六反向晶体管的栅极连接第三节点，第六反向晶体管的第一电极连接第四反向晶体管的第一电极，第六反向晶体管的第二电极与第七反向晶体管的第一电极连接维持单元的输入端，第七反向晶体管的栅极连接第一节点，第七反向晶体管的第二电极连接第一电源低电位信号。
如图11所示，为本申请实施例提供的GOA电路中第N级GOA单元的第二种结构示意图。在本实施例中，第一下拉维持模块606中反向单元为第一反向单元200，结构与图3中相同，第二下拉维持模块607中反向单元为第二反向单元400，第二反向单元400中包括第十一晶体管T61、第十二晶体管T62、第十三晶体管T63、第十六晶体管T64，其中，第十一晶体管T61为第四反向晶体管，第十二晶体管T62为第五反向晶体管，第十三晶体管T63为第六反向晶体管，第十六晶体管T64为第七反向晶体管。
第十一晶体管T61的栅极和第一电极连接低频时钟信号输入端，第十一晶体管T61的第二电极和第十二晶体管T62的第一电极连接第三节点B(N)，第十二晶体管T62的栅极连接第一节点Q(N)，第十二晶体管T62的第二电极连接第一电源低电位信号VSSQ，第十三晶体管T63的栅极连接第三节点B(N)，第十三晶体管T63的第一电极连接第十一晶体管T61的第一电极，第十三晶体管T63的第二电极与第十六晶体管T64的第一电极连接维持单元300的输入端，第十六晶体管T64的栅极连接第一节点Q(N)，第十六晶体管T64的第二电极连接第一电源低电位信号VSSQ。其中，低频时钟信号输入端输入第二低频时钟信号LC2，维持单元300的输入端与第五节点R(N)连接。
第二反向单元400中结构与现有技术中结构相同，因此也能起到使第一节点Q(N)与维持单元300的输入端电位相反的作用。本实施例中将第一下拉维持模块606中反向单元设计为第一反向单元200，第二下拉维持模块607中反向单元设计为第二反向单元400，或将第一下拉维持模块606中反向单元设计为第二反向单元400，第二下拉维持模块607中反向单元设计为第一反向单元200，均可以使得第N级GOA单元中晶体管总数为16个，相对于现有技术，减少了一个晶体管，因此精简了GOA电路结构，节省了占用空间。
本申请实施例还提供一种电子设备，包括显示面板和驱动芯片，显示面板包括多条扫描线、2m条时钟信号线和GOA电路；扫描线位于显示区；时钟信号线位于非显示区内的信号线设置区；GOA电路位于显示区和信号线设置区之间，GOA电路包括多个级联的GOA单元，GOA单元包括依次排列的多个有效GOA单元和2m个冗余GOA单元，有效GOA单元的驱动信号输出端与扫描线顺序连接且一一对应，多个有效GOA单元形成顺序排列的多个有效GOA模块，每个有效GOA模块包括2m个有效GOA单元，在有效GOA模块内，2m个有效GOA单元的时钟信号输入端与2m条时钟信号线顺序连接且一一对应，2m个冗余GOA单元的时钟信号输入端与2m条时钟信号线顺序连接且一一对应。
在一种实施例中，所述2m个冗余GOA单元的结构相同。
在一种实施例中，所述冗余GOA单元与所述有效GOA单元的结构相同。
在一种实施例中，所述GOA电路中，自首位起每m个GOA单元形成一个GOA模块，相邻所述GOA模块间，在后GOA模块用于向在前GOA模块提供复位信号。
在一种实施例中，所述在后GOA模块中第n级GOA单元的驱动信号输出端，与所述在前GOA模块中第n级GOA单元的复位信号端连接。
在一种实施例中，所述在前GOA模块中第n级GOA单元的驱动信号输出端，与所述在后GOA模块中第n级GOA单元的驱动信号输入端连接。
在一种实施例中，自首位起m个GOA单元形成的GOA模块中，各GOA单元的驱动信号输入端均连接帧起始信号线。
在一种实施例中，所述GOA单元还包括电源信号输入端，所述电源信号输入端连接电源信号线。
在一种实施例中，所述GOA电路位于所述显示区的左侧或右侧。
在一种实施例中，所述GOA电路中，第N级的GOA单元包括：
上拉控制模块，与第一节点连接，用于根据前级级传信号，上拉所述第一节点的电位；
上拉模块，与所述第一节点连接，用于根据本级时钟信号，上拉本级栅极驱动信号的电位；
信号下传模块，与所述第一节点连接，用于根据本级时钟信号，控制本级级传信号的输出；
第一下拉模块，用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号的电位；
第二下拉模块，与所述第一节点连接，用于根据第二后级栅极驱动信号，下拉所述第一节点的电位；
第一下拉维持模块，与所述第一节点连接，用于根据第一低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位；
第二下拉维持模块，与所述第一节点连接，用于根据第二低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位，所述第一低频时钟信号和所述第二低频时钟信号在相同时刻电位相反；
其中，所述第一下拉维持模块和所述第二下拉维持模块中均包括反向单元和维持单元，所述反向单元的输出端连接所述维持单元的输入端，至少一个所述反向单元为第一反向单元；所述第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，所述第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，所述第一反向晶体管的第二电极和所述第二反向晶体管的第一电极连接第二节点，所述第二反向晶体管的栅极连接所述第一节点，所述第二反向晶体管的第二电极连接第一电源低电位信号，所述第三反向晶体管的栅极和第一电极连接所述第二节点，所述第三反向晶体管的第二电极连接所述维持单元的输入端。
在一种实施例中，所述维持单元包括第一维持晶体管和第二维持晶体管，所述第一维持晶体管的栅极和所述第二维持晶体管的栅极连接所述维持单元的输入端，所述第一维持晶体管的第一电极连接所述第一电源低电位信号，所述第一维持晶体管的第二电极连接所述第一节点，所述第二维持晶体管的第一电极连接第二电源低电位信号，所述第二维持晶体管的第二电极连接所述本级栅极驱动信号。
本申请的电子设备可以是分辨率为7680*4320的8K产品，其中显示面板可以是液晶显示面板或OLED显示面板，驱动芯片中设置有时序控制器，显示面板中的各时钟信号线中的时钟信号均由该时序控制器提供。显示面板中每条时钟信号线连接的GOA单元数量相等，因此每条时钟信号线的负载相同，在低灰阶下不会产生周期性暗纹，显示效果较好。
根据以上实施例可知：
本申请实施例提供一种显示面板和电子设备，显示面板包括多条扫描线、2m条时钟信号线和GOA电路；扫描线位于显示区；时钟信号线位于非显示区内的信号线设置区；GOA电路位于显示区和信号线设置区之间，GOA电路包括多个级联的GOA单元，GOA单元包括依次排列的多个有效GOA单元和2m个冗余GOA单元，有效GOA单元的驱动信号输出端与扫描线顺序连接且一一对应，多个有效GOA单元形成顺序排列的多个有效GOA模块，每个有效GOA模块包括2m个有效GOA单元，在有效GOA模块内，2m个有效GOA单元的时钟信号输入端与2m条时钟信号线顺序连接且一一对应，2m个冗余GOA单元的时钟信号输入端与2m条时钟信号线顺序连接且一一对应。本申请中每条时钟信号线连接的GOA单元数量相等，因此每条时钟信号线的负载相同，在低灰阶下不会产生周期性暗纹。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板和电子设备进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，其特征在于，包括：
多条扫描线，所述扫描线位于显示区；
2m条时钟信号线，所述时钟信号线位于非显示区内的信号线设置区；
GOA电路，位于所述显示区和所述信号线设置区之间，所述GOA电路包括多个级联的GOA单元，所述GOA单元包括依次排列的多个有效GOA单元和2m个冗余GOA单元，所述有效GOA单元的驱动信号输出端与所述扫描线顺序连接且一一对应，所述多个有效GOA单元形成顺序排列的多个有效GOA模块，每个有效GOA模块包括2m个有效GOA单元，在所述有效GOA模块内，所述2m个有效GOA单元的时钟信号输入端与所述2m条时钟信号线顺序连接且一一对应，所述2m个冗余GOA单元的时钟信号输入端与所述2m条时钟信号线顺序连接且一一对应。
2.如权利要求1所述的显示面板，其特征在于，所述2m个冗余GOA单元的结构相同。
3.如权利要求2所述的显示面板，其特征在于，所述冗余GOA单元与所述有效GOA单元的结构相同。
4.如权利要求1所述的显示面板，其特征在于，所述GOA电路中，自首位起每m个GOA单元形成一个GOA模块，相邻所述GOA模块间，在后GOA模块用于向在前GOA模块提供复位信号。
5.如权利要求4所述的显示面板，其特征在于，所述在后GOA模块中第n级GOA单元的驱动信号输出端，与所述在前GOA模块中第n级GOA单元的复位信号端连接。
6.如权利要求4所述的显示面板，其特征在于，所述在前GOA模块中第n级GOA单元的驱动信号输出端，与所述在后GOA模块中第n级GOA单元的驱动信号输入端连接。
7.如权利要求4所述的显示面板，其特征在于，自首位起m个GOA单元形成的GOA模块中，各GOA单元的驱动信号输入端均连接帧起始信号线。
8.如权利要求1所述的显示面板，其特征在于，所述GOA电路中，第N级的GOA单元包括：
上拉控制模块，与第一节点连接，用于根据前级级传信号，上拉所述第一节点的电位；
上拉模块，与所述第一节点连接，用于根据本级时钟信号，上拉本级栅极驱动信号的电位；
信号下传模块，与所述第一节点连接，用于根据本级时钟信号，控制本级级传信号的输出；
第一下拉模块，用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号的电位；
第二下拉模块，与所述第一节点连接，用于根据第二后级栅极驱动信号，下拉所述第一节点的电位；
第一下拉维持模块，与所述第一节点连接，用于根据第一低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位；
第二下拉维持模块，与所述第一节点连接，用于根据第二低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位，所述第一低频时钟信号和所述第二低频时钟信号在相同时刻电位相反；
其中，所述第一下拉维持模块和所述第二下拉维持模块中均包括反向单元和维持单元，所述反向单元的输出端连接所述维持单元的输入端，至少一个所述反向单元为第一反向单元；所述第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，所述第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，所述第一反向晶体管的第二电极和所述第二反向晶体管的第一电极连接第二节点，所述第二反向晶体管的栅极连接所述第一节点，所述第二反向晶体管的第二电极连接第一电源低电位信号，所述第三反向晶体管的栅极和第一电极连接所述第二节点，所述第三反向晶体管的第二电极连接所述维持单元的输入端。
9.如权利要求8所述的显示面板，其特征在于，所述维持单元包括第一维持晶体管和第二维持晶体管，所述第一维持晶体管的栅极和所述第二维持晶体管的栅极连接所述维持单元的输入端，所述第一维持晶体管的第一电极连接所述第一电源低电位信号，所述第一维持晶体管的第二电极连接所述第一节点，所述第二维持晶体管的第一电极连接第二电源低电位信号，所述第二维持晶体管的第二电极连接所述本级栅极驱动信号。
10.一种电子设备，其特征在于，包括显示面板和驱动芯片，所述显示面板为权利要求1至9任一项所述的显示面板。
CN202010274940.5A 2020-04-09 2020-04-09 显示面板和电子设备 Active CN111429856B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010274940.5A CN111429856B (zh) 2020-04-09 2020-04-09 显示面板和电子设备
US16/765,477 US11450253B2 (en) 2020-04-09 2020-04-21 Display panel and electronic device
PCT/CN2020/085803 WO2021203471A1 (zh) 2020-04-09 2020-04-21 显示面板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010274940.5A CN111429856B (zh) 2020-04-09 2020-04-09 显示面板和电子设备

Publications (2)

Publication Number Publication Date
CN111429856A true CN111429856A (zh) 2020-07-17
CN111429856B CN111429856B (zh) 2021-02-23

Family

ID=71557813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010274940.5A Active CN111429856B (zh) 2020-04-09 2020-04-09 显示面板和电子设备

Country Status (3)

Country Link
US (1) US11450253B2 (zh)
CN (1) CN111429856B (zh)
WO (1) WO2021203471A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628596A (zh) * 2021-07-23 2021-11-09 昆山龙腾光电股份有限公司 栅极驱动单元、栅极驱动电路及显示装置
CN113793570A (zh) * 2021-09-27 2021-12-14 合肥京东方卓印科技有限公司 移位寄存器、扫描驱动电路及显示装置
CN113917748A (zh) * 2021-10-15 2022-01-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示设备
CN115202114A (zh) * 2022-07-14 2022-10-18 惠州华星光电显示有限公司 阵列基板及显示面板
WO2024036626A1 (zh) * 2022-08-19 2024-02-22 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115641803A (zh) * 2022-11-02 2023-01-24 惠州华星光电显示有限公司 栅极驱动电路及显示面板
CN115862511B (zh) * 2022-11-30 2024-04-12 Tcl华星光电技术有限公司 栅极驱动电路及显示面板
CN115862514B (zh) * 2022-12-16 2024-03-15 Tcl华星光电技术有限公司 栅极驱动电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727859A (zh) * 2008-10-15 2010-06-09 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
CN102314845A (zh) * 2010-07-01 2012-01-11 乐金显示有限公司 选通驱动电路和具有选通驱动电路的液晶显示装置
CN106652927A (zh) * 2015-10-30 2017-05-10 乐金显示有限公司 阵列基板
CN109036316A (zh) * 2018-09-07 2018-12-18 深圳市华星光电技术有限公司 Goa电路以及液晶显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303736B1 (ko) 2008-07-07 2013-09-04 엘지디스플레이 주식회사 액정표시장치용 게이트드라이버
TWI407402B (zh) * 2010-09-29 2013-09-01 Au Optronics Corp 雙向傳遞移位暫存器
TWI415063B (zh) * 2010-10-12 2013-11-11 Au Optronics Corp 雙向傳遞移位暫存器的驅動架構
CN106328075B (zh) * 2015-06-25 2019-05-31 群创光电股份有限公司 图像显示系统与栅极驱动电路
KR20180061752A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 내장형 스캔 구동부를 포함하는 디스플레이 장치
CN107993627A (zh) 2017-12-25 2018-05-04 深圳市华星光电技术有限公司 一种goa电路
CN109119036B (zh) * 2018-07-26 2020-07-28 深圳市华星光电技术有限公司 液晶面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727859A (zh) * 2008-10-15 2010-06-09 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
CN102314845A (zh) * 2010-07-01 2012-01-11 乐金显示有限公司 选通驱动电路和具有选通驱动电路的液晶显示装置
CN106652927A (zh) * 2015-10-30 2017-05-10 乐金显示有限公司 阵列基板
CN109036316A (zh) * 2018-09-07 2018-12-18 深圳市华星光电技术有限公司 Goa电路以及液晶显示面板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628596A (zh) * 2021-07-23 2021-11-09 昆山龙腾光电股份有限公司 栅极驱动单元、栅极驱动电路及显示装置
CN113628596B (zh) * 2021-07-23 2023-02-24 昆山龙腾光电股份有限公司 栅极驱动单元、栅极驱动电路及显示装置
CN113793570A (zh) * 2021-09-27 2021-12-14 合肥京东方卓印科技有限公司 移位寄存器、扫描驱动电路及显示装置
CN113917748A (zh) * 2021-10-15 2022-01-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示设备
CN113917748B (zh) * 2021-10-15 2023-10-13 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示设备
CN115202114A (zh) * 2022-07-14 2022-10-18 惠州华星光电显示有限公司 阵列基板及显示面板
US11741914B1 (en) 2022-07-14 2023-08-29 Huizhou China Star Optoelectronics Display Co., Ltd. Array substrate and display panel
CN115202114B (zh) * 2022-07-14 2023-11-28 惠州华星光电显示有限公司 阵列基板及显示面板
WO2024036626A1 (zh) * 2022-08-19 2024-02-22 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US11450253B2 (en) 2022-09-20
WO2021203471A1 (zh) 2021-10-14
CN111429856B (zh) 2021-02-23
US20220114934A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
CN111429856B (zh) 显示面板和电子设备
US11361693B2 (en) Shift register unit, gate driving circuit, display device, and driving method
US9990897B2 (en) Shift register unit, gate driving circuit and driving method thereof, and array substrate
US11081058B2 (en) Shift register unit, gate drive circuit, display device and driving method
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US8040313B2 (en) Shift register and display device using the same and driving method thereof
US10796654B2 (en) Switching circuit, control circuit, display device, gate driving circuit and method
CN109410810B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN109817182B (zh) 一种显示面板及显示装置
JP2019536109A (ja) 駆動回路及び表示パネル
US20170103722A1 (en) Shift register unit, gate driving circuit and display apparatus
US11244595B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US7623122B2 (en) Electro-optical device and electronic apparatus
US11688318B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US20210366352A1 (en) Gate Driver Circuit, Display Device and Driving Method
US11948489B2 (en) Display panel, display device and driving method
CN106683624B (zh) Goa电路及液晶显示装置
US20080252622A1 (en) Systems for displaying images and driving method thereof
JP6369928B2 (ja) シフトレジスタ回路
CN111402828A (zh) Goa电路和显示面板
CN110189724B (zh) 一种显示面板及显示装置
JP5836024B2 (ja) 駆動回路及び表示装置
JP2011232697A (ja) 液晶表示装置
CN115206244B (zh) 显示面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant