CN111403424B - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN111403424B
CN111403424B CN202010237445.7A CN202010237445A CN111403424B CN 111403424 B CN111403424 B CN 111403424B CN 202010237445 A CN202010237445 A CN 202010237445A CN 111403424 B CN111403424 B CN 111403424B
Authority
CN
China
Prior art keywords
electrostatic
static electricity
line
array substrate
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010237445.7A
Other languages
English (en)
Other versions
CN111403424A (zh
Inventor
陈建荣
林满育
梁秀
薛小利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202010237445.7A priority Critical patent/CN111403424B/zh
Priority to CN202310165206.9A priority patent/CN116417471A/zh
Priority to US16/916,326 priority patent/US11380674B2/en
Publication of CN111403424A publication Critical patent/CN111403424A/zh
Application granted granted Critical
Publication of CN111403424B publication Critical patent/CN111403424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例公开了一种阵列基板、显示面板及显示装置。阵列基板包括衬底，衬底包括显示区和围绕显示区的周边电路区；周边电路区设置有栅极驱动电路；栅极驱动电路包括至少一组级联的移位寄存器；位于衬底一侧的第一金属层；位于第一金属层背离衬底一侧的第二金属层；还包括；多条扫描线和与扫描线一一对应的多个连接结构；第一金属层包括扫描线；第二金属层包括连接结构；移位寄存器包括多个扫描信号输出端；每个扫描信号输出端通过连接结构与扫描线一一对应电连接；其中，至少一条扫描线的至少一个末端设置有静电分散结构；静电分散结构包括至少一条静电分散线或至少一个第一静电分散环。有利于提升显示面板在生产过程中的抗静电损伤能力。

Description

一种阵列基板、显示面板及显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
随着科学技术的不断发展，越来越多的具有显示功能的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们如日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
电子设备实现显示功能的重要部件是显示面板，阵列基板是显示面板的重要组成部分。然而，在阵列基板的制作过程中，衬底基板在传送过程中背面将与传送机构摩擦而带静电，此静电将使衬底基板正面的线路感应起电，当线路感应起电产生的电场超过绝缘介质的介电强度时将出现静电放电损伤。
发明内容
有鉴于此，本发明实施例提供一种阵列基板、显示面板及显示装置，有利于提升显示面板在生产过程中的抗静电损伤能力。
第一方面，本发明实施例提供了一种阵列基板，该阵列基板包括：衬底，所述衬底包括显示区和围绕所述显示区的周边电路区；所述周边电路区设置有栅极驱动电路；所述栅极驱动电路包括至少一组级联的移位寄存器；
第一金属层，位于所述衬底的一侧；
第二金属层，位于所述第一金属层背离所述衬底的一侧；
还包括；多条扫描线和与扫描线一一对应的多个连接结构；
所述第一金属层包括所述扫描线；所述第二金属层包括所述连接结构；
所述移位寄存器包括多个扫描信号输出端；每个所述扫描信号输出端通过所述连接结构与所述扫描线一一对应电连接；
其中，至少一条所述扫描线的至少一个末端设置有静电分散结构；
所述静电分散结构包括至少一条静电分散线或至少一个第一静电分散环。
第二方面，本发明实施例还提供了一种显示面板，该显示面板包括：第一方面所述的阵列基板。
第三方面，本发明实施例还提供了一种显示装置，该显示装置包括：第二方面所述的显示面板。
本发明实施例提供的阵列基板、显示面板及显示装置，通过在扫描线的至少一个末端，即静电荷容易聚集的地方，设置有静电分散结构，其中，静电分散结构包括至少一条静电分散线或至少一个第一静电分散环，通过静电分散线或第一静电分散环增大扫描线末端的静电分部面积，降低了扫描线末端静电荷聚集区域的电荷密度，进而降低了扫描线末端绝缘介质被击穿的风险，提高显示面板在制备过程中的抗静电损伤能力。此外，通过位于第二金属层的连接结构将所述扫描线与所述栅极驱动电路中的移位寄存器电连接，即通过第二金属层将扫描线末端的静电进一步进行释放，避免了当扫描线与移位寄存器直接电连接时，扫描线上感应的静电荷转移至移位寄存器，使移位寄存器中的电子器件受到损坏的问题，进一步提升了显示面板在生产过程中的抗静电损伤能力。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是现有技术中的一种阵列基板的部分俯视结构示意图；
图2是本发明实施例提供的一种阵列基板的俯视结构示意图；
图3是图2沿Q-Q’方向的剖视图；
图4是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图5是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图6是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图7是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图8是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图9是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图10是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图11是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图12是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图13是本发明实施例提供的一种相邻两条扫描线和第一静电分散环的位置关系示意图；
图14是本发明实施例提供的一种第一静电分散环上A点处的电荷受力和第一静电分散环的半径的关系图；
图15是本发明实施例提供的又一种阵列基板的俯视结构示意图；
图16是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
在制备阵列基板过程中，衬底基板，例如玻璃基板，在传送过程中背面将与传送机构摩擦而带静电，此静电将使玻璃基板正面的线路感应起电，当线路感应起电产生的电场超过绝缘介质的介电强度时将出现静电放电损伤。图1是现有技术中提供的一种阵列基板的部分结构示意图，如图1所示，现有技术中的阵列基板包括显示区AA’和围绕显示区AA’的周边电路区AB’，显示区AA’设置有像素电路，周边电路区AB’设置有栅极驱动电路，栅极驱动电路包括一组级联的移位寄存器和多种信号线，移位寄存器包括多个移位寄存单元21’，信号线例如可以包括第一电源VGH’和第二电源VGL’，现有技术是通过在扫描线31’的末端与第一电源VGH’之间加第一静电释放二极管D1’，在扫描线31’的末端与第二电源VGL’间加第二静电释放二极管D2’，通过静电释放二极管释放阵列基板在制备过程中产生的静电。具体的，当扫描线31’感应的静电带正电，且产生的电压超过第一电源VGH’时，第一静电释放二极管D1导通，释放超出第一电源VGH’～第二电源VGL’电压范围的部分正电荷，如图1中实线箭头的方向；当扫描线31’感应的静电带负电，且产生的电压低于第二电源VGL’时，第二静电释放二极管D2导通，释放超出第一电源VGH’～第二电源VGL’电压范围的部分负电荷，如图1中虚线箭头的方向。但是，第一电源VGH’、第二电源VGL’位于扫描线31’背离衬底的一侧，如此，会导致在扫描线31’形成后到第一电源VGH’、第二电源VGL’形成前的工序中，所涉及工序的半成品的阵列基板无抗静电功能，也就是说，扫描线31’此时为一个个孤立的导体，在扫描线31’形成后到第一电源VGH’、第二电源VGL’形成前的工序中，扫描线31’上的感应的静电荷无法释放，如此，扫描线31’末端聚集电荷产生强电场超过绝缘介质介电强度时，一方面会对栅极驱动电路中同层设置的结构放电，损伤栅极驱动电路中的电子器件；另一方面，击穿绝缘介质瞬间扫描线31’中沿线各点的电位出现瞬态变化，导致显示区AA’像素电路中的有源层(图中未示出)与扫描线31’出现瞬态电势差，此电势差超过有源层与扫描线31’之间的绝缘层的抗静电能力时，此绝缘层将被击穿，产生扫描线31’漏流不良。
基于上述技术问题，本发明实施例提供了一种阵列基板、显示面板及显示装置，该阵列基板包括：衬底，所述衬底包括显示区和围绕显示区的周边电路区；周边电路区设置有栅极驱动电路；栅极驱动电路包括至少一组级联的移位寄存器；第一金属层，位于衬底的一侧；第二金属层，位于第一金属层背离衬底的一侧；还包括；多条扫描线和与扫描线一一对应的多个连接结构；第一金属层包括扫描线；第二金属层包括连接结构；移位寄存器包括多个扫描信号输出端；每个扫描信号输出端通过连接结构与扫描线一一对应电连接；其中，至少一条扫描线的至少一个末端设置有静电分散结构；静电分散结构包括至少一条静电分散线或至少一个第一静电分散环。采用上述技术方案，通过在扫描线的至少一个末端，即静电荷容易聚集的地方，设置有静电分散结构，其中，静电分散结构包括至少一条静电分散线或至少一个第一静电分散环，通过静电分散线或第一静电分散环增大扫描线末端的静电分部面积，降低了扫描线末端电荷聚集区域的电荷密度，进而降低了扫描线末端绝缘介质被击穿的风险，提高显示面板在制备过程中的抗静电损伤能力。此外，通过位于第二金属层的连接结构将所述扫描线与所述栅极驱动电路中的移位寄存器电连接，即通过第二金属层将扫描线末端的静电进一步进行释放，避免了当扫描线与移位寄存器直接电连接时，扫描线上感应的静电荷转移至移位寄存器，使移位寄存器中的电子器件受到损坏的问题，进一步提升了显示面板在生产过程中的抗静电损伤能力。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图2是本发明实施例提供的一种阵列基板的俯视结构示意图，图3是图2沿Q-Q’方向的剖面图，如图2和图3所示，本发明实施例提供的阵列基板，包括：衬底10，衬底10包括显示区AA和围绕显示区AA的周边电路区AB；周边电路区AB设置有栅极驱动电路；栅极驱动电路包括至少一组级联的移位寄存器20；第一金属层30，位于衬底10的一侧；第二金属层40，位于第一金属层30背离衬底10的一侧；还包括；多条扫描线31和与扫描线31一一对应的多个连接结构41；第一金属层30包括扫描线31；第二金属层40包括连接结构41；移位寄存器21包括多个扫描信号输出端22；每个扫描信号输出端22通过连接结构41与扫描线31一一对应电连接；其中，至少一条扫描线31的至少一个末端设置有静电分散结构32；静电分散结构32包括至少一个第一静电分散环34。
本领域技术人员可以理解，为了便于说明扫描信号输出端22、扫描线31以及连接结构41的位置关系，图3仅简单示出了扫描信号输出端22、扫描线31以及连接结构41的相对位置关系。但在实际中阵列基板还包括其他信号线和器件等，在此均不再示出。
具体地，通过在至少一条扫描线31的至少一个末端，即静电荷容易聚集的地方，设置至少一个第一静电分散环34，通过第一静电分散环34增大扫描线31末端的静电分部面积，降低了扫描线31末端电荷聚集区域的电荷密度，进而降低了扫描线31末端绝缘介质被击穿的风险，提高显示面板在制备过程中的抗静电损伤能力。此外，通过位于第二金属层40的连接结构41将扫描线31与栅极驱动电路中的移位寄存器20电连接，即通过第二金属层40将扫描线31末端的静电进一步进行释放，避免了当扫描线31与移位寄存器20直接电连接时，扫描线31上感应的静电荷转移至移位寄存器20，使移位寄存器20中的电子器件受到损坏的问题，进一步提升了显示面板在生产过程中的抗静电损伤能力。
需要说明的是，可以只在扫描线31的一端设置静电分散结构32，也可以在扫描线31的两端分别设置静电分散结构32；以及可以是在一条扫描线31的至少一个末端设置静电分散结构，也可以是在多条扫描线31的至少一个末端分别设置静电分散结构32，本实施例都不进行具体限定，本领域技术人员可以根据实际情况进行选择，图2仅以每个扫描线31的一个末端设置静电分散环34为例进行的示例性说明。
图4是本发明实施例提供的又一种阵列基板的俯视结构示意图，如图4所示，本发明实施例提供的阵列基板，包括：衬底10，衬底10包括显示区AA和围绕显示区AA的周边电路区AB；周边电路区AB设置有栅极驱动电路；栅极驱动电路包括至少一组级联的移位寄存器20；第一金属层30，位于衬底10的一侧；第二金属层40，位于第一金属层30背离衬底10的一侧；还包括；多条扫描线31和与扫描线31一一对应的多个连接结构41；第一金属层30包括扫描线31；第二金属层40包括连接结构41；移位寄存器21包括多个扫描信号输出端22；每个扫描信号输出端22通过连接结构41与扫描线31一一对应电连接；其中，至少一条扫描线31的至少一个末端设置有静电分散结构32；静电分散结构32包括至少一条静电分散线33。
具体地，通过在至少扫描线31的至少一个末端，即静电荷容易聚集的地方，设置有静电分散线33，通过静电分散线33增大扫描线31末端的静电分部面积，降低了扫描线31末端电荷聚集区域的电荷密度，进而降低了扫描线31末端绝缘介质被击穿的风险，提高显示面板在制备过程中的抗静电损伤能力。此外，通过位于第二金属层40的连接结构41将扫描线31与栅极驱动电路中的移位寄存器20电连接，即通过第二金属层40将扫描线31末端的静电进一步进行释放，避免了当扫描线31与移位寄存器直接电连接时，扫描线上感应的静电荷转移至移位寄存器，使移位寄存器中的电子器件受到损坏的问题，进一步提升了显示面板在生产过程中的抗静电损伤能力。
可选的，衬底10对阵列基板中的其他膜层具有支撑和保护作用，后续在该衬底10上形成阵列基板的各个膜层。衬底10可以为刚性基板或柔性基板，其中，刚性基板的材料可以为玻璃，柔性基板的材料可以为聚酰亚胺，衬底10的厚度可以根据工艺需求和产品要求等设置。可选的，阵列基板可以包括阵列排布的像素电路，一行像素电路与一条扫描线31电连接，一个像素电路包括至少一个薄膜晶体管，薄膜晶体管包括有源层、栅极、源极和漏极；阵列基板还包括位于衬底10一侧的半导体层、位于半导体层和第一金属层之间的绝缘层以及第一金属层与第二金属层之间的绝缘层等，其中，半导体层包括有源层，第一金属层包括扫描线和栅极，第二金属层包括连接结构、源极和漏极，绝缘层的材料可以包括硅的氧化物或者硅的氮化物，本发明实施例对此不进行限定。当第二金属层包括连接结构、源极和漏极时，即将连接结构、源极和漏极采用同种材料在同一工艺中形成，即在形成源极和漏极的同时形成连接结构，无需额外增加一道工艺制程，减少了工艺流程，降低显示面板的制作成本。
可选的，参见图2，栅极驱动电路包括位于显示区AA一侧一组级联的移位寄存器20，在显示过程中，移位寄存器20通过扫描信号输出端22向对应的扫描线31输出扫描信号，级联的移位寄存器20依次向扫描线31输出扫描信号，显示面板中的像素单元逐行接收到对应的扫描信号对应开启，数据信号线输入的数据信号至对应的像素单元，显示面板实现显示功能。
可选的，图5是本发明实施例提供的又一种阵列基板的俯视结构示意图，参见图5，栅极驱动电路包括位于显示区AA相对两侧的两组级联的移位寄存器20，当栅极驱动电路包括位于显示区AA相对的两侧两组级联的移位寄存器20时，显示过程中，设置不同侧的两组移位寄存器20中的移位寄存单元通过一扫描线31电连接，且与同一扫描线31电连接的移位寄存器20中的移位寄存单元向该扫描线31同步输出扫描信号，避免了扫描线31上存在压降影响显示面板的显示效果。
需要说明的是，附图中的显示区AA与周边电路区AB的尺寸比例，以及各个结构的尺寸仅是为了说明本技术方案，本领域技术人员可根据实际需求设置，本发明实施例对此不作限定。
综上所述，本发明实施例提供的阵列基板，通过在扫描线的至少一个末端，即静电荷容易聚集的地方，设置有静电分散结构，其中，静电分散结构包括至少一条静电分散线或至少一个第一静电分散环，通过静电分散线或第一静电分散环增大扫描线末端的静电分部面积，降低了扫描线末端电荷聚集区域的电荷密度，进而降低了扫描线末端绝缘介质被击穿的风险，提高显示面板在制备过程中的抗静电损伤能力。此外，通过位于第二金属层的连接结构将所述扫描线与所述栅极驱动电路中的移位寄存器电连接，即通过第二金属层将扫描线末端的静电进一步进行释放，避免了当扫描线与移位寄存器直接电连接时，扫描线上感应的静电荷转移至移位寄存器，使移位寄存器中的电子器件受到损坏的问题，进一步提升了显示面板在生产过程中的抗静电损伤能力。
在上述方案的基础上，可选的，继续参见图2，沿扫描线31的延伸方向，静电分散结构32所在区域的尺寸为L2，0＜L2≤L1；其中，相邻两条扫描线31的间距为L1。
可选的，为了增大静电分部面积，在沿扫描线31的延伸方向上，静电分散结构32所在区域的尺寸L2可以自由调整，本实施例不进行具体限定，例如，静电分散结构32所在区域的尺寸例如可以大于相邻两条扫描线31的间距L1。
可选的，静电分散结构32所在区域的尺寸L2例如还可以小于等于相邻两条扫描线31的间距L1。具体的，当静电分散结构32为第一静电分散环34时，由于受到相邻扫描线31间距的影响，所以沿垂直于扫描线31的方向，第一静电分散环34的宽度不能太宽。所以当静电分散结构32为第一静电分散环34时，第一静电分散环34在沿扫描线31延伸方向的宽度可以与沿垂直于扫描线31的方向的尺寸相同，而沿垂直于扫描线31的方向，第一静电分散环34所在区域的尺寸最大为相邻两条扫描线31的间距L1。本实施例中将沿扫描线31的延伸方向，第一静电分散环34所在区域的尺寸为L2，0＜L2≤L1；其中，相邻两条扫描线31的间距为L1，如此，即可以增大静电分部面积，同时还可以避免静电分散环32沿扫描线31的延伸方向的宽度变长，静电分散环32的曲率变大，静电荷易在静电分散环32的拐角处积累，导致拐角处有击穿介质的风险。
当静电分散结构32为静电分散线33时，参见图4，由于同极性电荷之间存在排斥力，所以静电荷分布在静电分散线33的末端，如此，静电分部的区域在衬底10上的投影相当于分部在同一个封闭图形上，该封闭图形例如可以为规则的图形，也可以为不规则的图形，规则的图形例如可以包括圆环或椭圆环等，即相当于静电分散环。当静电分散结构32为静电分散线33时，静电分散线33在沿扫描线31延伸方向的宽度应与沿垂直于扫描线31的方向的尺寸相同，而沿垂直于扫描线31的方向，静电分散线33所在区域的尺寸最大为相邻两条扫描线31的间距L1，所以本实施例中将沿扫描线31的延伸方向，静电分散线所在区域的尺寸为L2，0＜L2≤L1；其中，相邻两条扫描线31的间距为L1，如此，即可以增大静电分部面积，同时还不会因为静电分散线33端部围成区域的曲率就会变大，导致静电荷积累，进而有击穿介质的风险。
可选的，图6是本发明实施例提供的又一种阵列基板的俯视结构示意图，如图6所示，扫描线31的两个末端分别设置有静电分散结构32；沿垂直于扫描线31的方向上，扫描线31的两个末端的静电分散结构32关于显示区AA的中心线OO对称。
本实施例中，通过在扫描线31的两个末端分别设置静电分散结构32，通过扫描线31的两个末端的静电分散结构对扫描线31上感应的静电荷进行分散，降低了扫描线末端电荷聚集区域的电荷密度；进一步的，静电分散结构32关于显示区AA的中心线OO对称，如此，使感应的静电荷在沿扫描线31的延伸方向上均匀的分布于扫描线31两侧的两个末端，进一步降低了扫描线末端电荷聚集区域的电荷密度，进而降低了扫描线末端绝缘介质被击穿的风险，提高显示面板在制备过程中的抗静电损伤能力。
下面以当静电分散结构包括至少一条静电分散线时的典型示例进行详细的说明，下述内容均不属于对本发明的限定。
可选的，图7是本发明实施例提供的又一种阵列基板的俯视结构示意图，如图7所示，静电分散结构32包括至少一条静电分散线33；静电分散线33在衬底10所在平面的垂直投影的形状包括直线形；图8是本发明实施例提供的又一种阵列基板的结构示意图，如图8所示，静电分散结构32包括至少一条静电分散线33；静电分散线33在衬底10所在平面的垂直投影的形状包括波浪形；图9是本发明实施例提供的又一种阵列基板的结构示意图，如图9所示，静电分散结构32包括至少一条静电分散线33；静电分散线33在衬底10所在平面的垂直投影的形状包括锯齿形。
本实施例中，静电分散线33在衬底10所在平面的垂直投影的形状包括直线形、波浪形或锯齿形时，通过直线形、波浪形或锯齿形的静电分散结构33对扫描线31上感应的静电荷进行分散，如此，降低了扫描线31末端电荷聚集区域的电荷密度，进而降低了扫描线31末端绝缘介质被击穿的风险，提高显示面板在制备过程中的抗静电损伤能力。
本领域技术人员可以理解，静电分散线33在衬底10所在平面的垂直投影的形状包括但不限于上述示例，本领域技术人员可以根据产品所需自行设定静电分散线33的形状，在本发明中不进行具体限制。
需要说明的是，图7、图8、图9均以静电分散线33设置于扫描线31的两个末端，且每个扫描线31的末端均设置有静电分散线33为例进行示例性说明的，但并不构成对本申请的限定。
可选的，继续参见图4，静电分散结构32包括至少一条静电分散线33；静电分散线33的线宽范围为M1，0＜M1≤2L3，其中，扫描线31的线宽为L3。
本实施例中，将静电分散线33的线宽设置为小于等于2倍的扫描线31的线宽L3，如此不会因为静电分散线33的宽度过宽，而使得静电分散线33的负载增加，即既可以对扫描线31末端的静电荷进行分散，同时还不会增加额外的负载。
可选的，继续参见图4，静电分散结构32包括多条静电分散线33；相邻静电分散线33的距离为L4，L2/10＜L4≤L2，其中，静电分散结构32所在区域的尺寸为L2。
本实施例中，相邻静电分散线33的距离为L4，L2/10＜L4≤L2，如此，既不会因为相邻静电分散线33之间的距离过大而导致静电分散线33的数量减小，因为静电分散线33的数量减少，同等总电量的静电荷下每条静电分散线33分得的静电荷就会变多，如此，静电分散线33端部的电场强度就会变大，增加击穿介质的风险；同时，也不会因为相邻静电分散线33之间的距离过小，如此，静电分散线33的数量变多，如果静电分散线33的数量变多，则负载相对也会变大，所以基于此，通过理论计算(惠更斯原理)，当相邻静电分散线33之间的距离小于静电分散结构32所在区域的尺寸一半的11％时，静电分散效果为95％，同时负载也不会增大。因此，本实施例较佳的设置相邻静电分散线33的距离为L4，L2/10＜L4≤L2，其中，静电分散结构32所在区域的尺寸为L2，以在保证静电分散效果的同时，还不会增大静电分散结构32的负载。
需要说明的是，图4仅示例性的展示了静电分散结构32包括三条静电分散线33，但是并不是对本申请的限定，本领域技术人员可以根据产品所需设置静电分散线的数量，例如，静电分散线33的数量为10条。下文中同样为了说明静电分散线31的位置关系，示例性的展示了静电分散线33的数量，实际上本领域技术人员可根据产品所需设置静电分散线33的数量，在此均不再示出。
可选的，图10是本发明实施例提供的又一种阵列基板的俯视结构示意图，如图10所示，静电分散结构32包括多条静电分散线33；沿垂直于扫描线31的方向上，多条静电分散线33的端部到扫描线31的垂直距离不同。
本实施例中，通过沿垂直于扫描线31的方向上，多条静电分散线33的端部到扫描线31的垂直距离不同，如此，降低了相邻静电分散线31端部之间的静电荷之间的距离，进而降低了相邻静电分散线31端部之间的静电荷之间的排斥力，避免了静电分散线31上分部的静电荷受排斥力移动至扫描线31上，进而造成击穿介质的风险。
可选的，继续参见图7，静电分散结构32包括多条静电分散线33；沿垂直于扫描线31的方向上，多条静电分散线33的端部到扫描线31的垂直距离相同。
本实施例中，当多条静电分散线33的端部到扫描线31的垂直距离相同时，则在形成多条静电分散线33时可以采用相同的工艺，简化工艺步骤，提高生产效率。
可选的，图11是本发明实施例提供的又一种阵列基板的俯视结构示意图，如图11所示，多条静电分散线31的延伸方向垂直于扫描线31，且多条静电分散线31的端部在衬底10上的垂直投影分部在同一圆上。
其中，因同极性静电荷之间存在排斥力，且排斥力与静电荷间的距离成反比，在一个不规则导体上各点的静电荷密度与该点曲率成正比。当多条静电分散线33的端部在衬底10上的垂直投影分部在同一圆上时，静电荷的分散效果均匀，如此，避免了静电荷在扫描线31上聚集而造成击穿介质的风险。
可选的，继续参见图11，相邻静电分散线33的距离相等。
本实施例中，当相邻静电分散线33的距离相等时，进一步使静电荷均匀的分布于各静电分散线33上，如此，进一步避免了静电荷在扫描线31上聚集而造成击穿介质的风险。
可选的，图12是本发明实施例提供的又一种阵列基板的俯视结构示意图，如图12所示，静电分散结构32包括至少一条静电分散线33；静电分散结构32还包括设置在静电分散线33末端的第二静电分散环36。
其中，考虑到当扫描线31的末端设置有静电分散线33时，扫描线31感应的静电会分散在静电分散线33的末端，如果感应的静电的电荷量过大，则端部也有可能造成绝缘介质被击穿的风险，所以本实施例中，通过在静电分散线33末端，即静电荷积累的区域，设置第二静电分散环36，进一步扩大静电分散线33末端的静电分部面积，降低了静电分散线33末端电荷聚集区域的电荷密度，进而降低了静电分散线33末端绝缘介质被击穿的风险，进一步提高显示面板在制备过程中的抗静电损伤能力。
可选的，继续参见图12，第二静电分散环36的拐角处为弧形。
其中，因为电荷密度与曲率成正比，如果第二静电分散环36的拐角处的曲率较大，则静电荷可能聚集在拐角处，导致拐角处有击穿介质的风险，所以本实施例通过将第二静电分散环36的拐角处设置为弧状，避免了当第二静电分散环36的拐角为尖角时，静电荷在尖角处积累而导致拐角处有击穿介质的风险。
以上是对当静电分散结构包括至少一条静电分散线时的典型示例进行的详细的说明。
下面就以当静电分散结构包括至少一条静电分散环时的典型示例进行详细的说明，下述内容均不属于对本发明的限定。
可选的，继续参见图2，静电分散结构32还包括至少一个第一静电分散环34；第一静电分散环34的拐角处为弧形。
其中，考虑到如果第一静电分散环34的拐角处的曲率较大，则静电荷可能聚集在拐角处，导致拐角处有击穿介质的风险，所以本实施例通过将第一静电分散环34的拐角处设置为弧状，避免了当第一静电分散环34的拐角为尖角时，静电荷在尖角处积累而导致拐角处有击穿介质的风险。
可选的，继续参见图2，第一静电分散环34在衬底10上的垂直投影的形状包括圆环形；圆环形的半径为R，0＜R＜(1/2)L1，其中，相邻两条扫描线31的间距为L1。
图13是本发明实施例提供的一种相邻两条扫描线和第一静电分散环的位置关系示意图，图14是本发明实施例提供的一种第一静电分散环上A点处的电荷受力和第一静电分散环的半径的关系图，横坐标代表第一静电分散环的半径R，纵坐标代表A点上的电荷与受到相邻扫描线末端设置的第一静电分散环上的靠近A点的弧度为2θ上电荷的排斥力。具体的，令圆环形的半径为R，相邻两条扫描线31的间距为L1，点A处的电荷受到相邻第一静电分散环电场的力由相邻第一静电分散环2θ弧度上的电荷产生。因为两个点电荷间作用力为F＝k(q1*q2)/(r^2)，当相邻扫描线31末端的第一静电分散环34的距离足够远时，每个第一静电分散环上的电荷密度为Q/(2πR)，又因为Cos(θ)＝R/(L1-R)，所以A点以及A点左右区域，例如此区域的长度为L，此区域会受到相邻扫描线末端设置的第一静电分散环上的靠近A点的弧度为2θ上电荷的排斥力，A点以及A点左右区域上电荷的受力F≈k((Q/2πR)*L)*(Q/2πR)*2θ/(L1-2R)^2。基于此，本申请人通过实验数据测得关于A点以及A点左右区域处电荷受力与半圆环的半径之间关系，参见图14，随着圆环形半径R的增大，A点处电荷受力减小，如此，得出当圆环形半径最大时，即为相邻两条扫描线的间距的一半时，A点的受力最小，所以本实施例通过将圆环形的半径设置在大于零小于相邻两条扫描线31的间距L1的一半，既可以分散静电荷，同时相邻第一静电分散环上的静电荷的排斥力最小，如此，静电荷可以均匀、稳定的分布在第一静电分散环34上，避免了第一静电分散环34上分部的静电荷受到排斥力时会移动至扫描线31上，进而造成击穿介质的风险。
可选的，继续参见图2，第一静电分散环34的线宽范围为M2，0＜M2≤2L3，其中，扫描线31的线宽为L3。
本实施例中，将第一静电分散环34的线宽设置为大于0小于等于2倍的扫描线31的线宽L3之间，如此不会因为第一静电分散环34的宽度过宽，而使得第一静电分散环34的负载增加，即本实施通过将第一静电分散环34的线宽范围为M2，0＜M2≤2L3，其中，扫描线31的线宽为L3，既可以对扫描线31末端的静电进行分散，同时还不会增加额外的负载。
可选的，继续参见图2，静电分散结构32包括一个第一静电分散环34；第一静电分散环34关于扫描线31轴对称。
本实施例中，通过第一静电分散环34关于扫描线31轴对称，使感应的静电荷在沿垂直于扫描线31的方向上均匀的分布于扫描线31的两侧，避免扫描线31末端因局部高电场导致击穿介质的风险。
可选的，图15是本发明实施例提供的又一种阵列基板的俯视结构示意图，如图15所示，静电分散结构32包括两个第一静电分散环34；两个第一静电分散环34关于扫描线31轴对称设置。
其中，当静电分散结构32包括两个第一静电分散环34时，在不增加负载的同时，增大了静电荷分散的面积，降低了扫描线末端电荷聚集区域的电荷密度，进而降低了扫描线末端绝缘介质被击穿的风险，提高显示面板在制备过程中的抗静电损伤能力。进一步的，两个第一静电分散环34关于扫描线31轴对称，如此将扫描线末端的静电荷均匀的分布在扫描线的两侧，避免了静电荷在一侧聚集时，因局部高电场而导致击穿介质的风险。
需要说明的是，图15仅示例性的展示了静电分散结构32包括两个第一静电分散环34，且两个第一静电分散环34关于扫描线31轴对称设置，但是并不是对本申请的限定，本领域技术人员可以根据产品所需设置静电分散线的数量，例如，静电分散结构32包括四个第一静电分散环34；四个第一静电分散环34关于扫描线31轴对称设置；或者，静电分散结构32包括六个第一静电分散环34；六个第一静电分散环34关于扫描线31轴对称设置等。
基于同样的发明构思，本发明实施例还提供了一种显示面板，包括本发明任一实施例的阵列基板。由于本发明实施例提供的显示面板包括上述实施例提供的任意一种阵列基板，具有与上述实施例提供的阵列基板相同或相应的技术效果。
可选的，本发明实施例提供的显示面板可以为有机发光二极管显示面板，也可以为液晶显示面板。
基于同样的发明构思，本发明实施例还提供了一种显示装置，包括本发明任一实施例的显示面板。具体的，图16是本发明实施例提供的一种显示装置的结构示意图，如图16所示，该显示装置100包括上述实施方式提供的显示面板101。示例性的，显示装置100可为手机、电脑、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备，本发明实施例对此不作限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种阵列基板，其特征在于，包括：衬底，所述衬底包括显示区和围绕所述显示区的周边电路区；所述周边电路区设置有栅极驱动电路；所述栅极驱动电路包括至少一组级联的移位寄存器；
第一金属层，位于所述衬底的一侧，所述第一金属层包括扫描线；
第二金属层，位于所述第一金属层背离所述衬底的一侧，所述第二金属层包括与扫描线一一对应的多个连接结构；
所述移位寄存器包括多个扫描信号输出端；每个所述扫描信号输出端通过所述连接结构与所述扫描线一一对应电连接；
其中，至少一条所述扫描线的至少一个末端设置有静电分散结构；
所述静电分散结构包括至少一条静电分散线或至少一个第一静电分散环；
所述静电分散结构包括至少一条静电分散线；所述静电分散结构还包括设置在所述静电分散线末端的第二静电分散环。
2.根据权利要求1所述的阵列基板，其特征在于，沿所述扫描线的延伸方向，所述静电分散结构所在区域的尺寸为L2，0＜L2≤L1；其中，相邻两条扫描线的间距为L1。
3.根据权利要求1所述的阵列基板，其特征在于，所述扫描线的两个末端分别设置有静电分散结构；
所述扫描线的两个末端的所述静电分散结构关于所述显示区的中心线对称；其中，所述中心线与垂直于所述扫描线的方向平行。
4.根据权利要求1所述的阵列基板，其特征在于，所述静电分散结构包括至少一条静电分散线；所述静电分散线在所述衬底所在平面的垂直投影的形状包括直线形、波浪形或锯齿形。
5.根据权利要求1所述的阵列基板，其特征在于，所述静电分散结构包括至少一条静电分散线；所述静电分散线的线宽范围为M1，0＜M1≤2L3，其中，所述扫描线的线宽为L3。
6.根据权利要求2所述的阵列基板，其特征在于，所述静电分散结构包括多条静电分散线；相邻所述静电分散线的距离为L4，L2/10＜L4≤L2，其中，所述静电分散结构所在区域的尺寸为L2。
7.根据权利要求1所述的阵列基板，其特征在于，所述静电分散结构包括多条静电分散线；沿垂直于所述扫描线的方向上，多条所述静电分散线的端部到所述扫描线的垂直距离不同。
8.根据权利要求7所述的阵列基板，其特征在于，多条所述静电分散线的延伸方向垂直于所述扫描线，且多条所述静电分散线的端部在所述衬底上的垂直投影分布在同一圆上。
9.根据权利要求8所述的阵列基板，其特征在于，相邻所述静电分散线的距离相等。
10.根据权利要求1所述的阵列基板，其特征在于，所述第二静电分散环的拐角处为弧形。
11.根据权利要求1所述的阵列基板，其特征在于，所述静电分散结构还包括至少一个第一静电分散环；所述第一静电分散环的拐角处为弧形。
12.根据权利要求11所述的阵列基板，其特征在于，所述第一静电分散环在所述衬底上的垂直投影的形状包括圆环形；
所述圆环形的半径为R，0＜R＜（1/2）L1，其中，相邻两条所述扫描线的间距为L1。
13.根据权利要求11所述的阵列基板，其特征在于，所述第一静电分散环的线宽范围为M2，0＜M2≤2L3，其中，所述扫描线的线宽为L3。
14.根据权利要求11所述的阵列基板，其特征在于，所述静电分散结构包括一个第一静电分散环；所述第一静电分散环关于所述扫描线轴对称。
15.根据权利要求1所述的阵列基板，其特征在于，所述静电分散结构包括两个第一静电分散环；两个所述第一静电分散环关于所述扫描线轴对称设置。
16.一种显示面板，其特征在于，包括权利要求1-15任一项所述的阵列基板。
17.一种显示装置，其特征在于，包括权利要求16所述的显示面板。
CN202010237445.7A 2020-03-30 2020-03-30 一种阵列基板、显示面板及显示装置 Active CN111403424B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010237445.7A CN111403424B (zh) 2020-03-30 2020-03-30 一种阵列基板、显示面板及显示装置
CN202310165206.9A CN116417471A (zh) 2020-03-30 2020-03-30 一种阵列基板、显示面板及显示装置
US16/916,326 US11380674B2 (en) 2020-03-30 2020-06-30 Array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010237445.7A CN111403424B (zh) 2020-03-30 2020-03-30 一种阵列基板、显示面板及显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310165206.9A Division CN116417471A (zh) 2020-03-30 2020-03-30 一种阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN111403424A CN111403424A (zh) 2020-07-10
CN111403424B true CN111403424B (zh) 2023-03-21

Family

ID=71431332

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310165206.9A Pending CN116417471A (zh) 2020-03-30 2020-03-30 一种阵列基板、显示面板及显示装置
CN202010237445.7A Active CN111403424B (zh) 2020-03-30 2020-03-30 一种阵列基板、显示面板及显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310165206.9A Pending CN116417471A (zh) 2020-03-30 2020-03-30 一种阵列基板、显示面板及显示装置

Country Status (2)

Country Link
US (1) US11380674B2 (zh)
CN (2) CN116417471A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597297B1 (ko) * 2018-10-11 2023-11-02 삼성디스플레이 주식회사 표시 장치
US11876100B2 (en) * 2019-11-29 2024-01-16 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, pixel driving method, and display panel
CN113161370B (zh) * 2021-02-26 2024-02-09 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN114994993B (zh) * 2022-05-18 2023-07-25 合肥鑫晟光电科技有限公司 阵列基板、显示面板及显示装置
CN117796179A (zh) * 2022-07-29 2024-03-29 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196023A (ja) * 2001-12-27 2003-07-11 Sony Corp 表示装置
JP2007123793A (ja) * 2005-10-24 2007-05-17 Chunghwa Picture Tubes Ltd 薄膜トランジスタアレイ基板と液晶ディスプレイ
CN103698953A (zh) * 2013-12-30 2014-04-02 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN105182645A (zh) * 2015-10-12 2015-12-23 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN106842733A (zh) * 2017-02-13 2017-06-13 深圳市华星光电技术有限公司 显示面板及其阵列基板
CN107703691A (zh) * 2017-10-12 2018-02-16 惠科股份有限公司 阵列基板
CN110707065A (zh) * 2019-09-29 2020-01-17 厦门天马微电子有限公司 阵列基板及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070030408A1 (en) * 2005-08-08 2007-02-08 Kuang-Hsiang Lin Liquid crystal display panel, thin film transistor array substrate and detection methods therefor
US20070091218A1 (en) * 2005-10-25 2007-04-26 Chin-Hai Huang Electrostatic discharge protection structure and thin film transistor substrate including the same
CN201007770Y (zh) 2006-09-29 2008-01-16 上海广电光电子有限公司 用于液晶显示器的薄膜晶体管阵列基板
US8836623B2 (en) * 2011-06-17 2014-09-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. ESD protection device of LCD display
CN107065339A (zh) * 2016-10-27 2017-08-18 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107561799B (zh) * 2017-08-25 2021-07-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN207517281U (zh) 2017-11-16 2018-06-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN110299070B (zh) * 2019-06-24 2021-12-14 昆山国显光电有限公司 一种显示面板和显示装置
CN110429078A (zh) 2019-08-23 2019-11-08 昆山国显光电有限公司 阵列基板、显示面板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196023A (ja) * 2001-12-27 2003-07-11 Sony Corp 表示装置
JP2007123793A (ja) * 2005-10-24 2007-05-17 Chunghwa Picture Tubes Ltd 薄膜トランジスタアレイ基板と液晶ディスプレイ
CN103698953A (zh) * 2013-12-30 2014-04-02 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN105182645A (zh) * 2015-10-12 2015-12-23 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN106842733A (zh) * 2017-02-13 2017-06-13 深圳市华星光电技术有限公司 显示面板及其阵列基板
CN107703691A (zh) * 2017-10-12 2018-02-16 惠科股份有限公司 阵列基板
CN110707065A (zh) * 2019-09-29 2020-01-17 厦门天马微电子有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
US11380674B2 (en) 2022-07-05
CN116417471A (zh) 2023-07-11
US20210305236A1 (en) 2021-09-30
CN111403424A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN111403424B (zh) 一种阵列基板、显示面板及显示装置
CN109377874B (zh) 显示面板和显示装置
CN110047816B (zh) 一种阵列基板、显示面板和显示装置
CN108717939B (zh) 静电释放保护电路、阵列基板和显示装置
CN111883039B (zh) 一种驱动芯片及显示装置
CN107479285B (zh) 一种阵列基板及显示装置
US11929371B2 (en) Array substrate, display panel and display apparatus
CN107946337B (zh) 显示设备
CN112859463A (zh) 一种显示面板及显示装置
CN113745272A (zh) 显示基板和显示装置
CN111430369B (zh) 一种阵列基板、显示面板及显示装置
CN110085584A (zh) Esd防护薄膜晶体管及esd防护结构
WO2019057060A1 (zh) 液晶显示面板及液晶显示装置
CN111948859B (zh) 显示基板以及显示装置
CN113690276B (zh) 显示面板
JP2005252226A (ja) 表示パネル用のリードパッド構造とその製造方法およびリードパッドアレイ構造
CN113220173B (zh) 一种显示面板和显示装置
CN115732480A (zh) 静电防护结构、显示基板和显示装置
US20070131989A1 (en) Thin film transistor array substrate for reducing electrostatic discharge damage
TWI739458B (zh) 顯示面板
CN100389341C (zh) 有源元件阵列基板
CN109449168B (zh) 导线结构及其制造方法、阵列基板和显示装置
CN105676499A (zh) 液晶显示面板及其静电放电电路
CN113838838A (zh) 显示装置
CN219590640U (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant