CN113745272A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN113745272A
CN113745272A CN202010478304.4A CN202010478304A CN113745272A CN 113745272 A CN113745272 A CN 113745272A CN 202010478304 A CN202010478304 A CN 202010478304A CN 113745272 A CN113745272 A CN 113745272A
Authority
CN
China
Prior art keywords
anode
substrate
layer
drain
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010478304.4A
Other languages
English (en)
Inventor
尚庭华
杨路路
周洋
于鹏飞
杨慧娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010478304.4A priority Critical patent/CN113745272A/zh
Priority to US17/435,148 priority patent/US20220328579A1/en
Priority to EP21773269.2A priority patent/EP4002479A4/en
Priority to PCT/CN2021/087544 priority patent/WO2021238489A1/zh
Publication of CN113745272A publication Critical patent/CN113745272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板和显示装置。该显示基板包括衬底基板、像素驱动电路层、第一平坦层、阳极层、发光功能层和隔垫物；第一平坦层包括第一过孔，阳极层中的各阳极组包括一个第一阳极和一个第二阳极，第一阳极包括第一主体部和第一连接部，第二阳极包括第二主体部和第二连接部，多个阳极组行包括相邻的第一阳极组行和第二阳极组行，隔垫物位于第一阳极组行的第一主体部和第二阳极组行的第二主体部之间，像素驱动电路层包括第一像素驱动电路，发光功能层包括第一发光部，第一连接部通过第一过孔与第一像素驱动电路电性相连，隔垫物与第一过孔之间的交叠面积小于第一过孔在衬底基板上的正投影的面积的20％。该显示基板可提高产品良率。

Description

显示基板和显示装置
技术领域
本公开实施例涉及一种显示基板和显示装置。
背景技术
随着显示技术的不断发展，有机发光二极管(Organic Light Emitting Diode，OLED)显示技术因其自发光、广视角、高对比度、低功耗、高反应速度等优点已经越来越多地被应用于各种电子设备中。
另一方面，随着有机发光二极管显示技术的不断发展，人们对于有机发光二极管显示产品的功耗、色偏、亮度、稳定性等性能提出了更高的要求。
发明内容
本公开实施例提供一种显示基板和显示装置。该显示基板包括衬底基板、像素驱动电路层、第一平坦层、阳极层、发光功能层和隔垫物；像素驱动电路层位于衬底基板上，第一平坦层位于像素驱动电路层远离衬底基板的一侧，阳极层位于第一平坦层远离像素驱动电路层的一侧，像素限定层位于阳极层远离衬底基板的一侧，隔垫物位于像素限定层远离阳极层的一侧，发光功能层位于阳极层和像素限定层远离衬底基板的一侧；第一平坦层包括第一过孔，阳极层包括多个阳极组，所述多个阳极组包括多个阳极组行，各所述阳极组行沿第一方向延伸，所述多个阳极组行沿第二方向排列，各所述阳极组包括一个第一阳极和一个第二阳极，所述第一阳极包括第一主体部和第一连接部，所述第二阳极包括第二主体部和第二连接部，所述多个阳极组行包括在所述第二方向上相邻的第一阳极组行和第二阳极组行，所述第一阳极组行中的所述第一主体部具有沿所述第二方向延伸的第一长边，位于所述第二阳极组行中且与所述第一主体部相邻的所述第二主体部具有沿所述第二方向延伸的第二长边，所述第一长边和所述第二长边平行，所述第一长边和所述第二长边的延长线错开，所述隔垫物位于所述第一阳极组行的所述第一主体部和位于所述第二阳极组行中且与所述第一主体部相邻的所述第二主体部之间，所述像素驱动电路层包括第一像素驱动电路，发光功能层包括第一发光部，第一连接部通过第一过孔与第一像素驱动电路电性相连，隔垫物在衬底基板上的正投影与第一过孔在衬底基板上的正投影之间的交叠面积小于第一过孔在衬底基板上的正投影的面积的20％。该显示基板可通过减小隔垫物和第一过孔的交叠面积，甚至避免隔垫物和第一过孔交叠，从而保证隔垫物的顶部的完整性，避免隔垫物顶部出现不平整的现象；该显示基板可避免精细金属掩膜板将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)。由此，该显示基板可提高产品良率。
本公开至少一个实施例提供一种显示基板，其包括：衬底基板；像素驱动电路层，位于所述衬底基板上；第一平坦层，位于所述像素驱动电路层远离所述衬底基板的一侧；阳极层，位于所述第一平坦层远离所述像素驱动电路层的一侧；像素限定层，位于所述阳极层远离所述衬底基板的一侧；隔垫物，位于所述像素限定层远离所述阳极层的一侧；以及发光功能层，位于所述阳极层和所述像素限定层远离所述衬底基板的一侧，所述第一平坦层包括第一过孔，所述阳极层包括多个阳极组，所述多个阳极组包括多个阳极组行，各所述阳极组行沿第一方向延伸，所述多个阳极组行沿第二方向排列，各所述阳极组包括一个第一阳极和一个第二阳极，所述第一阳极包括第一主体部和第一连接部，所述第二阳极包括第二主体部和第二连接部，所述多个阳极组行包括在所述第二方向上相邻的第一阳极组行和第二阳极组行，所述第一阳极组行中的所述第一主体部具有沿所述第二方向延伸的第一长边，位于所述第二阳极组行中且与所述第一主体部相邻的所述第二主体部具有沿所述第二方向延伸的第二长边，所述第一长边和所述第二长边平行，所述第一长边和所述第二长边的延长线错开，所述隔垫物位于所述第一阳极组行的所述第一主体部和位于所述第二阳极组行中且与所述第一主体部相邻的所述第二主体部之间，所述像素驱动电路层包括第一像素驱动电路，所述发光功能层包括第一发光部，所述第一连接部通过所述第一过孔与所述第一像素驱动电路电性相连，所述隔垫物在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影之间的交叠面积小于所述第一过孔在所述衬底基板上的正投影的面积的20％。
例如，在本公开一实施例提供的显示基板中，所述阳极层与所述衬底基板之间设置有至少两个绝缘层，所述至少两个绝缘层包括至少一个有机绝缘层，所述隔垫物在所述衬底基板上的正投影与所述有机绝缘层中的过孔在所述衬底基板上的正投影之间的交叠面积小于所述过孔在所述衬底基板上的正投影的面积的20％。
例如，在本公开一实施例提供的显示基板中，所述隔垫物在所述衬底基板上的正投影与所述第一连接部在所述衬底基板上的正投影交叠。
例如，在本公开一实施例提供的显示基板中，所述隔垫物远离所述衬底基板的顶端在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影之间的距离大于1微米。
例如，在本公开一实施例提供的显示基板中，所述隔垫物在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影间隔设置。
例如，在本公开一实施例提供的显示基板中，所述隔垫物远离所述衬底基板的顶端在所述衬底基板上的正投影与所述第一发光部在所述衬底基板上的正投影的边缘间隔设置。
例如，在本公开一实施例提供的显示基板中，所述发光功能层包括多个发光组，所述多个发光组沿第一方向排列以形成多个发光组列，沿第二方向排列以形成多个发光组行，各所述发光组包括一个所述第一发光部、一个第二发光部、一个第三发光部和一个第四发光部，所述第三发光部和所述第四发光部沿所述第二方向排列形成发光对，所述第一发光部、所述发光对和所述第二发光部沿所述第一方向排列，相邻的两个所述发光组行错位设置，所述第一平坦层还包括第二过孔、第三过孔和第四过孔，所述阳极层还包括第三阳极和第四阳极，所述像素驱动电路层包括第二像素驱动电路、第三像素驱动电路和第四像素驱动电路，所述第二阳极通过所述第二过孔与所述第二像素驱动电路相连，所述第三阳极通过所述第三过孔与所述第三像素驱动电路相连，所述第四阳极通过所述第四过孔与所述第四像素驱动电路相连，每个所述发光组行对应的多个所述第四过孔的中心大致位于沿所述第一方向延伸的第一直线上，所述第一过孔在所述衬底基板上的正投影位于所述第一直线靠近所述第一主体部的一侧。
例如，在本公开一实施例提供的显示基板中，每个所述发光组行对应的多个所述第一过孔的中心大致位于沿所述第一方向延伸的第二直线上，每个所述发光组行对应的多个所述第二过孔的中心大致位于沿所述第一方向延伸的第三直线上，在同一所述发光组行中，所述第二直线位于所述第三直线靠近所述第一主体部的一侧。
例如，在本公开一实施例提供的显示基板中，所述隔垫物的顶端在所述衬底基板上的正投影位于所述第一发光部在所述衬底基板上的正投影、所述第四发光部在所述衬底基板上的正投影和在所述第二方向相邻的所述发光组中的所述第二发光部在所述衬底基板上的正投影之间。
例如，在本公开一实施例提供的显示基板中，所述第四阳极还包括增补部，所述增补部在所述衬底基板上的正投影覆盖所述第四阳极对应的所述第四像素驱动电路中的补偿薄膜晶体管的沟道区在所述衬底基板上的正投影。
例如，本公开一实施例提供的显示基板还包括：第二平坦层，位于所述像素驱动电路层和所述第一平坦层之间；以及导电层，位于所述第二平坦层与所述第一平坦层之间，所述导电层包括第一电极块、第二电极块、第三电极块和第四电极块，所述第一电极块与所述第一像素驱动电路的漏极相连，所述第二电极块与所述第二像素驱动电路的漏极相连，所述第三电极块与所述第三像素驱动电路的漏极相连，所述第四电极块与所述第四像素驱动电路的漏极相连，所述第一阳极通过所述第一过孔与所述第一电极块相连，所述第二阳极通过所述第二过孔与所述第二电极块相连，所述第三阳极通过所述第三过孔与所述第三电极块相连，所述第四阳极通过所述第四过孔与所述第四电极块相连，所述第一电极块在所述第二方向上的尺寸大于所述第四电极块在所述第二方向上尺寸。
例如，在本公开一实施例提供的显示基板中，所述像素驱动电路层包括：半导体层，位于所述衬底基板上；以及源漏金属层，位于所述半导体层远离所述衬底基板的一侧，所述源漏金属层包括第一漏极块、第二漏极块、第三漏极块和第四漏极块，所述第一漏极块作为所述第一像素驱动电路的漏极，所述第二漏极块作为所述第二像素驱动电路的漏极，所述第三漏极块作为所述第三像素驱动电路的漏极，所述第四漏极块作为所述第四像素驱动电路的漏极。
例如，在本公开一实施例提供的显示基板中，所述第一阳极通过所述第一过孔与所述第一漏极块相连，所述第二阳极通过所述第二过孔与所述第二漏极块相连，所述第三阳极通过所述第三过孔与所述第三漏极块相连，所述第四阳极通过所述第四过孔与所述第四漏极块相连，所述第一漏极块在所述第二方向上的尺寸大于所述第四漏极块在所述第二方向上尺寸。
例如，在本公开一实施例提供的显示基板中，所述第一漏极块的面积大于所述第二漏极块的面积，所述第二漏极块的面积大于所述第四漏极块的面积，所述第四漏极块的面积与所述第三漏极块的面积相等。
例如，本公开一实施例提供的显示基板还包括：层间绝缘层，位于所述源漏金属层靠近所述半导体层的一侧，所述层间绝缘层包括第一接触孔、第二接触孔、第三接触孔和第四接触孔，所述第一漏极块通过所述第一接触孔与所述半导体层相连，所述第二漏极块通过所述第二接触孔与所述半导体层相连，所述第三漏极块通过所述第三接触孔与所述半导体层相连，所述第四漏极块通过所述第四接触孔与所述半导体层相连，每个所述发光组行对应的多个所述第一接触孔，所述第四接触孔和所述第二接触孔大致位于沿所述第一方向延伸的第四直线上。
例如，在本公开一实施例提供的显示基板中，所述第一漏极块包括第一矩形部、第一楔形部和第二矩形部，所述第一矩形部通过所述第一接触孔与所述半导体层相连，所述第二矩形部的边长大于所述第一矩形部的边长，所述第一楔形部的短底边与所述第一矩形部相连，所述第一楔形部的长底边与所述第二矩形部相连；所述第四漏极块包括第三矩形部和第四矩形部，所述第三矩形部通过所述第三接触孔与所述半导体层相连，所述第四矩形部的边长大于所述第三矩形部的边长。
例如，在本公开一实施例提供的显示基板中，所述源漏金属层还包括：电源线，沿所述第二方向延伸；以及数据线，沿所述第二方向延伸，所述隔垫物在所述衬底基板上的正投影分别与所述电源线在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影间隔设置。
例如，在本公开一实施例提供的显示基板中，所述像素驱动电路层包括：第一栅极层，位于所述半导体层远离所述衬底基板的一侧；以及第二栅极层，位于所述第一栅极层远离所述半导体层的一侧，所述半导体层包括多个像素驱动单元，分别与所述第一阳极、所述第二阳极、所述第三阳极和所述第四阳极对应设置，各所述像素驱动单元包括第一单元、第二单元、第三单元、第四单元、第五单元、第六单元和第七单元，所述第一单元包括第一沟道区和位于所述第一沟道区两侧的第一源极区和第一漏极区域，所述第二单元包括第二沟道区和位于所述第二沟道区两侧的第二源极区和第二漏极区域，所述第三单元包括第三沟道区和位于所述第三沟道区两侧的第三源极区和第三漏极区域，所述第四单元包括第四沟道区和位于所述第四沟道区两侧的第四源极区和第四漏极区域，所述第五单元包括第五沟道区和位于所述第五沟道区两侧的第五源极区和第五漏极区域，所述第六单元包括第六沟道区和位于所述第六沟道区两侧的第六源极区和第六漏极区域，所述第七单元包括第七沟道区和位于所述第七沟道区两侧的第七源极区和第七漏极区域，所述第三源极区、所述第一漏极区和所述第五源极区连接至第一节点，所述第六漏极区和所述第三漏极区相连，所述第一源极区、所述第二漏极区和所述第四漏极区连接至第二节点，所述第五漏极区和相邻行的所述第七漏极区相连，所述第一栅极层包括复位信号线、栅线、第一电极板和发射控制线，所述复位信号线与所述第七沟道区和所述第六沟道区交叠，以与所述第七单元和所述第六单元形成第七薄膜晶体管和第六薄膜晶体管，所述栅线分别与所述第三沟道区和所述第二沟道区交叠，以与所述第三单元和所述第二单元形成第三薄膜晶体管和第二薄膜晶体管，所述第一电极板与所述第一沟道区交叠，以与所述第一单元形成第一薄膜晶体管，所述发射控制线与所述第四沟道区和所述第五沟道区交叠，以与所述第四单元和所述第五单元形成第四薄膜晶体管和第五薄膜晶体管，所述第二栅极层包括初始化信号线和第二电极板，所述初始化信号线与所述第七源极区和第六源极区相连，所述第二电极板在所述衬底基板上的正投影与所述第一电极板在所述衬底基板上的正投影至少部分重叠以形成存储电容。
例如，在本公开一实施例提供的显示基板中，所述源漏金属层还包括：第一连接块，与所述初始化信号线与所述第六源极区和所述第七源极区相连；以及第二连接块，与所述第三漏极区与所述第一电极板相连，所述隔垫物在所述衬底基板上的正投影分别与所述第一连接块在所述衬底基板上的正投影和所述第二连接块在所述衬底基板上的正投影间隔设置。
例如，在本公开一实施例提供的显示基板中，所述源漏金属层还包括：垫块，位于所述第二连接块和所述数据线之间，与所述数据线距离最近的所述电源线位于所述数据线远离所述垫块的一侧，所述数据线在所述衬底基板上的正投影穿过所述第一主体部在所述衬底基板上正投影的中心部分，所述垫块在所述衬底基板上的正投影与所述第一主体部在所述衬底基板上的正投影交叠，与所述数据线距离最近的所述电源线在所述衬底基板上正投影与所述第一主体部在所述衬底基板上的正投影交叠。
例如，在本公开一实施例提供的显示基板中，所述第二阳极包括第二主体部和第二连接部，所述第二连接部通过所述第二过孔与所述第二像素驱动电路电性相连，所述第三阳极包括第三主体部和第三连接部，所述第三连接部通过所述第三过孔与所述第三像素驱动电路电性相连，所述第四阳极包括第四主体部和第四连接部，所述第四连接部通过所述第四过孔与所述第四像素驱动电路电性相连，所述像素限定层包括第一开口、第二开口、第三开口和第四开口，所述第一发光部至少部分位于所述第一开口中并覆盖暴露的所述第一主体部，所述第二发光部至少部分位于所述第二开口中并覆盖暴露的所述第二主体部，所述第三发光部至少部分位于所述第三开口中并覆盖暴露的所述第三主体部，所述第四发光部至少部分位于所述第四开口中并覆盖暴露的所述第四主体部。
例如，在本公开一实施例提供的显示基板中，所述第一开口在所述衬底基板上的形状为六边形或椭圆形，所述隔垫物在所述衬底基板上的正投影的形状为长条形或圆角矩形，所述第一开口在所述衬底基板上正投影的形状的长轴方向与所述隔垫物在所述衬底基板上的正投影的延伸方向之间的夹角范围为20-70度。
例如，在本公开一实施例提供的显示基板中，所述隔垫物在所述衬底基板上的正投影的延伸方向与所述第一开口在所述衬底基板上的正投影靠近所述隔垫物的边缘的延伸方向大致平行。
例如，在本公开一实施例提供的显示基板中，所述显示基板包括多个所述隔垫物，多个所述隔垫物的中心连线构成多个菱形。
例如，在本公开一实施例提供的显示基板中，所述第一发光部被配置为发出第一颜色的光，所述第三发光部和所述第四发光部被配置为发出第二颜色的光，所述第二发光部被配置为发出第三颜色的光。
例如，在本公开一实施例提供的显示基板中，所述第一颜色为红色，所述第二颜色为绿色，所述第三颜色为蓝色。
例如，在本公开一实施例提供的显示基板中，所述第一方向和所述第二方向大致垂直。
本公开至少一个实施例还提供一种显示装置，包括上述任一项所述的显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1示出了一种有机发光二极管显示基板的蒸镀工艺的示意图；
图2A-图2C示出了一种有机发光二极管显示基板上的隔垫物的制作流程；
图3为根据本公开一实施例提供的一种显示基板的平面示意图；
图4为根据本公开一实施例提供的一种显示基板沿图3中AA方向的剖面示意图；
图5A为根据本公开一实施例提供的一种显示基板沿图3中BB方向的剖面示意图；
图5B为根据本公开一实施例提供的另一种显示基板沿图3中BB方向的剖面示意图；
图6为根据本公开一实施例提供的另一种显示基板的平面示意图；
图7为根据本公开一实施例提供的一种显示基板上发光功能层的排布示意图；
图8A-图8D为本公开一实施例提供的一种显示基板中多个膜层的平面示意图；
图9为本公开一实施例提供的一种显示基板中的像素驱动电路的等效示意图；
图10为根据本公开一实施例提供的另一种显示基板的平面示意图；
图11为根据本公开一实施例提供的一种显示基板沿图10中CC方向的剖面示意图；
图12为根据本公开一实施例提供的另一种显示基板的平面示意图；以及
图13为根据本公开一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
在相关技术中，有机发光二极管显示基板的制作过程包括在像素限定层(PixelDefine Layer，PDL)的开口的位置蒸镀发光功能层的步骤。图1示出了一种有机发光二极管显示基板的蒸镀工艺的示意图。如图1所示，在进行蒸镀时需要采用精细金属掩膜板(FMM)250限制蒸镀范围；此时，显示基板上设置有隔垫物220，用于支撑上述的精细金属掩膜板250。然而，在隔垫物220和精细金属掩膜板250接触时，精细金属掩膜板250上的开口的边缘252容易与隔垫物220发生刮蹭并产生颗粒物(Particle)，而产生的颗粒会导致封装不良等缺陷，从而降低显示基板的良率。此时，如图1所示，可通过将精细金属掩膜板的开口边缘设置得远离隔垫物的中间位置，以缓解或解决上述的精细金属掩膜板上的开口的边缘与隔垫物发生刮蹭并产生颗粒物的问题。
另一方面，图2A-图2C示出了相关技术提供的一种有机发光二极管显示基板上的隔垫物的制作流程。如图2A所示，在显示基板10上采用涂胶工艺形成材料层20(例如光刻胶材料层)。如图2B所示，对上述的材料层20进行曝光和显影工艺，以形成隔垫物30；此时，隔垫物30的结构已初步形成。然而，当隔垫物30的下方存在过孔40(例如PLN孔)时，隔垫物30在a1和b1位置处的绝对高度虽然相同，但是隔垫物30在a1和b1位置处的膜层厚度却不同，即a1≠b1。如图2C所示，在上述的曝光和显影工艺之后，还需要采用固化工艺(例如热固化工艺)对初步形成的隔垫物30进行固化。在上述的固化工艺中，隔垫物30内部发生化学反应产生高分子，从而形成稳定的结构；此时，伴随着溶剂挥发和化学反应的进行，隔垫物30的膜层会等比例减薄；由于隔垫物30在a1和b1位置处的膜层厚度却不同(a1≠b1)，因此隔垫物30在a1和b1位置处的膜层减薄的厚度不同，即a1-a2≠b1-b2，所以固化完成后的隔垫物30在a1和b1位置处的膜层的绝对高度也产生差异。如图2C所示，位于过孔40上的隔垫物30的膜层的绝对高度小于其他位置。在这种情况下，由于隔垫物30的顶部不平整，即使将精细金属掩膜板的开口边缘设置得远离隔垫物的中间位置，精细金属掩膜板与隔垫物接触时，精细金属掩膜板也容易将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)。例如，如图2C所示，固化完成后的隔垫物30位于a1位置处的部分的绝对高度大于b1位置处的部分的绝对高度，从而导致隔垫物30的最大高度的部分从隔垫物30的中间位置偏向了边缘位置。此时，即使将精细金属掩膜板的开口边缘设置得远离隔垫物的中间位置，细金属掩膜板容易与隔垫物的最大高度的部分接触并产生刮蹭，从而容易将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)。
对此，本公开实施例提供一种显示基板和显示装置。该显示基板包括衬底基板、像素驱动电路层、第一平坦层、阳极层、发光功能层和隔垫物；像素驱动电路层位于衬底基板上，第一平坦层位于像素驱动电路层远离衬底基板的一侧，阳极层位于第一平坦层远离像素驱动电路层的一侧，像素限定层位于阳极层远离衬底基板的一侧，隔垫物位于像素限定层远离阳极层的一侧，发光功能层位于阳极层和像素限定层远离衬底基板的一侧；第一平坦层包括第一过孔，阳极层包括多个阳极组，多个阳极组包括多个阳极组行，各阳极组行沿第一方向延伸，多个阳极组行沿第二方向排列，各阳极组包括一个第一阳极和一个第二阳极，第一阳极包括第一主体部和第一连接部，第二阳极包括第二主体部和第二连接部，多个阳极组行包括在第二方向上相邻的第一阳极组行和第二阳极组行，第一阳极组行中的第一主体部具有沿所述第二方向延伸的第一长边，位于第二阳极组行中且与第一主体部相邻的第二主体部具有沿所述第二方向延伸的第二长边，第一长边和第二长边平行，第一长边和第二长边的延长线错开，隔垫物位于第一阳极组行的第一主体部和位于第二阳极组行中且与第一主体部相邻的第二主体部之间，像素驱动电路层包括第一像素驱动电路，发光功能层包括第一发光部，第一连接部通过第一过孔与第一像素驱动电路电性相连，隔垫物在衬底基板上的正投影与第一过孔在衬底基板上的正投影之间的交叠面积小于第一过孔在衬底基板上的正投影的面积的20％。该显示基板可通过减小隔垫物和第一过孔的交叠面积，甚至避免隔垫物和第一过孔交叠，从而保证隔垫物的顶部的完整性，避免隔垫物顶部出现不平整的现象；该显示基板可避免精细金属掩膜板将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)。由此，该显示基板可提高产品良率。
下面，结合附图对本公开实施例提供的显示基板和显示装置进行详细的说明。
本公开一实施例提供一种显示基板。图3为根据本公开一实施例提供的一种显示基板的平面示意图；图4为根据本公开一实施例提供的一种显示基板沿图3中AA方向的剖面示意图；图5A为根据本公开一实施例提供的一种显示基板沿图3中BB方向的剖面示意图；图5A为根据本公开一实施例提供的一种显示基板沿图3中BB方向的剖面示意图。
如图3、图4、图5A和图5B所示，该显示基板100包括衬底基板110、像素驱动电路层120、第一平坦层131、阳极层140、像素限定层150、隔垫物160和发光功能层170；像素驱动电路层120位于衬底基板110上，第一平坦层131位于像素驱动电路层120远离衬底基板110的一侧，阳极层140位于第一平坦层131远离像素驱动电路层120的一侧，像素限定层150位于阳极层140远离衬底基板110的一侧，隔垫物160位于像素限定层150远离阳极层140的一侧，发光功能层170位于阳极层140和像素限定层150远离衬底基板110的一侧。
例如，上述的衬底基板可为玻璃基板、塑料基板、石英基板等透明基板；上述的衬底基板也可为柔性基板。上述的像素驱动电路层可采用常见的用于驱动有机发光二极管显示面板进行发光的像素驱动电路结构，例如7T1C结构；当然，本公开实施例包括但不限于此。上述的阳极层可采用氧化铟锡(ITO)等透明氧化物材料制作，也可采用银、铜、铝等金属材料制作。上述的发光功能层可包括有机发光层和其他用于发光的功能层，例如，空穴传输层、电子传输层等。
如图3、图4、图5A和图5B所示，第一平坦层131包括第一过孔1311，阳极层140包括多个阳极组1400，多个阳极组1400包括多个阳极组行390，各阳极组行1401沿第一方向延伸，多个阳极组行1401沿第二方向排列，各阳极组1400包括一个第一阳极141和一个第二阳极142，第一阳极141包括第一主体部1410和第一连接部1412，第二阳极142包括第二主体部1420和第二连接部1422，多个阳极组行390包括在第二方向上相邻的第一阳极组行391和第二阳极组行392，第一阳极组行391中的第一主体部1410具有第一长边1411，位于第二阳极组行392中且与第一主体部1410相邻的第二主体部1420具有第二长边1421，第一长边1411和第二长边1421平行，第一长边1411和第二长边1421的延长线错开，隔垫物160位于第一阳极组行391的第一主体部1410和位于第二阳极组行392中且与第一主体部1410相邻的第二主体部1420之间。像素驱动电路层120包括第一像素驱动电路1201，发光功能层170包括第一发光部171，例如，第一主体部1410可与第一发光部171接触设置，第一连接部1412通过第一过孔1311与第一像素驱动电路1201电性相连。隔垫物160在衬底基板110上的正投影与第一过孔1311在衬底基板110上的正投影之间的交叠面积小于第一过孔1311在衬底基板110上的正投影的面积的20％。需要说明的是，上述的隔垫物在衬底基板上的正投影与第一过孔在衬底基板上的正投影之间的交叠面积小于第一过孔在衬底基板上的正投影的面积的20％还包括隔垫物在衬底基板上的正投影与第一过孔在衬底基板上的正投影不交叠的情况，即交叠面积为零的情况。另外，上述的第一长边和第二长边位于第一主体部和第二主体部同一侧的两个长边，例如，第一长边为第一主体部右侧的长边，第二长边为第二主体部右侧的长边。
在本公开实施例提供的显示基板中，隔垫物在衬底基板上的正投影与第一过孔在衬底基板上的正投影之间的交叠面积小于第一过孔在衬底基板上的正投影的面积的20％，该显示基板可通过减小隔垫物和第一过孔的交叠面积，甚至避免隔垫物和第一过孔交叠，从而可保证隔垫物的顶部的完整性，避免隔垫物顶部出现不平整的现象。由此，该显示基板可有效地避免精细金属掩膜板的开口边缘与隔垫物的最大高度的部分产生接触或刮蹭，从而可避免精细金属掩膜板将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)，进而可提高产品良率。
在一些示例中，如图3所示，第一阳极141的第一主体部1410是指用于驱动第一阳极141对应的第一发光部171进行发光的部分。当像素限定层150包括第一开口151时，第一发光部171至少部分落入第一开口151并通过第一开口151与第一主体部1410电性相连，从而使得第一主体部1410可驱动第一发光部171进行发光。第一发光部171可通过直接与第一主体部1410接触以实现电连接，也可在第一发光部171和第一主体部1410之间设置空穴传输层、空穴注入层等功能膜层来实现电连接。第一主体部1410的形状与第一开口151的形状大致相同。类似地，第二阳极142的第二主体部1420是指用于驱动第二阳极142对应的第二发光部172进行发光的部分。当像素限定层150包括第二开口152时，第二发光部172至少部分落入第二开口152并通过第二开口152与第二主体部1420电性相连，从而使得第二主体部1420可驱动第二发光部172进行发光。第二发光部172可通过直接与第二主体部1420接触以实现电连接，也可在第二发光部172和第二主体部1420之间设置空穴传输层、空穴注入层等功能膜层来实现电连接。第二主体部1420的形状与第二开口152的形状大致相同。阳极的主体部的形状也可以和与其对应的开口形状不同；除了主体部和连接部，阳极还可以包括增补部等。
在一些示例中，像素限定层包括多个开口组，多个开口组包括多个开口组行，各开口组行沿第一方向延伸，多个开口组行沿第二方向排列，各开口组包括一个第一开口和一个第二开口；多个开口组行包括在第二方向上相邻的第一开口组行和第二开口组行，第一开口组行中的第一开口具有第三长边，位于第二开口组行中且与第一开口相邻的第二开口具有第四长边，第三长边和第四长边平行，第三长边和第四长边的延长线错开，隔垫物位于第一开口组行的第一开口和位于第二开口组行中且与第一开口相邻的第二开口之间。
在一些示例中，如图3所示，隔垫物160在衬底基板110上的正投影与第一连接部1412在衬底基板110上的正投影交叠。
在一些示例中，如图3、图4、图5A和图5B所示，阳极层140与衬底基板110之间设置有至少两个绝缘层560，至少两个绝缘层560包括至少一个有机绝缘层570；隔垫物160在衬底基板110上的正投影与有机绝缘层570中的过孔575在衬底基板110上的正投影之间的交叠面积小于过孔575在衬底基板110上的正投影的面积的20％。该显示基板可通过减小隔垫物和第一过孔的交叠面积，甚至避免隔垫物和第一过孔交叠，从而可保证隔垫物的顶部的完整性，避免隔垫物顶部出现不平整的现象。
需要说明的是，在显示基板中，平坦层通常采用有机材料制作，即上述的有机绝缘层可为平坦层。当阳极层与衬底基板之间设置有一个有机绝缘层时，该有机绝缘层可为上述的第一平坦层；隔垫物在衬底基板上的正投影与有机绝缘层中的过孔在衬底基板上的正投影之间的交叠面积小于过孔在衬底基板上的正投影的面积的20％。当阳极层与衬底基板之间设置有两个有机绝缘层时，隔垫物在衬底基板上的正投影可分别与这两个有机绝缘层中的过孔在衬底基板上的正投影之间的交叠面积小于对应的过孔在衬底基板上的正投影的面积的20％。
在一些示例中，如图3所示，隔垫物160远离衬底基板110的顶端在衬底基板110上的正投影与第一过孔1311在衬底基板110上的正投影之间的距离大于1微米。由此，该显示基板可避免隔垫物的顶端周边的部分与第一过孔没有交叠，从而可有效地保证隔垫物的顶部的完整性，避免隔垫物顶部出现不平整的现象。需要说明的是，上述的隔垫物的顶端是指隔垫物远离衬底基板的部分，通常也是厚度较大的部分，例如，厚度为隔垫物最大厚度的80％-100％的部分。
在一些示例中，如图3所示，隔垫物160远离衬底基板110的顶端在衬底基板110上的正投影与第一发光部171在衬底基板110上的正投影的边缘间隔设置。在这种情况下，在该显示基板的制作过程中，在采用精细金属掩膜进行蒸镀工艺以形成上述的第一发光部时，精细金属掩膜的开口边缘在衬底基板上的正投影与隔垫物的顶端在衬底基板上的正投影间隔设置，从而可避免精细金属掩膜的开口边缘与隔垫物的顶端接触，并避免产生颗粒物等异物。需要说明的是，上述的“间隔设置”是指隔垫物远离衬底基板的顶端在衬底基板上的正投影与发光部在衬底基板上的正投影具有一定的间隔，相互不重叠或者接触。
在一些示例中，如图3所示，隔垫物160在衬底基板110上的正投影的形状为圆角矩形，此时，隔垫物160沿其长度方向延伸的中轴线在衬底基板110上的正投影与第一发光部171在衬底基板110上的正投影的边缘间隔设置。由此，该显示基板可避免精细金属掩膜的开口边缘与隔垫物的顶端接触，并避免产生颗粒物等异物，从而可提高显示基板的稳定性、信赖性和产品的良率。当然，本公开实施例中的隔垫物在衬底基板上的正投影的形状包括但不限于上述的圆角矩形，也可为其他形状，例如椭圆形等。
在一些示例中，如图3所示，隔垫物160在长度方向上的中轴线在衬底基板110上的正投影与第一发光部171在衬底基板110上的正投影的边缘的距离大于6微米。由此，该显示基板可有效地避免精细金属掩膜的开口边缘与隔垫物的顶端接触，并避免产生颗粒物等异物，从而可提高显示基板的稳定性、信赖性和产品的良率。
例如，如图5B所示，该显示基板还可包括钝化层360，位于第一平坦层131靠近衬底基板110的一侧。当然，本公开实施例包括但不限于此，该显示基板也可不设置钝化层。
图6为根据本公开一实施例提供的另一种显示基板的平面示意图。如图6所示，隔垫物160在衬底基板110上的正投影与第一过孔1311在衬底基板110上的正投影间隔设置。也就是说，隔垫物160在衬底基板110上的正投影与第一过孔1311在衬底基板110上的正投影不交叠，即隔垫物在衬底基板上的正投影与第一过孔在衬底基板上的正投影交叠面积为零的情况。在这种情况下，该显示基板可避免隔垫物和第一过孔交叠，从而可进一步保证隔垫物的顶部的完整性，避免隔垫物顶部出现不平整的现象。由此，该显示基板可有效地避免精细金属掩膜板将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)，从而可进一步提高产品良率。
图7为根据本公开一实施例提供的一种显示基板上发光功能层的排布示意图。如图7所示，发光功能层170包括多个发光组1700；多个发光组1700沿第一方向排列以形成多个发光组列280，沿第二方向排列以形成多个发光组行290；各发光组1700包括一个第一发光部171、一个第二发光部172、一个第三发光部173和一个第四发光部174，第三发光部173和第四发光部174沿第二方向排列形成发光对175，第一发光部171、发光对175和第二发光部172沿第一方向排列；相邻的两个发光组行290错位设置，例如错位1/2节距设置，上述的节距等于在第一方向相邻的两个发光组1700中两个第一发光部171的中心之间的距离。需要说明的是，上述的第一发光部的中心可为第一发光部在衬底基板上的正投影的几何中心。另外，上述的发光部为多个发光功能层中采用精细金属掩膜蒸镀的发光层，并不包括空穴传输层、电子传输层等整面形成的，并用于辅助发光的公共膜层。
例如，第二发光部172和第三发光部173可为一个连续的整体结构，可通过一个精细金属掩膜的开口蒸镀形成。
在一些示例中，第一发光部被配置为发出第一颜色的光，第三发光部和第四发光部被配置为发出第二颜色的光，第二发光部被配置为发出第三颜色的光。
在一些示例中，第一颜色为红色，第二颜色为绿色，第三颜色为蓝色。
在一些示例中，如图3和图6所示，第一平坦层131还包括第二过孔1312、第三过孔1313和第四过孔1314；阳极层140还包括第三阳极143和第四阳极144；像素驱动电路层120包括第二像素驱动电路1202、第三像素驱动电路1203和第四像素驱动电路1204；第二阳极142通过第二过孔1312与第二像素驱动电路1202相连，第三阳极143通过第三过孔1313与第三像素驱动电路1203相连，第四阳极144通过第四过孔1314与第四像素驱动电路1204相连。每个发光组行290对应的多个第四过孔1313的中心大致位于沿第一方向延伸的第一直线301上，同时，下一行发光组行290的第二过孔1312也在第一直线301上。第一过孔1311在衬底基板110上的正投影位于第一直线301靠近所述第一主体部1410的一侧。在这种情况下，该显示基板通过将第一过孔的位置“上移”，从而可使得隔垫物在衬底基板上的正投影与第一过孔在衬底基板上的正投影之间的交叠面积小于第一过孔在衬底基板上的正投影的面积的20％。在一些示例中，如图3和图6所示，每个发光组行290对应的多个第一过孔1311的中心大致位于沿第一方向延伸的第二直线302上，每个发光组行290对应的多个第二过孔1312的中心大致位于沿第一方向延伸的第三直线303上，在同一发光组行290中，第二直线302位于第三直线303靠近第一主体部1410的一侧。在一些示例中，如图3、图6和图7所示，隔垫物160的顶端在衬底基板110上的正投影位于第一发光部171在衬底基板110上的正投影、第四发光部174在衬底基板110上的正投影和在第二方向相邻的发光组1700中的第二发光部172在衬底基板110上的正投影之间。如此设置，该显示基板可保证隔垫物的顶端在衬底基板上的正投影与第一发光部、第二发光部、第三发光部和第四发光部在衬底基板上的正投影均间隔设置，并充分利用显示基板上的空间。在一些示例中，如图3、图6和图7所示，第二阳极142包括第二主体部1420和第二连接部1422，第二主体部1422可与第二发光部172接触设置，第二连接部1422通过第二过孔1312与第二像素驱动电路1202电性相连，第三阳极143包括第三主体部1430和第三连接部1432，第三主体部1430可与第三发光部173接触设置，第三连接部1432通过第三过孔173与第三像素驱动电路1203电性相连，第四阳极144包括第四主体部1440和第四连接部1442，第四主体部1440可与第四发光部174接触设置，第四连接部1442通过第四过孔1314与第四像素驱动电路1204电性相连。
在一些示例中，如图3、图5A和图7所示，第四阳极144还可包括第一增补部1446；第一增补部1446位于第四主体部1440远离第四连接部1442的一侧，增补部1446在衬底基板110上的正投影覆盖第四像素驱动电路1204中的补偿薄膜晶体管的沟道区在衬底基板110上的正投影。例如，第四阳极144对应的像素驱动电路1204中的补偿薄膜晶体管的两个沟道区之间的共用电极区可被第一增补部1446遮挡，从而可提高补偿薄膜晶体管的稳定性和寿命，从而可提高该显示基板的长期发光稳定性和寿命。在一些示例中，如图3、图5A和图7所示，像素驱动电路层120包括第二栅极层123，第二栅极123可包括遮挡电极1232，遮挡电极1232可与上述的第一增补部1446共同将第四阳极144对应的像素驱动电路1204中的补偿薄膜晶体管的两个沟道区之间的共用电极区遮挡，从而可进一步提高补偿薄膜晶体管的稳定性和寿命，从而可提高该显示基板的长期发光稳定性和寿命。
在一些示例中，如图3和图7所示，第二阳极142还包括第二增补部1426，第二阳极142对应的第二像素驱动电路1202中的补偿薄膜晶体管的沟道区可被第二增补部遮挡，从而可进一步提高补偿薄膜晶体管的稳定性和寿命，从而可提高该显示基板的长期发光稳定性和寿命。
在一些示例中，如图3、图6和图7所示，像素限定层150包括第一开口151、第二开口152、第三开口153和第四开口154，第一发光部171至少部分位于第一开口151中并覆盖暴露的第一主体部1410，第二发光部172至少部分位于第二开口152中并覆盖暴露的第二主体部1420，第三发光部173至少部分位于第三开口153中并覆盖暴露的第三主体部1430，第四发光部174至少部分位于第四开口154中并覆盖暴露的第四主体部1440。
在一些示例中，如图3、图6和图7所示，第一主体部1410的形状与第一开口151的形状大致相同；第二主体部1420的形状与第二开口152的形状大致相同；第三主体部1430的形状与第三开口153的形状大致相同；第四主体部1440的形状与第四开口154的形状大致相同。例如，当第四开口154的形状为六边形时，第四主体部1540的形状也为六边形。当然，第四开口和第四主体部的形状也不限于六边形，例如还可为椭圆形等其他形状。
在一些示例中，如图3、图6和图7所示，第一开口151在衬底基板110上的形状为六边形或椭圆形，隔垫物160在衬底基板110上的正投影的形状为长条形或圆角矩形，第一开口151在衬底基板110上正投影的形状的长轴方向与隔垫物160在衬底基板110上的正投影的的长轴方向延伸方向之间的夹角范围为20-70度。
在一些示例中，如图3、图6和图7所示，隔垫物160在衬底基板110上的正投影的延伸方向与第一开口151在衬底基板110上的正投影靠近隔垫物160的边缘的延伸方向大致平行。
例如，如图3、图6和图7所示，第一方向和第二方向大致垂直。需要说明的是，上述的第一方向和第二方向大致垂直包括第一方向和第二方向之间的夹角为90度的情况，也包括第一方向和第二方向之间的夹角范围在85-95度的情况。
在一些示例中，如图7所示，在第二方向上相邻的两个发光组1700可为第一发光组1700A和第二发光组1700B，隔垫物160的顶端在衬底基板110上的正投影位于第一发光组1700A的第一发光部171在衬底基板110上的正投影、第一发光组1700A的第四发光部174在衬底基板110上的正投影、第二发光组1700B的第三发光部173在衬底基板110上的正投影和第二发光组1700B的第二发光部172在衬底基板110上的正投影之间。如此设置，该显示基板可保证隔垫物的顶端在衬底基板上的正投影与第一发光组的第一发光部、第三发光部和第四发光部，以及第二发光组的第二发光部在衬底基板上的正投影均间隔设置，并充分利用显示基板上的空间。
在一些示例中，如图3、图4和图5A所示，像素驱动电路层120包括半导体层121、第一栅极层122、第二栅极层123和源漏金属层124；半导体层121位于衬底基板110上，第一栅极层122位于半导体层121远离衬底基板110的一侧，第二栅极层123位于第一栅极层122远离半导体层121的一侧，源漏金属层124位于第二栅极层123远离衬底基板110的一侧。源漏金属层124包括第一漏极块1241A、第二漏极块1241B、第三漏极块1241C和第四漏极块1241D；第一漏极块1241A作为第一像素驱动电路1201的漏极，第二漏极块1241B作为第二像素驱动电路1202的漏极，第三漏极块1241C作为第三像素驱动电路1203的漏极，第四漏极块1241D作为第四像素驱动电路1204的漏极。
在一些示例中，如图3、图4和图5A所示，第一阳极141通过第一过孔1311与第一漏极块1241A相连，第二阳极142通过第二过孔1312与第二漏极块1241B相连，第三阳极143通过第三过孔1313与第三漏极块1241C相连，第四阳极144通过第四过孔1314与第四漏极块1241D相连；第一漏极块1241A在第二方向上的尺寸大于第四漏极块1241D在第二方向上尺寸。如此设置，与第一漏极块相连的第一过孔可更好地“上移”，从而可使得隔垫物在衬底基板上的正投影与第一过孔在衬底基板上的正投影之间的交叠面积小于第一过孔在衬底基板上的正投影的面积的20％。
在一些示例中，如图3、图4和图5A所示，该显示基板100还包括层间绝缘层180，位于源漏金属层124靠近半导体层121的一侧；层间绝缘层180包括第一接触孔181、第二接触孔182、第三接触孔183和第四接触孔184，第一漏极块1241A通过第一接触孔181与半导体层121相连，第二漏极块1241B通过第二接触孔182与半导体层121相连，第三漏极块1241C通过第三接触孔183与半导体层121相连，第四漏极块1241D通过第四接触孔184与半导体层121相连；每个发光组行290对应的多个第一接触孔181，所述第四接触孔184和第二接触孔182大致位于沿第一方向延伸的第四直线304上，同时，下一行的发光组行290对应的多个第二接触孔182也位于第四直线304上。
在一些示例中，如图3和图6所示，每个发光组行290对应的多个第一过孔1311位于沿第一方向延伸的第二直线302上；第一直线301位于第四直线304和第二直线302之间。例如，第二直线302与第一直线301之间的距离在3-5微米的范围之内，第第二直线302与第四直线304之间的距离在7-9微米的范围之内。图8A-图8D为本公开一实施例提供的一种显示基板中多个膜层的平面示意图；图9为本公开一实施例提供的一种显示基板中的像素驱动电路的等效示意图。
在一些示例中，如图8A所示，半导体层121包括多个像素驱动单元1210，分别与第一阳极141、第二阳极142、第三阳极143和第四阳极144对应设置，各像素驱动单元1210包括第一单元1211、第二单元1212、第三单元1213、第四单元1214、第五单元1215、第六单元1216和第七单元1217，第一单元1211包括第一沟道区C1和位于第一沟道区C1两侧的第一源极区S1和第一漏极区D1，第二单元1212包括第二沟道区C2和位于第二沟道区C2两侧的第二源极区S2和第二漏极区D2，第三单元1213包括第三沟道区C3和位于第三沟道区C3两侧的第三源极区S3和第三漏极区D3，第四单元1214包括第四沟道区C4和位于第四沟道区C4两侧的第四源极区S4和第四漏极区D4，第五单元1215包括第五沟道区C5和位于第五沟道区C5两侧的第五源极区S5和第五漏极区S5，第六单元1216包括第六沟道区C6和位于第六沟道区C6两侧的第六源极区S6和第六漏极区D6，第七单元1217包括第七沟道区C7和位于第七沟道区C7两侧的第七源极区S7和第七漏极区D7。
如图8A和图9所示，第六漏极区D6和第三漏极区D3相连，第三源极区S3、第一漏极区D1和第五源极区S5连接至第一节点N1，第一源极区S1、第二漏极区D2和第四漏极区D4连接至第二节点N2，第五漏极区D5和相邻行的第七漏极区D7相连。
如图8B和图9所示，第一栅极层122包括复位信号线1221、栅线1222、第一电极板CE1和发射控制线1223，复位信号线1221与第七沟道区C7和第六沟道区C6交叠，以与第七单元1217和第六单元1216形成第七薄膜晶体管T7和第六薄膜晶体管T6，栅线1222分别与第三沟道区C3和第二沟道区C2交叠，以与第三单元1213和第二单元1212形成第三薄膜晶体管T3和第二薄膜晶体管T2，第一电极板CE1与第一沟道区C1交叠，以与第一单元1211形成第一薄膜晶体管T1，发射控制线1223与第四沟道区C4和第五沟道区C5交叠，以与第四单元1214和第五单元1215形成第四薄膜晶体管T4和第五薄膜晶体管T5。
如图8C和图9所示，第二栅极层123包括初始化信号线1231和第二电极板CE2，初始化信号线1231与第七源极区S7和第六源极区S6相连，第二电极板CE2在衬底基板110上的正投影与第一电极板CE1在衬底基板110上的正投影至少部分重叠以形成存储电容Cst。
在一些示例中，如图3和图8D所示，源漏金属层124还包括沿第二方向延伸的电源线1242和数据线1243；隔垫物160在衬底基板110上的正投影分别与电源线1242在衬底基板110上的正投影和数据线1243在衬底基板110上的正投影间隔设置。通常，电源线和数据线具有一定的厚度，容易使得后面形成的第一平坦层在电源线和数据线所在的位置形成凸起。该显示基板通过将隔垫物在衬底基板上的正投影分别与电源线在衬底基板上的正投影和数据线在衬底基板上的正投影间隔设置，可使得隔垫物与电源线和数据线均不交叠，从而可避免电源线和数据线破坏隔垫物的顶端的完整性。由此，该显示基板可有效地避免精细金属掩膜板将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)，从而可进一步提高产品良率。
在一些示例中，如图8C所示，第二栅极层123还包括遮挡电极1232。参见图3和图5A，遮挡电极1332还可与电源线1242电性相连，例如通过过孔电性相连。一方面，遮挡电极1232与具有恒定电位的电源线1242连接，从而避免遮挡电极1232处于浮置状态；另一方面，遮挡电极1232还可降低电源线1242的电阻。
在一些示例中，如图3和图8D所示，源漏金属层124还包括第一连接块1244和第二连接块1245。参见图3和图4，第一连接块1244与初始化信号线1231与第六源极区S6和第七源极区S7相连，从而可将初始化信号线1231上信号加载到第六源极区S6和第七源极区S7；第二连接块1245与第三漏极区S3与第一电极板CE1相连。隔垫物160在衬底基板110上的正投影分别与第一连接块1244在衬底基板110上的正投影和第二连接块1245在衬底基板110上的正投影间隔设置。类似地，第一连接块和第二连接块也具有一定的厚度，容易使得后面形成的第一平坦层在第一连接块和第二连接块所在的位置形成凸起。该显示基板通过将隔垫物在衬底基板上的正投影分别与第一连接块在衬底基板上的正投影和第二连接块在衬底基板上的正投影间隔设置，可使得隔垫物与第一连接块和第二连接块均不交叠，从而可避免电源线和数据线破坏隔垫物的顶端的完整性。由此，该显示基板可有效地避免精细金属掩膜板将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)，从而可进一步提高产品良率。
下面将对图9所示的像素驱动电路的一种工作方式进行示意性描述。首先，当向复位信号线1221传输复位信号并使得第七薄膜晶体管T7导通时，流经各个子像素的阳极的剩余电流通过第七薄膜晶体管T7放电到第六薄膜晶体管T6，从而可抑制由于流经各个子像素的阳极的剩余电流导致的发光。然后，当向复位信号线1221传输复位信号并向初始化信号线1231传输初始化信号时，第六薄膜晶体管T6导通，并且通过第六薄膜晶体管T6向第一薄膜晶体管T1的第一栅极和存储电容Cst的第一电极块CE1施加初始化电压Vint，使得第一栅极和存储电容Cst初始化。第一栅极初始化可使得第一薄膜晶体管T1导通。
随后，当向栅线1222传输栅极信号并向数据线1243传输数据信号时，第二薄膜晶体管T2和第三薄膜晶体管T3都导通，通过第第二薄膜晶体管T2和第三薄膜晶体管T3向第一栅极G1施加数据电压Vd。此时，施加到第一栅极G1的电压是补偿电压Vd+Vth，并且施加到第一栅极G1的补偿电压也被施加到存储电容Cst的第一电极块CE1。
随后，电源线1242向存储电容Cst的第二电极块CE2施加驱动电压Vel，向第一电极块CE1施加补偿电压Vd+Vth，使得与分别施加到存储电容Cst的两个电极的电压之间的差对应的电荷存储在存储电容Cst中，第一薄膜晶体管T1导通达到预定时间。
随后，当向发射控制线1223施加发射控制信号时，第四薄膜晶体管T4和第五薄膜晶体管T5都导通，使得第四薄膜晶体管T4向第五薄膜晶体管T5施加驱动电压Vel。驱动电压Vel穿过由存储电容Cst导通的第一薄膜晶体管T1时，对应的驱动电压Vel与通过存储电容Cst向第一栅极施加的电压之间的差驱动电流Id流经第一薄膜晶体管T1的第一漏极区D3，驱动电流Id通过第五薄膜晶体管T5施加到各个子像素，使得各个子像素的发光层发光。
在一些示例中，如图8D所示，第一漏极块1241A包括第一矩形部410、第一楔形部450和第二矩形部420，第一矩形部410通过第一接触孔181与半导体层121相连，第二矩形部420的边长大于第一矩形部410的边长，第一楔形部450的短底边与第一矩形部410相连，第一楔形部450的长底边与第二矩形部420相连；第四漏极块1241D包括第三矩形部430和第四矩形部440，第三矩形部430通过第三接触孔183与半导体层121相连，第四矩形部440的边长大于第三矩形部430的边长。
在一些示例中，如图8D所示，第一漏极块1241A的面积大于第二漏极块1241B的面积，第二漏极块1241B的面积大于第四漏极块1241D的面积，第四漏极块1241D的面积与第三漏极块1241C的面积相等。
在一些示例中，如图4和图8D所示，源漏金属层124还包括：垫块1246，位于第二连接块1245和数据线1243之间，与数据线1243距离最近的电源线1242位于数据线1243远离垫块1246的一侧；数据线1243在衬底基板110上的正投影穿过第一主体部1410在衬底基板110上正投影的中心部分，垫块1246在衬底基板110上的正投影与第一主体部1410在衬底基板110上的正投影交叠，与数据线1243距离最近的电源线1242在衬底基板110上正投影与第一主体部1410在衬底基板110上的正投影交叠。如此设置，该显示基板通过设置垫块1246可使得第一主体部1410的中心部分的两侧分别与电源线1242和垫块1246交叠，从而可避免第一主体部1410因下方膜层的分布不均而导致的不平坦现象，进而可提高该显示基板的显示效果。需要说明的是，上述的中心部分包括但不限于第一主体部在衬底基板上正投影的几何中心；例如，上述的中心部分为以第一主体部在衬底基板上正投影的几何中心为中心，第一主体部在衬底基板上正投影沿第一方向的宽度的1/6为半径的一个圆形区域。
例如，如图4所示，垫块1246与具有恒定电位的第二电极板CE2电性相连，从而可使得垫块1246具有恒定电位，从而提高该像素驱动电路的稳定性。
需要说明的是，图3、图4、图5A和图6示出的阵列基板采用的单SD结构，即该阵列基板包括一个源漏金属层；然而，本公开实施例包括但不限于此，该阵列基板也可采用双SD结构。
图10为根据本公开一实施例提供的另一种显示基板的平面示意图。图11为根据本公开一实施例提供的一种显示基板沿图10中CC方向的剖面示意图。
如图10所示，该显示基板100还包括衬底基板110、像素驱动电路层120、第二平坦层132、导电层190、第一平坦层131、阳极层140、像素限定层150、隔垫物160和发光功能层170；像素驱动电路层120位于衬底基板110上，第二平坦层132位于像素电路层120远离衬底基板110的一侧，导电层190位于第二平坦层132远离衬底基板110的一侧，第一平坦层131位于导电层190远离衬底基板110的一侧，阳极层140位于第一平坦层131远离像素驱动电路层120的一侧，像素限定层150位于阳极层140远离衬底基板110的一侧，隔垫物160位于像素限定层150远离阳极层140的一侧，发光功能层170位于阳极层140和像素限定层150远离衬底基板110的一侧。
如图10和图11所示，导电层190包括第一电极块191、第二电极块192、第三电极块193和第四电极块194，第一电极块191与第一像素驱动电路1201的漏极相连，第二电极块192与第二像素驱动电路1202的漏极相连，第三电极块193与第三像素驱动电路1203的漏极相连，第四电极块194与第四像素驱动电路1204的漏极相连；第一阳极141通过第一过孔1311与第一电极块191相连，第二阳极142通过第二过孔1312与第二电极块192相连，第三阳极143通过第三过孔1313与第三电极块193相连，第四阳极144通过第四过孔1314与第四电极块194相连，第一电极块191在第二方向上的尺寸大于第三电极块193在第二方向上尺寸。
图12为根据本公开一实施例提供的另一种显示基板的平面示意图。如图12所示，显示基板100包括多个隔垫物160，多个隔垫物160的中心连线构成多个菱形。如此设置，该显示基板的多个隔垫物可更好地支撑掩膜板。
图13为根据本公开一实施例提供的一种显示装置的示意图。如图13所示，该显示装置300包括上述的显示基板100。因为该显示装置包括上述的显示基板，因此该显示装置同样可通过减小隔垫物和第一过孔的交叠面积，甚至避免隔垫物和第一过孔交叠，从而保证隔垫物的顶部的完整性，避免隔垫物顶部出现不平整的现象；该显示基板可避免精细金属掩膜板将隔垫物上的材料刮蹭下来并形成颗粒物(Particle)。由此，该显示装置可提高产品良率。
在一些示例中，该显示装置可为电视、电脑、智能手机、平板电脑、导航仪、电子画框等具有显示功能的电子装置。
有以下几点需要说明：
(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (28)

1.一种显示基板，包括：
衬底基板；
像素驱动电路层，位于所述衬底基板上；
第一平坦层，位于所述像素驱动电路层远离所述衬底基板的一侧；
阳极层，位于所述第一平坦层远离所述像素驱动电路层的一侧；
像素限定层，位于所述阳极层远离所述衬底基板的一侧；
隔垫物，位于所述像素限定层远离所述阳极层的一侧；以及
发光功能层，位于所述阳极层和所述像素限定层远离所述衬底基板的一侧，
其中，所述第一平坦层包括第一过孔，所述阳极层包括多个阳极组，所述多个阳极组包括多个阳极组行，各所述阳极组行沿第一方向延伸，所述多个阳极组行沿第二方向排列，各所述阳极组包括一个第一阳极和一个第二阳极，所述第一阳极包括第一主体部和第一连接部，所述第二阳极包括第二主体部和第二连接部，
所述多个阳极组行包括在所述第二方向上相邻的第一阳极组行和第二阳极组行，所述第一阳极组行中的所述第一主体部具有第一长边，位于所述第二阳极组行中且与所述第一主体部相邻的所述第二主体部具有第二长边，所述第一长边和所述第二长边平行，所述第一长边和所述第二长边的延长线错开，所述隔垫物位于所述第一阳极组行的所述第一主体部和位于所述第二阳极组行中且与所述第一主体部相邻的所述第二主体部之间，所述像素驱动电路层包括第一像素驱动电路，所述发光功能层包括第一发光部，所述第一连接部通过所述第一过孔与所述第一像素驱动电路电性相连，
所述隔垫物在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影之间的交叠面积小于所述第一过孔在所述衬底基板上的正投影的面积的20％。
2.根据权利要求1所述的显示基板，其中，所述阳极层与所述衬底基板之间设置有至少两个绝缘层，所述至少两个绝缘层包括至少一个有机绝缘层，所述隔垫物在所述衬底基板上的正投影与所述有机绝缘层中的过孔在所述衬底基板上的正投影之间的交叠面积小于所述过孔在所述衬底基板上的正投影的面积的20％。
3.根据权利要求1所述的显示基板，其中，所述隔垫物在所述衬底基板上的正投影与所述第一连接部在所述衬底基板上的正投影交叠。
4.根据权利要求1所述的显示基板，其中，所述隔垫物远离所述衬底基板的顶端在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影之间的距离大于1微米。
5.根据权利要求1所述的显示基板，其中，所述隔垫物在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影间隔设置。
6.根据权利要求1所述的显示基板，其中，所述隔垫物远离所述衬底基板的顶端在所述衬底基板上的正投影与所述第一发光部在所述衬底基板上的正投影的边缘间隔设置。
7.根据权利要求1-6中任一项所述的显示基板，其中，所述发光功能层包括多个发光组，所述多个发光组沿第一方向排列以形成多个发光组列，沿第二方向排列以形成多个发光组行，
各所述发光组包括一个所述第一发光部、一个第二发光部、一个第三发光部和一个第四发光部，所述第三发光部和所述第四发光部沿所述第二方向排列形成发光对，所述第一发光部、所述发光对和所述第二发光部沿所述第一方向排列，相邻的两个所述发光组行错位设置，
所述第一平坦层还包括第二过孔、第三过孔和第四过孔，所述阳极层还包括第三阳极和第四阳极，所述像素驱动电路层包括第二像素驱动电路、第三像素驱动电路和第四像素驱动电路，所述第二阳极通过所述第二过孔与所述第二像素驱动电路相连，所述第三阳极通过所述第三过孔与所述第三像素驱动电路相连，所述第四阳极通过所述第四过孔与所述第四像素驱动电路相连，
每个所述发光组行对应的多个所述第四过孔的中心大致位于沿所述第一方向延伸的第一直线上，所述第一过孔在所述衬底基板上的正投影位于所述第一直线靠近所述第一主体部的一侧。
8.根据权利要求7所述的显示基板，其中，每个所述发光组行对应的多个所述第一过孔的中心大致位于沿所述第一方向延伸的第二直线上，每个所述发光组行对应的多个所述第二过孔的中心大致位于沿所述第一方向延伸的第三直线上，
在同一所述发光组行中，所述第二直线位于所述第三直线靠近所述第一主体部的一侧。
9.根据权利要求8所述的显示基板，其中，所述隔垫物的顶端在所述衬底基板上的正投影位于所述第一发光部在所述衬底基板上的正投影、所述第四发光部在所述衬底基板上的正投影和在所述第二方向相邻的所述发光组中的所述第二发光部在所述衬底基板上的正投影之间。
10.根据权利要求7所述的显示基板，其中，所述第四阳极还包括增补部，所述增补部在所述衬底基板上的正投影覆盖所述第四阳极对应的所述第四像素驱动电路中的补偿薄膜晶体管的沟道区在所述衬底基板上的正投影。
11.根据权利要求7所述的显示基板，还包括：
第二平坦层，位于所述像素驱动电路层和所述第一平坦层之间；以及
导电层，位于所述第二平坦层与所述第一平坦层之间，
其中，所述导电层包括第一电极块、第二电极块、第三电极块和第四电极块，所述第一电极块与所述第一像素驱动电路的漏极相连，所述第二电极块与所述第二像素驱动电路的漏极相连，所述第三电极块与所述第三像素驱动电路的漏极相连，所述第四电极块与所述第四像素驱动电路的漏极相连，
所述第一阳极通过所述第一过孔与所述第一电极块相连，所述第二阳极通过所述第二过孔与所述第二电极块相连，所述第三阳极通过所述第三过孔与所述第三电极块相连，所述第四阳极通过所述第四过孔与所述第四电极块相连，所述第一电极块在所述第二方向上的尺寸大于所述第四电极块在所述第二方向上尺寸。
12.根据权利要求7所述的显示基板，其中，所述像素驱动电路层包括：
半导体层，位于所述衬底基板上；以及
源漏金属层，位于所述半导体层远离所述衬底基板的一侧，
其中，所述源漏金属层包括第一漏极块、第二漏极块、第三漏极块和第四漏极块，所述第一漏极块作为所述第一像素驱动电路的漏极，所述第二漏极块作为所述第二像素驱动电路的漏极，所述第三漏极块作为所述第三像素驱动电路的漏极，所述第四漏极块作为所述第四像素驱动电路的漏极。
13.根据权利要求12所述的显示基板，其中，所述第一阳极通过所述第一过孔与所述第一漏极块相连，所述第二阳极通过所述第二过孔与所述第二漏极块相连，所述第三阳极通过所述第三过孔与所述第三漏极块相连，所述第四阳极通过所述第四过孔与所述第四漏极块相连，所述第一漏极块在所述第二方向上的尺寸大于所述第四漏极块在所述第二方向上尺寸。
14.根据权利要求13所述的显示基板，其中，所述第一漏极块的面积大于所述第二漏极块的面积，所述第二漏极块的面积大于所述第四漏极块的面积，所述第四漏极块的面积与所述第三漏极块的面积相等。
15.根据权利要求13所述的显示基板，还包括：
层间绝缘层，位于所述源漏金属层靠近所述半导体层的一侧，所述层间绝缘层包括第一接触孔、第二接触孔、第三接触孔和第四接触孔，所述第一漏极块通过所述第一接触孔与所述半导体层相连，所述第二漏极块通过所述第二接触孔与所述半导体层相连，所述第三漏极块通过所述第三接触孔与所述半导体层相连，所述第四漏极块通过所述第四接触孔与所述半导体层相连，
每个所述发光组行对应的多个所述第一接触孔，所述第四接触孔和所述第二接触孔大致位于沿所述第一方向延伸的第四直线上。
16.根据权利要求15所述的显示基板，其中，所述第一漏极块包括第一矩形部、第一楔形部和第二矩形部，所述第一矩形部通过所述第一接触孔与所述半导体层相连，所述第二矩形部的边长大于所述第一矩形部的边长，所述第一楔形部的短底边与所述第一矩形部相连，所述第一楔形部的长底边与所述第二矩形部相连；
所述第四漏极块包括第三矩形部和第四矩形部，所述第三矩形部通过所述第三接触孔与所述半导体层相连，所述第四矩形部的边长大于所述第三矩形部的边长。
17.根据权利要求12所述的显示基板，其中，所述源漏金属层还包括：
电源线，沿所述第二方向延伸；以及
数据线，沿所述第二方向延伸，
所述隔垫物在所述衬底基板上的正投影分别与所述电源线在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影间隔设置。
18.根据权利要求17所述的显示基板，其中，所述像素驱动电路层包括：
第一栅极层，位于所述半导体层远离所述衬底基板的一侧；以及
第二栅极层，位于所述第一栅极层远离所述半导体层的一侧，
其中，所述半导体层包括多个像素驱动单元，分别与所述第一阳极、所述第二阳极、所述第三阳极和所述第四阳极对应设置，各所述像素驱动单元包括第一单元、第二单元、第三单元、第四单元、第五单元、第六单元和第七单元，所述第一单元包括第一沟道区和位于所述第一沟道区两侧的第一源极区和第一漏极区域，所述第二单元包括第二沟道区和位于所述第二沟道区两侧的第二源极区和第二漏极区域，所述第三单元包括第三沟道区和位于所述第三沟道区两侧的第三源极区和第三漏极区域，所述第四单元包括第四沟道区和位于所述第四沟道区两侧的第四源极区和第四漏极区域，所述第五单元包括第五沟道区和位于所述第五沟道区两侧的第五源极区和第五漏极区域，所述第六单元包括第六沟道区和位于所述第六沟道区两侧的第六源极区和第六漏极区域，所述第七单元包括第七沟道区和位于所述第七沟道区两侧的第七源极区和第七漏极区域，
所述第三源极区、所述第一漏极区和所述第五源极区连接至第一节点，所述第六漏极区和所述第三漏极区相连，所述第一源极区、所述第二漏极区和所述第四漏极区连接至第二节点，所述第五漏极区和相邻行的所述第七漏极区相连，
所述第一栅极层包括复位信号线、栅线、第一电极板和发射控制线，所述复位信号线与所述第七沟道区和所述第六沟道区交叠，以与所述第七单元和所述第六单元形成第七薄膜晶体管和第六薄膜晶体管，所述栅线分别与所述第三沟道区和所述第二沟道区交叠，以与所述第三单元和所述第二单元形成第三薄膜晶体管和第二薄膜晶体管，所述第一电极板与所述第一沟道区交叠，以与所述第一单元形成第一薄膜晶体管，所述发射控制线与所述第四沟道区和所述第五沟道区交叠，以与所述第四单元和所述第五单元形成第四薄膜晶体管和第五薄膜晶体管，
所述第二栅极层包括初始化信号线和第二电极板，所述初始化信号线与所述第七源极区和第六源极区相连，所述第二电极板在所述衬底基板上的正投影与所述第一电极板在所述衬底基板上的正投影至少部分重叠以形成存储电容。
19.根据权利要求18所述的显示基板，其中，所述源漏金属层还包括：
第一连接块，与所述初始化信号线与所述第六源极区和所述第七源极区相连；以及
第二连接块，与所述第三漏极区与所述第一电极板相连，
其中，所述隔垫物在所述衬底基板上的正投影分别与所述第一连接块在所述衬底基板上的正投影和所述第二连接块在所述衬底基板上的正投影间隔设置。
20.根据权利要求19所述的显示基板，其中，所述源漏金属层还包括：
垫块，位于所述第二连接块和所述数据线之间，
其中，与所述数据线距离最近的所述电源线位于所述数据线远离所述垫块的一侧，
所述数据线在所述衬底基板上的正投影穿过所述第一主体部在所述衬底基板上正投影的中心部分，所述垫块在所述衬底基板上的正投影与所述第一主体部在所述衬底基板上的正投影交叠，与所述数据线距离最近的所述电源线在所述衬底基板上正投影与所述第一主体部在所述衬底基板上的正投影交叠。
21.根据权利要求12所述的显示基板，其中，所述第二阳极包括第二主体部和第二连接部，所述第二连接部通过所述第二过孔与所述第二像素驱动电路电性相连，所述第三阳极包括第三主体部和第三连接部，所述第三连接部通过所述第三过孔与所述第三像素驱动电路电性相连，所述第四阳极包括第四主体部和第四连接部，所述第四连接部通过所述第四过孔与所述第四像素驱动电路电性相连，
所述像素限定层包括第一开口、第二开口、第三开口和第四开口，所述第一发光部至少部分位于所述第一开口中并覆盖暴露的所述第一主体部，所述第二发光部至少部分位于所述第二开口中并覆盖暴露的所述第二主体部，所述第三发光部至少部分位于所述第三开口中并覆盖暴露的所述第三主体部，所述第四发光部至少部分位于所述第四开口中并覆盖暴露的所述第四主体部。
22.根据权利要求21所述的显示基板，其中，所述第一开口在所述衬底基板上的形状为六边形或椭圆形，所述隔垫物在所述衬底基板上的正投影的形状为长条形或圆角矩形，
所述第一开口在所述衬底基板上正投影的形状的长轴方向与所述隔垫物在所述衬底基板上的正投影的延伸方向之间的夹角范围为20-70度。
23.根据权利要求22所述的显示基板，其中，所述隔垫物在所述衬底基板上的正投影的延伸方向与所述第一开口在所述衬底基板上的正投影靠近所述隔垫物的边缘的延伸方向大致平行。
24.根据权利要求1-6中任一项所述的显示基板，其中，所述显示基板包括多个所述隔垫物，多个所述隔垫物的中心连线构成多个菱形。
25.根据权利要求7所述的显示基板，其中，所述第一发光部被配置为发出第一颜色的光，所述第三发光部和所述第四发光部被配置为发出第二颜色的光，所述第二发光部被配置为发出第三颜色的光。
26.根据权利要求25所述的显示基板，其中，所述第一颜色为红色，所述第二颜色为绿色，所述第三颜色为蓝色。
27.根据权利要求7所述的显示基板，其中，所述第一方向和所述第二方向大致垂直。
28.一种显示装置，包括根据权利要求1-27中任一项所述的显示基板。
CN202010478304.4A 2020-05-29 2020-05-29 显示基板和显示装置 Pending CN113745272A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010478304.4A CN113745272A (zh) 2020-05-29 2020-05-29 显示基板和显示装置
US17/435,148 US20220328579A1 (en) 2020-05-29 2021-04-15 Display substrate and display device
EP21773269.2A EP4002479A4 (en) 2020-05-29 2021-04-15 DISPLAY SUBSTRATE AND DISPLAY DEVICE
PCT/CN2021/087544 WO2021238489A1 (zh) 2020-05-29 2021-04-15 显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010478304.4A CN113745272A (zh) 2020-05-29 2020-05-29 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN113745272A true CN113745272A (zh) 2021-12-03

Family

ID=78724934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010478304.4A Pending CN113745272A (zh) 2020-05-29 2020-05-29 显示基板和显示装置

Country Status (4)

Country Link
US (1) US20220328579A1 (zh)
EP (1) EP4002479A4 (zh)
CN (1) CN113745272A (zh)
WO (1) WO2021238489A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551769A (zh) * 2022-04-22 2022-05-27 北京京东方技术开发有限公司 显示基板和显示装置
WO2023109232A1 (zh) * 2021-12-16 2023-06-22 京东方科技集团股份有限公司 显示面板和显示装置
WO2023159509A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
WO2023226138A1 (zh) * 2022-05-25 2023-11-30 武汉华星光电半导体显示技术有限公司 显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113811812B (zh) * 2020-03-25 2023-01-13 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101958392B1 (ko) * 2014-01-23 2019-07-05 삼성디스플레이 주식회사 표시판 및 표시 장치
KR102555656B1 (ko) * 2015-05-29 2023-07-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180066304A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
CN112133709B (zh) * 2017-02-15 2023-05-19 朱夏青 显示装置
KR20180131679A (ko) * 2017-05-30 2018-12-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102449131B1 (ko) * 2017-12-06 2022-09-28 엘지디스플레이 주식회사 유기발광 표시장치
CN109148739A (zh) * 2018-08-22 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性有机发光二极管显示器及其制作方法
CN110061042B (zh) * 2019-04-29 2021-02-02 上海天马微电子有限公司 一种显示面板和显示装置
CN110634886A (zh) * 2019-08-21 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN110690360B (zh) * 2019-09-26 2022-06-17 武汉天马微电子有限公司 一种显示面板和显示装置
CN110752246A (zh) * 2019-11-13 2020-02-04 昆山国显光电有限公司 一种阵列基板及显示面板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109232A1 (zh) * 2021-12-16 2023-06-22 京东方科技集团股份有限公司 显示面板和显示装置
GB2624331A (en) * 2021-12-16 2024-05-15 Boe Technology Group Co Ltd Display panel and display apparatus
WO2023159509A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN114551769A (zh) * 2022-04-22 2022-05-27 北京京东方技术开发有限公司 显示基板和显示装置
WO2023226138A1 (zh) * 2022-05-25 2023-11-30 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
EP4002479A1 (en) 2022-05-25
US20220328579A1 (en) 2022-10-13
EP4002479A4 (en) 2022-11-09
WO2021238489A1 (zh) 2021-12-02

Similar Documents

Publication Publication Date Title
CN113745272A (zh) 显示基板和显示装置
CN109979964B (zh) 顶部发光有机发光二极管显示器
US7535165B2 (en) Tandem organic electroluminescent device
US11735602B2 (en) Display device
CN112186019B (zh) 显示面板及显示装置
CN113811812B (zh) 显示基板及其制作方法和显示装置
JP2024501390A (ja) 表示基板及び表示装置
CN113966551A (zh) 显示基板和显示装置
CN114503272B (zh) 显示基板和显示装置
CN113728438B (zh) 显示基板和显示装置
US20240057421A1 (en) Array base plate, display panel and display apparatus
US20080036388A1 (en) Display device and method thereof
CN113950744B (zh) 显示基板和显示装置
CN219042435U (zh) 显示面板及显示装置
US11462607B2 (en) Display substrate, method of manufacturing the same and display device
CN117769324A (zh) 一种显示面板和显示装置
CN115315799A (zh) 显示面板及其制造方法、显示装置
CN114447244A (zh) Oled显示面板及其制作方法
CN117098417A (zh) 显示面板及显示装置
CN113611713A (zh) 阵列基板和显示面板
CN110649082A (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination