CN111384007B - Pin二极管中的高效散热 - Google Patents

Pin二极管中的高效散热 Download PDF

Info

Publication number
CN111384007B
CN111384007B CN201910567986.3A CN201910567986A CN111384007B CN 111384007 B CN111384007 B CN 111384007B CN 201910567986 A CN201910567986 A CN 201910567986A CN 111384007 B CN111384007 B CN 111384007B
Authority
CN
China
Prior art keywords
layer
semiconductor device
thermal
diode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910567986.3A
Other languages
English (en)
Other versions
CN111384007A (zh
Inventor
E·J·诺伯格
N·达尔凡德
G·A·菲什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capless light photoelectric Co.
Original Assignee
Juniper Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juniper Networks Inc filed Critical Juniper Networks Inc
Publication of CN111384007A publication Critical patent/CN111384007A/zh
Application granted granted Critical
Publication of CN111384007B publication Critical patent/CN111384007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cable Accessories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开的实施例涉及PIN二极管中的高效散热。可以用热传导通孔来减少集成在绝缘体上半导体衬底上的p‑i‑n二极管的热阻抗，该热传导的通孔使热量跨热屏障分流，该热屏障诸如例如通常封装p‑i‑n二极管的厚的顶氧化物包层。在各种实施例中，一个或多个热传导通孔从本征二极管层的顶表面延伸至连接至二极管的掺杂的顶层的金属结构，和/或从该金属结构向下至少延伸至衬底的半导体器件层。

Description

PIN二极管中的高效散热
技术领域
本公开总体上涉及光子集成电路(PIC)中实施的p-i-n(PIN)二极管，并且具体地涉及用于使PIN二极管中生成的热量高效地消散的结构。
背景技术
芯片集成激光二极管倾向于在有源增益介质中生成大量热量。由于激光二极管的输出功率和可靠性随着有源增益介质的温度升高而降低，因此，它们受限于使结构散热的能力，即，将热量从有源增益介质传递出去的能力。集成激光二极管通常被实施为n型化合物半导体层、本征化合物半导体层和p型化合物半导体层的堆叠，其中本征层提供有源增益介质，并且集成激光二极管可以被置放在绝缘体上半导体(SOI)衬底上。在各种传统实施方式中，封装p-i-n堆叠的厚的顶氧化物构成了阻止热量从本征层高效地横向消散出去的实质热屏障。在这些结构中，热量主要从本征层穿过下面的二极管层到达衬底以及穿过上方的二极管层到达接触顶二极管层的顶侧金属层消散，从该顶二极管层，热量可以下沉穿过凸块或者电触点和/或向下穿过厚的顶氧化物返回到衬底。通过这些路径的热传递是有限的，使得激光二极管的热阻抗对于许多应用中所需的激光输出功率和操作可靠性是不足够的。
发明内容
在本公开的第一方面，提出了一种器件，包括：绝缘体上半导体衬底，绝缘体上半导体衬底包括半导体柄、置放在半导体柄的顶部之上的掩埋氧化物层和置放在掩埋氧化物层的顶部之上的半导体器件层；顶氧化物包层，顶氧化物包层置放在半导体器件层上；p-i-n二极管，p-i-n二极管嵌入在顶包层中，p-i-n二极管包括掺杂的顶层、本征层和掺杂的底层；金属结构，金属结构嵌入在顶氧化物包层中并且电连接至掺杂的顶层；以及一个或多个热通孔，一个或多个热通孔从金属结构延伸穿过顶氧化物包层、至少到达半导体器件层，但是不延伸穿过掩埋氧化物层到达半导体柄。
在本公开的第二方面，提出了一种器件，包括：绝缘体上半导体衬底，绝缘体上半导体衬底包括半导体柄、置放在半导体柄的顶部之上的掩埋氧化物层和置放在掩埋氧化物层的顶部之上的半导体器件层；顶氧化物包层，顶氧化物包层置放在半导体器件层上；p-i-n二极管，p-i-n二极管嵌入在顶包层中，p-i-n二极管包括掺杂的顶层、本征层和掺杂的底层；金属结构，金属结构嵌入在顶氧化物包层中并且电连接至掺杂的顶层；以及一个或多个热通孔，一个或多个热通孔从本征层的顶表面延伸至金属结构。
在本公开的第三方面，提出了一种方法，包括：在绝缘体上半导体衬底上形成嵌入在顶氧化物包层内的p-i-n二极管，p-i-n二极管包括掺杂的顶层和底层以及其间的本征层；蚀刻一个或多个第一电通路孔，一个或多个第一电通路孔向下延伸至掺杂的底层的顶表面；蚀刻一个或多个热通路孔，一个或多个热通路孔包括向下至少延伸至绝缘体上半导体衬底的半导体器件层的一个或多个第一热通路孔或者向下延伸至本征层的顶表面的一个或多个第二热通路孔中的至少一个；蚀刻第二电通路孔，第二电通路孔向下延伸至掺杂的顶层的顶表面；以及将一种或者多种电传导材料填充在第一电通路孔和第二电通路孔中，以形成相应的第一电通孔和第二电通孔，并且将一种或者多种热传导材料填充在一个或多个热通路孔中，以形成一个或多个热通孔。
附图说明
本文结合附图描述了各种示例实施例，其中：
图1是根据各种实施例的示例集成PIN二极管器件的截面侧视图，该视图图示了从PIN二极管的有源层出去的热消散路径；
图2A和图2B是根据各种实施例的示例集成PIN二极管器件的截面侧视图，在该示例集成PIN二极管器件中，由热通孔来增强热消散，该热通孔将热量从连接至顶二极管层的金属结构分流到衬底；
图3是根据各种实施例的示例集成PIN二极管器件的截面侧视图，在该示例集成PIN二极管器件中，由热通孔来增强热消散，该热通孔将热量从本征二极管层的顶表面分流到连接至顶二极管层的金属结构；
图4是根据各种实施例的组合地使用图2A和图3的热通孔以提高热消散的示例集成PIN二极管器件的截面侧视图；
图5是根据各种实施例的高效地创建散热的PIN二极管的方法的流程图；
图6A至图6F用根据各种实施例的从方法的各个步骤得到的结构的截面侧视图进一步图示了图5的方法。
具体实施方式
本文中公开的是对集成PIN二极管器件(诸如，例如，二极管激光器)的结构性改进以及相关联的制造方法，这些结构性改进更高效地使有源增益介质散热。在各种实施例中，填充有热传导材料的一个或多个通路孔(本文中也称为“热通孔”)跨层分流热量，否则这些层构成显著的热屏障。例如，可以通过本征层与金属结构之间的热通孔来增强从本征层到PIN二极管上方的金属结构(例如，层)的热传递。备选地或附加地，可以由从金属结构穿过顶氧化物到达衬底的热通孔来提高从金属结构到衬底的热传递。有益地，根据各种实施例，这些热通孔的创建可以无缝地集成到针对PIN二极管的现有工艺流程中，其中对所采用的掩膜设计进行了一些修改，但是不需要会增加制造的成本和复杂性的附加加工。
在下文中，参考附图描述各种示例实施例。供参考，图1图示了用于利用传统热消散路径的集成PIN二极管器件的结构。图2A至图4示出了对图1的结构的增强，这些增强提高散热效率。附图示意性地示出了相关的结构组件，但是未按比例绘制。
参考图1，用截面侧视图描绘了根据各种实施例的示例集成PIN 二极管器件100。器件100包括SOI衬底102，并且在SOI衬底102 上方置放有嵌入在厚的顶氧化物(或者其他电介质)包层(本文中也简称为“顶氧化物”)106中的PIN二极管结构104。
衬底102通常包括半导体柄(handle)110、置放在其上方的电介质(例如，氧化物)层112和形成在电介质层112顶部之上的半导体器件层114。在标准的绝缘体上硅衬底中，柄110和器件层114都由硅制成，而电介质层112由二氧化硅制成(并且通常被称为“掩埋氧化物”层或者“BOX”层)。然而，其他材料组合也可以用于SOI 衬底102。例如，对于电介质层112，可以使用氧化铝或者金刚石代替二氧化硅，并且柄110可以由氧化铝或者金刚石而不是硅来制成。顶氧化物包层106同样可以是二氧化硅或者一些其他电介质材料，诸如，例如，氧化铝或者氮化硅。
二极管结构104包括掺杂的顶层120和底层122以及“夹在”它们之间的本征层124。通常，顶层120是p型层并且底层是n型层，但是相反的布置(具有n型顶层和p型底层)也是可能的。为了明确，下面的描述假定顶层是p型层。二极管层120、122、124可以由化合物半导体材料制成，诸如，例如，III-V材料(即，由III族元素和V 族元素的组合制成的化合物半导体)或者II-VI材料(即，由II族元素和VI族元素的组合制成的化合物半导体。经常用于集成PIN二极管的示例材料包括但不限于：砷化镓(GaAs)、镓铟砷化铝(GaInAlAs)、氮化镓(GaN)和磷化铟(InP)。本征层124可以是体半导体层，或者备选地可以是或者包括由量子阱、量子点或者量子链(dashes)组成的区域。本征层124通常包括由无掺杂的(“本征半导体”)材料(例如，量子阱/点/链区域)制成的有源区域，但是也可以包括一个或多个n-掺杂的和/或p-掺杂的材料的子层(例如，沿着层124的顶侧和/或底侧)；即，本文中被表示为“本征层”的二极管层124不需要完全由本征材料制成。如图所示，二极管结构的层的宽度可以从底层122到顶层120减小。在一些实施例中，顶层120和本征层124形成比底层122窄得多的脊。此外，顶层120可以比底层122厚得多和 /或比本征层124厚得多(与所描绘的不同)。如进一步示出的，二极管结构104可以由薄电介质层130与衬底102分离，该薄电介质层130 可以形成顶氧化物106的集成部分。该电介质层130可以用作二极管结构104与半导体器件层114之间的电绝缘(如本文在下面公开的一些但不是所有实施例中需要的)，以及用于提高二极管结构104与下面的器件层114之间的机械联结以促进异质(例如，硅/III-V)集成。
器件100还包括分别提供与p型(顶)层120和n型(底)层122 的电连接的电通孔140、142。这些通孔140、142连接至相应的p侧 (顶侧)金属结构144和n侧(底侧)金属结构146(本文中也被称为“p侧金属”144和“n侧金属”146)，该p侧(顶侧)金属结构 144和n侧(底侧)金属结构146又连接至不同的相应电节点。如图所示，p侧金属144和n侧金属146可以形成嵌入在顶氧化物106内的多个水平处的层(例如，包括作为p侧金属结构144的一部分的上金属接触层148)。通孔140、142以及相关联的p侧金属144和n 侧金属146都可以由例如但不限于金或者铝制成。当通过相应的通孔 140、142在p型层120与n型层122之间施加电压时，在有源本征层 124中生成光。该光可以通过n型层122和(在一些实施例中，可选的)电介质层130从本征层124耦合到在半导体器件层114中形成的波导150中。(备选于作为激光二极管工作，器件100可以作为光探测器起作用，该光探测器根据在p型层120与n型层122之间生成的光电流来测量从波导150耦合到本征层124中的光的强度。虽然在激光二极管的上下文中讨论了对器件100的下面描述的修改并且这些修改在激光二极管的上下文中最有益，但是如果器件100用作光探测器，则这些修改也可以被应用并且提供益处。)
在本征层124中，热量主要在区域160中生成，该区域160在通常为脊状的p型层120下面。热量可以沿着图1中通过相应的箭头指示的各种路径消散。第一路径162从本征层124穿过二极管的底层122、薄电介质层130(如果有的话)以及衬底102的半导体器件层114和掩埋氧化物(或者其他电介质)层112进入衬底柄110。这种热传递相对较差，因为热量流过的相关联的区域由热生成区域限定，该热生成区域基本上是在p型层120下面的小区域，由于本征层124和n型层122的小厚度和低热传导性，因此在本征层124和n型层122中的横向热扩散通常较差。沿着第二路径，热量从本征层124向上传递穿过p型层120和相关联的电通孔140到达相关联的p侧金属144的金属接触层148(局部热路径164)，其中热量可以横向扩散(局部热路径166)，并且然后下沉穿过电触点168，诸如但不限于：金属柱、焊料凸块或者接线联结(局部热路径170)。该路径同样受限于其散热效率，因为金属接触层中从p型层120到电触点168的路径长度通常较大，并且电触点168使热量消散的能力可能本身受限。第三路径同样向上行进至金属接触层148并且在金属接触层148中横向扩散 (局部热路径164、166)，但是热量然后向下穿过顶氧化物106和半导体器件以及掩埋氧化物层114、112被传递回衬底柄110(局部热路径172)。由于p侧金属144的金属接触层与衬底102之间的厚的顶氧化物106，因此沿着该路径的热传递也相对较差，并且由于掩埋氧化物层112而程度较小。
图2A在截面侧视图中图示了根据各种实施例的示例集成PIN二极管器件200，在该示例集成PIN二极管器件200中，通过将热量从金属接触层148分流到衬底102的半导体器件层114(局部热路径204，该局部热路径204形成局部热路径172的一部分)的一个或多个热通孔202来增强沿着第三上述路径的散热，第三上述路径即向上穿过接触p型层120的电通孔140，横向穿过p侧金属144的金属接触层148，并且向下穿过顶氧化物106返回到衬底102中(局部热路径164、166、 172))。被放置到二极管结构104的一侧或者两侧的这些热通孔202高效地去除了本来由厚顶氧化物106呈现的热屏障，从而允许更高效地使二极管结构104散热。重要的是，为了避免使图2A的器件200 中的p型二极管层120和n型二极管层122在电力上短路，在该实施例中，n型层120与半导体器件层114电绝缘(例如，通过介于中间的电介质层130)。
注意，通过增强型器件200的第三热路径与第一上述路径162一样向下穿过n型层122和电介质层130并且部分地穿过衬底102进入柄110，还包括通过掩埋氧化物层112的热传递(局部热路径206，该局部热路径206形成局部热路径172的另一部分)以最终使热量在衬底柄110中下沉。然而，一个或多个热通孔202的数目和/或宽度可以被配置成使得其限定沿着该路径的热传递区域的总截面区域(在与衬底102的平面平行的平面中)超过二极管结构104中的热生成区域 (即，在p型层120下面的区域)。由于这种较大的热传递区域，沿着器件200中的增强型第三路径(164、166、204、206)的热消散还可以提供对向下进入衬底柄110的第一上述路径162的改进。
在一些实施例中，PIN二极管器件200包括形成在包围二极管结构104和热通孔202的半导体器件层114中的隔离槽210以将器件200 与集成在相同平台上的其他组件电隔离。在没有这种隔离的情况下， p型二极管层120与半导体器件层114之间的电连接可能对激光二极管或者PIC内的其他组件有害。例如，在其间具有连续的电传导半导体器件层的多个激光二极管集成在相同平台上的情况下，将二极管的 p侧电连接至半导体器件层114可能导致二极管之间的漏电电流，因为其p侧可能保持在不同的电位处。而且，集成在相同平台上的高速组件(诸如，光电二极管或者调制器)可能由于通过共用的半导体器件层114从二极管器件200耦合到其中的噪声而遭受信号完整性降低。可以利用将不同的组件电隔离的隔离槽210来避免这些以及类似的问题。
图2B在截面侧视图中图示了根据各种实施例的示例集成PIN二极管器件250，在该示例集成PIN二极管器件250中，通过从金属接触层148不仅延伸至半导体器件层114，而且还穿过半导体器件层114 中的开口254、部分地穿过掩埋氧化物层112的一个或多个热通孔252 来进一步增强金属接触层148与衬底柄110之间沿着第三上述路径的散热。通过以这种方式将热量分流穿过掩埋氧化物层112的一部分，有效地减小了掩埋氧化物层112的热阻抗。注意，在不增加整体制造工艺流程的复杂性的情况下，使热通孔延伸一直穿过掩埋氧化物层 112到达柄110是不可行的，但是在不显著改变工艺流程的情况下部分地蚀刻到掩埋氧化物层112中以创建如在图2B中描绘的热通孔252 是可能的，并且因此提供了在散热效率与制造成本和复杂性之间的良好折衷。
在图2B的实施例中，在形成热通孔252之前，可以用电介质材料(例如，顶氧化物106，当该顶氧化物106沉积在二极管结构104 上时，其将固有地填充开口254)来填充半导体器件层114中的开口 254。该电介质填充物使热通孔252与半导体器件层114电绝缘，并且可以消除对在器件层114与形成在其上方的二极管结构104之间的电介质层130的需要以及对隔离槽210的需要。
图3描绘了根据各种实施例的通过将热量从本征二极管层124的顶表面传递至p侧金属结构144的金属接触层148的热通孔302来增强散热的示例集成PIN二极管器件300。添加的热通孔302利用平行的局部热路径304来补充从本征层124向上通过p型层122及其相关联的电通孔140(局部热路径164)的热流动，从而提高从本征层124 到金属接触层148的热传递的整体效率，并且因此提高相对于图1描述的第二和第三热路径的散热效率。热通孔302可以被放置在本征层 124顶部之上，到达p型层120的一侧或者两侧。在一些实施例中，用于热通孔302的热传导材料还吸收光；在这种情况下，热通孔302 尽可能靠近p型层120放置(并且因此，尽可能靠近在p型层120下面的热生成中心放置)，而不存在与本征层124中的光学模式相互作用的风险，因为这样的光学相互作用会导致不希望的光学损失。对于二极管结构104的给定配置，可以通过光学模拟软件(例如，为此目的具有适当调整的标准软件，该标准软件可以由本领域的普通技术人员直接实施，并且不需要过度的实验)来确定在面向彼此的p型层120 和热通孔302的边缘之间的最佳距离。
图4是根据各种实施例的组合在图2A和图3中描绘的器件200、 300的热通孔202、302以提高散热的示例集成PIN二极管器件400 的截面侧视图。器件400提供从本征层124向上到达p侧金属144的金属接触层148以及从金属接触层148向下返回到衬底102的增强的热传递。如将理解的，备选地，热通孔302可以与如图2B所示的延伸穿过半导体器件层114、部分地进入掩埋氧化物层112的通孔252 组合。
PIN二极管器件200、250、300、400中包括的热通孔可以改进这些器件的热性能。例如，在对一方面的、包括从本征层124到p侧金属144并且从p侧金属144到半导体器件层114的热通孔的示例器件 400和另一方面的、缺少这种热通孔的示例器件100的温度分布的比较性计算模拟中，热通孔的添加被示出为实现热阻抗的25％的减少 (对应于热的散热的25％的提高)。
现在转向图5和图6A至图6F，根据各种实施例，结合从方法500 的各种步骤得到的(中间)结构图示了用于创建高效散热的PIN二极管器件200、250、300、400的方法500。有益地，方法500仅涉及对现有工艺流程的微小且直接的调整，从而允许在不增加制造成本和复杂性的情况下实现提高的散热。
方法500涉及将SOI衬底102图案化(在动作502中)以形成结构性特征，诸如，例如，波导150，以及在一些实施例中，半导体器件层114中的槽210(如图2A中针对器件200示出的)或者开口254 (如图2B中针对器件250示出的)。可以通过标准的光刻和蚀刻来实现图案化，并且图案化可以包括一系列多个步骤以实现各种蚀刻深度(例如，对用于波导150的半导体器件层114的局部蚀刻和对于槽 210和/或开口254的完全蚀刻)。在一些实施例中，在图案化的SOI 衬底102顶部之上沉积薄电介质层130(可选动作504)。接下来，通过联结n型层、本征层和p型层的堆叠并且然后将堆叠图案化(例如，经由光刻和蚀刻)以限定各个层122、124、120的所需宽度和长度，在衬底102或者电介质层130上创建二极管结构104(动作506)。然后将二极管结构104封装在被沉积在衬底上的厚的顶氧化物包层 106中(动作508)。在图6A中示出了所得到的中间器件结构600。
在该工艺的接下来的几个步骤中，创建电通孔140、142和热通孔202/252和/或302，这通常涉及将顶氧化物106图案化并且在所需位置处蚀刻通路孔并且到达所需深度和/或停止层(动作510、512)，并且然后用所需材料(例如，金属)来填充通路孔(动作514)。通常，可以同时创建长度没有显著差异的相同材料的通孔，而具有很大不同的长度或者被填充有不同材料的通路孔可能涉及多个单独的蚀刻和填充步骤。在所公开的PIN二极管器件的各种实施例中，与接触底二极管层122和本征二极管层124以及(如果存在的话)下面的电介质层130的电通孔142和热通孔202、302的长度相比较，这些层的总高度较小，从而允许同时创建那些通孔。
因此，重新参考图5，并且进一步参考图6B，顶氧化物包层106 可以被图案化和蚀刻，以在相同的动作510中形成中间器件结构610 (图6B)(动作510)，其中用于电气n-通孔的通路孔612接触n 型底二极管层122，并且用于热通孔的通路孔614、616分别向下延伸至本征层124的顶表面和半导体器件层114的顶表面。在其中热通孔 252延伸穿过半导体器件层114进入下面的电介质层112的实施例中，类似地，可以与用于电气n-通孔的通路孔612一起形成相应的通路孔 618。(注意，虽然图6B至图6F在相同的结构中描绘了在器件层114 处终止的热通路孔616和通孔202以及穿透器件层114的热通路孔 618和通孔252，但是给定器件通常将仅包括这两种类型的通孔202、 252中的一种。)可以通过利用用作蚀刻的停止层的二极管层122、 124、利用相同的蚀刻实现通路孔612、614或者612、618的稍微不同的长度。例如，在同时蚀刻(多个)热通路孔614和电气n-通路孔 612期间，蚀刻(多个)热通路孔614将在本征层124处停止(由于与本征层的半导体材料相比，顶氧化物106的蚀刻速率高得多)，即使是在电气n-通路孔612的蚀刻继续时。类似地，在同时蚀刻热通路孔616或者618和电气n-通路孔612期间，对电气n-通路孔612的蚀刻将在n-型底层122处停止，而热通路孔616或者618进一步向下延伸穿过氧化物包层106。
参考图5和图6C，在形成用于热通孔和电气n-通孔的通路孔612、 614、616、618之后，通常在单独的动作512中蚀刻顶氧化物包层106 以形成中间器件结构620，该中间器件结构620还包括用于接触p型顶二极管层120的电气p-通孔的通路孔622。在一些实施例中，可能可以在相同步骤中一起蚀刻所有电通路孔和热通路孔。然而，在实践中，p-通孔比n-通孔(和热通孔)显著浅，并且因此被单独地生成。
一旦已经创建了所有的通路孔，就可以在动作514中用合适的电传导和热传导材料(例如，一种或者多种金属)来填充它们以形成各种电通孔140、142和热通孔202、252和/或302；图6D示出了得到的结构630。在一些实施例中，用多层不同的金属来填充通孔。如本领域的普通技术人员将理解的，如果不同的填充材料用于不同的相应通孔，则蚀刻和填充通路孔可以交替。例如，可以蚀刻第一组通路孔并且用第一金属(或者多个第一金属)来填充第一组通路孔，可以对沉积在结构表面上的金属进行抛光以重新露出顶氧化物，并且然后可以蚀刻第二组通路孔并且用第二金属(或者多种第二金属)来填充第二组通路孔。
在创建各种电通孔和热通孔之后，在动作516至520中形成相关联的p侧金属结构和n侧金属结构。如通过示例的方式示出的，可以将较低的“水平-1”金属层沉积在平面顶氧化物顶部之上并且将其图案化(在动作516中)，以形成如在图6E的结构640中示出的p侧金属的一部分642以及n侧金属644(的至少一部分)。此外，可以形成连接多个热通孔202或者252的水平-1热金属层646，以帮助横向热扩散。注意，使n侧金属644与p侧金属642和热金属层646两者都电绝缘。接下来，如用图6F的结构650图示的，顶氧化物106 的另一层被沉积在水平-1金属层上，并且之后被图案化和蚀刻以形成通孔652，该通孔652在驻留在水平-1和水平-2金属层中的p侧金属的各个部分之间以及p侧金属与热通孔之间建立连接(动作518)。然后沉积水平-2金属层654(并且，如果需要，进行图案化)(动作 520)，从而得到在图6F中示出的最终结构650。
已经描述了在p-i-n二极管中的高效散热的不同方面和特征，提供以下经编号的示例作为说明性实施例：
1.一种器件，包括：绝缘体上半导体衬底，该绝缘体上半导体衬底包括半导体柄、置放在半导体柄顶部之上的掩埋氧化物层和置放在掩埋氧化物层顶部之上的半导体器件层；置放在半导体器件层上的顶氧化物包层；嵌入在顶包层中的p-i-n二极管，该p-i-n二极管包括掺杂的顶层、本征层和掺杂的底层；嵌入在顶氧化物包层中并且电连接至掺杂的顶层的金属结构；以及一个或多个热通孔，该一个或多个热通孔从金属结构延伸穿过顶氧化物包层、至少到达半导体器件层，但是不延伸穿过掩埋氧化物层到达半导体柄。
2.根据示例1的器件，其中一个或多个热通孔接触半导体器件层，并且其中掺杂的底层与半导体器件层电隔离。
3.根据示例2的器件，还包括：一个或多个隔离沟道，该一个或多个隔离沟道形成在包围p-i-n二极管和一个或多个热通孔的半导体器件层中。
4.根据示例1的器件，其中一个或多个热通孔延伸穿过半导体器件层中的开口、部分地进入掩埋氧化物层并且与半导体器件层电隔离。
5.根据示例1至4中任一项的器件，其中一个或多个热通孔的平行于绝缘体上半导体衬底的平面的总截面区域超过p-i-n二极管的本征层的区域。
6.根据示例1至5中任一项的器件，其中一个或多个热通孔是第一热通孔，该器件还包括：从本征层的顶表面延伸至金属结构的一个或多个第二热通孔。
7.根据示例6的器件，其中掺杂的顶层在本征层顶部之上形成脊，一个或多个第二通孔从脊横向偏移。
8.根据示例1至7中任一项的器件，其中掺杂的顶层是p型层，并且掺杂的底层是n型层。
9.根据示例1至8中任一项的器件，其中热通孔包括一种或者多种金属。
10.一种器件，包括：绝缘体上半导体衬底，该绝缘体上半导体衬底包括半导体柄、置放在半导体柄顶部之上的掩埋氧化物层和置放在掩埋氧化物层顶部之上的半导体器件层；置放在半导体器件层上的顶氧化物包层；嵌入在顶包层中的p-i-n二极管，该p-i-n二极管包括掺杂的顶层、本征层和掺杂的底层；嵌入在顶氧化物包层中并且电连接至掺杂的顶层的金属结构；以及从本征层的顶表面延伸至金属结构的一个或多个热通孔。
11.根据示例10的器件，其中掺杂的顶层在本征层顶部之上形成脊，一个或多个热通孔从脊横向偏移。
12.根据示例10或者示例11的器件，其中掺杂的顶层是p型层，并且掺杂的底层是n型层。
13.根据示例10至12中任一项的器件，其中热通孔包括一种或者多种金属。
14.根据示例10至13中任一项的器件，其中p-i-n二极管包括化合物半导体材料。
15.一种方法，包括：在绝缘体上半导体衬底上形成嵌入在顶氧化物包层内的p-i-n二极管，该p-i-n二极管包括掺杂的顶层和底层以及其间的本征层；蚀刻向下延伸至掺杂的底层的顶表面的一个或多个第一电通路孔；蚀刻一个或多个热通路孔，该一个或多个热通路孔包括向下至少延伸至绝缘体上半导体衬底的半导体器件层的一个或多个第一热通路孔或者向下延伸至本征层的顶表面的一个或多个第二热通路孔中的至少一个；蚀刻向下延伸至掺杂的顶层的顶表面的第二电通路孔；以及第一电通路孔和第二电通路孔被填充有一种或者多种电传导材料以形成相应的第一电通路孔和第二电通路孔，并且一个或多个热通路孔被填充有一种或者多种热传导材料以形成一个或多个热通孔。
16.根据示例15的方法，还包括：形成金属结构，该金属结构将一个或多个热通孔和第二电通孔连接至第一公共电节点并且将一个或多个第一电通孔连接至第二电节点。
17.根据示例15或者示例16的方法，其中第一电通路孔和一个或多个热通路孔被同时蚀刻。
18.根据示例15至17中任一项的方法，其中第一电通路孔和第二电通路孔以及一个或多个热通路孔被填充有相同的金属。
19.根据示例15至18中任一项的方法，还包括：在形成p-i-n二极管之前，蚀刻一个或多个开口穿过绝缘体上半导体衬底的半导体器件层，其中一个或多个热通路孔包括延伸穿过开口、部分地进入下面的掩埋氧化物层的一个或多个第一热通路孔。
20.根据示例15至19中任一项的方法，其中一个或多个热通路孔包括在半导体器件层处终止的一个或多个第一热通路孔，并且其中 p-i-n二极管被形成在置放在绝缘体上半导体衬底上的绝缘层顶部之上。
虽然已经参考具体示例实施例描述了本发明主题，但是将显而易见的是，在不脱离本发明主题的较宽泛的精神和范围的情况下，可以对这些实施例进行各种修改和改变。因此，本说明书和附图将被视为是说明性的而不是限制性的意义。

Claims (20)

1.一种半导体器件，包括：
绝缘体上半导体衬底，所述绝缘体上半导体衬底包括半导体柄、置放在所述半导体柄的顶部之上的掩埋氧化物层和置放在所述掩埋氧化物层的顶部之上的半导体器件层；
顶氧化物包层，所述顶氧化物包层置放在所述半导体器件层上；
p-i-n二极管，所述p-i-n二极管嵌入在所述顶氧化物包层中，所述p-i-n二极管包括掺杂的顶层、本征层和掺杂的底层；
金属结构，所述金属结构嵌入在所述顶氧化物包层中并且电连接至所述掺杂的顶层；以及
一个或多个热通孔，所述一个或多个热通孔从所述金属结构延伸穿过所述顶氧化物包层、至少到达所述半导体器件层，但是不延伸穿过所述掩埋氧化物层到达所述半导体柄。
2.根据权利要求1所述的半导体器件，其中所述一个或多个热通孔接触所述半导体器件层，并且其中所述掺杂的底层与所述半导体器件层电隔离。
3.根据权利要求2所述的半导体器件，还包括：一个或多个隔离沟道，所述一个或多个隔离沟道形成在包围所述p-i-n二极管和所述一个或多个热通孔的所述半导体器件层中。
4.根据权利要求1所述的半导体器件，其中所述一个或多个热通孔延伸穿过所述半导体器件层中的开口、部分地进入所述掩埋氧化物层，并且与所述半导体器件层电隔离。
5.根据权利要求1所述的半导体器件，其中所述一个或多个热通孔的平行于所述绝缘体上半导体衬底的平面的总截面区域超过所述p-i-n二极管的所述本征层的区域。
6.根据权利要求1所述的半导体器件，其中所述一个或多个热通孔是第一热通孔，所述器件还包括：
一个或多个第二热通孔，所述一个或多个第二热通孔从所述本征层的顶表面延伸至所述金属结构。
7.根据权利要求6所述的半导体器件，其中所述掺杂的顶层在所述本征层的顶部之上形成脊，所述一个或多个第二通孔从所述脊横向偏移。
8.根据权利要求1所述的半导体器件，其中所述掺杂的顶层是p型层，并且所述掺杂的底层是n型层。
9.根据权利要求1所述的半导体器件，其中所述热通孔包括一种或者多种金属。
10.一种半导体器件，包括：
绝缘体上半导体衬底，所述绝缘体上半导体衬底包括半导体柄、置放在所述半导体柄的顶部之上的掩埋氧化物层和置放在所述掩埋氧化物层的顶部之上的半导体器件层；
顶氧化物包层，所述顶氧化物包层置放在所述半导体器件层上；
p-i-n二极管，所述p-i-n二极管嵌入在所述顶氧化物包层中，所述p-i-n二极管包括掺杂的顶层、本征层和掺杂的底层；
金属结构，所述金属结构嵌入在所述顶氧化物包层中并且电连接至所述掺杂的顶层；以及
一个或多个热通孔，所述一个或多个热通孔从所述本征层的顶表面延伸至所述金属结构。
11.根据权利要求10所述的半导体器件，其中所述掺杂的顶层在所述本征层的顶部之上形成脊，所述一个或多个热通孔从所述脊横向偏移。
12.根据权利要求10所述的半导体器件，其中所述掺杂的顶层是p型层，并且所述掺杂的底层是n型层。
13.根据权利要求10所述的半导体器件，其中所述热通孔包括一种或者多种金属。
14.根据权利要求10所述的半导体器件，其中所述p-i-n二极管包括化合物半导体材料。
15.一种半导体器件的制造方法，包括：
在绝缘体上半导体衬底上形成嵌入在顶氧化物包层内的p-i-n二极管，所述p-i-n二极管包括掺杂的顶层和底层以及其间的本征层；
蚀刻一个或多个第一电通路孔，所述一个或多个第一电通路孔向下延伸至所述掺杂的底层的顶表面；
蚀刻一个或多个热通路孔，所述一个或多个热通路孔包括向下至少延伸至所述绝缘体上半导体衬底的半导体器件层的一个或多个第一热通路孔或者向下延伸至所述本征层的顶表面的一个或多个第二热通路孔中的至少一个；
蚀刻第二电通路孔，所述第二电通路孔向下延伸至所述掺杂的顶层的顶表面；以及
将一种或者多种电传导材料填充在所述第一电通路孔和所述第二电通路孔中，以形成相应的第一电通孔和第二电通孔，并且将一种或者多种热传导材料填充在所述一个或多个热通路孔中，以形成一个或多个热通孔。
16.根据权利要求15所述的方法，还包括：
形成金属结构，所述金属结构将所述一个或多个热通孔和所述第二电通孔连接至第一公共电节点并且将所述一个或多个第一电通孔连接至第二电节点。
17.根据权利要求15所述的方法，其中所述第一电通路孔和所述一个或多个热通路孔被同时蚀刻。
18.根据权利要求15所述的方法，其中所述第一电通路孔和所述第二电通路孔以及所述一个或多个热通路孔被填充有相同的金属。
19.根据权利要求15所述的方法，还包括：在形成所述p-i-n二极管之前，蚀刻一个或多个开口穿过所述绝缘体上半导体衬底的所述半导体器件层，其中所述一个或多个热通路孔包括延伸穿过所述开口、部分地进入下面的掩埋氧化物层的一个或多个第一热通路孔。
20.根据权利要求15所述的方法，其中所述一个或多个热通路孔包括在所述半导体器件层处终止的一个或多个第一热通路孔，并且其中所述p-i-n二极管被形成在绝缘层的顶部之上，所述绝缘层置放在所述绝缘体上半导体衬底上。
CN201910567986.3A 2018-12-31 2019-06-27 Pin二极管中的高效散热 Active CN111384007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/237,300 2018-12-31
US16/237,300 US10651110B1 (en) 2018-12-31 2018-12-31 Efficient heat-sinking in PIN diode

Publications (2)

Publication Number Publication Date
CN111384007A CN111384007A (zh) 2020-07-07
CN111384007B true CN111384007B (zh) 2021-08-06

Family

ID=67001594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910567986.3A Active CN111384007B (zh) 2018-12-31 2019-06-27 Pin二极管中的高效散热

Country Status (6)

Country Link
US (3) US10651110B1 (zh)
EP (1) EP3675162A1 (zh)
KR (2) KR102258063B1 (zh)
CN (1) CN111384007B (zh)
SG (1) SG10201905141RA (zh)
TW (1) TWI756543B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10666353B1 (en) * 2018-11-20 2020-05-26 Juniper Networks, Inc. Normal incidence photodetector with self-test functionality
US11164893B1 (en) * 2020-04-30 2021-11-02 Juniper Networks, Inc. Radio-frequency loss reduction for integrated devices
WO2022226925A1 (zh) * 2021-04-29 2022-11-03 华为技术有限公司 半导体器件、集成电路、无线通信设备及制造方法
WO2023072610A1 (fr) * 2021-10-29 2023-05-04 Scintil Photonics Dispositif photonique pourvu d'une source laser et de moyens de gestion de la dissipation de chaleur
FR3130086B1 (fr) * 2021-12-07 2023-10-27 Scintil Photonics Dispositif photonique pourvu d’une source laser et de moyens de gestion de la dissipation de chaleur

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
FR2884052B1 (fr) * 2005-03-30 2007-06-22 St Microelectronics Crolles 2 Transistor imos
US20090078963A1 (en) * 2007-07-09 2009-03-26 Salah Khodja Nano-optoelectronic chip structure and method
US7639719B2 (en) 2007-12-31 2009-12-29 Intel Corporation Thermal shunt for active devices on silicon-on-insulator wafers
US20090207568A1 (en) * 2008-02-18 2009-08-20 Haveri Heikki Antti Mikael Method and apparatus for cooling in miniaturized electronics
GB2461548B (en) * 2008-07-02 2010-10-13 Thales Holdings Uk Plc Printed circuit board assembly
IT1403137B1 (it) * 2010-06-28 2013-10-04 Selex Sistemi Integrati Spa Metodo di fabbricazione di diodi pin verticali
US8482078B2 (en) * 2011-05-10 2013-07-09 International Business Machines Corporation Integrated circuit diode
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9048108B2 (en) * 2012-05-22 2015-06-02 International Business Machines Corporation Integrated circuit with on chip planar diode and CMOS devices
JP5758359B2 (ja) * 2012-08-09 2015-08-05 株式会社東芝 光配線デバイスおよびその製造方法
US9252079B2 (en) * 2013-08-29 2016-02-02 Industrial Technology Research Institute Substrate, method of fabricating the same, and application the same
US9246305B1 (en) * 2014-03-20 2016-01-26 The United States Of America, As Represented By The Secretary Of The Navy Light-emitting devices with integrated diamond
US9595805B2 (en) 2014-09-22 2017-03-14 International Business Machines Corporation III-V photonic integrated circuits on silicon substrate
US9372307B1 (en) 2015-03-30 2016-06-21 International Business Machines Corporation Monolithically integrated III-V optoelectronics with SI CMOS
JP2019046864A (ja) * 2017-08-30 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
CN207719244U (zh) * 2017-12-25 2018-08-10 北京万应科技有限公司 热电冷却基板及集成电路芯片

Also Published As

Publication number Publication date
US10651110B1 (en) 2020-05-12
TW202027240A (zh) 2020-07-16
US20210225732A1 (en) 2021-07-22
US10998252B2 (en) 2021-05-04
EP3675162A1 (en) 2020-07-01
US20200211923A1 (en) 2020-07-02
CN111384007A (zh) 2020-07-07
KR102258063B1 (ko) 2021-05-28
KR20200083147A (ko) 2020-07-08
KR102448977B1 (ko) 2022-09-28
KR20210064141A (ko) 2021-06-02
SG10201905141RA (en) 2020-07-29
TWI756543B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN111384007B (zh) Pin二极管中的高效散热
US11271370B2 (en) Tensile strained semiconductor photon emission and detection devices and integrated photonics system
EP3345215B1 (en) Semiconductor apparatus and method of manufacturing the same
KR101806227B1 (ko) 광전자 반도체 칩
KR101115535B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
JP2020519011A (ja) Ｉｉｉ−ｖ族利得材料および集積化ヒート・シンクを有する電子−光学装置ならびにその製造方法
EP1357648A1 (en) High speed vertical cavity surface emitting laser device (VCSEL) with low parasitic capacitance
KR20100091207A (ko) 개선된 ｌｅｄ 구조
JP2001244503A (ja) 窒化物半導体発光素子
CN113396486A (zh) 具有电介质dbr的磷化铟vcsel
JP7043551B2 (ja) 発光デバイスのｐ型層を形成する方法
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
CN110785900B (zh) 混合半导体激光器组件以及用于制造这样的组件的方法
US20230101361A1 (en) Method for manufacturing diffusion cover, diffusion cover, and semiconductor light-emitting device comprising same
CN118156380A (zh) 制造包括led和光电二极管的光电子器件的方法
CN114128066A (zh) 包括接触元件的光电半导体芯片和制造光电半导体芯片的方法
JPH07202313A (ja) 面発光半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220808

Address after: California, USA

Patentee after: Orion Co.

Address before: California

Patentee before: JUNIPER NETWORKS, Inc.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Capless light photoelectric Co.

Address before: California, USA

Patentee before: Orion Co.

CP01 Change in the name or title of a patent holder