CN114128066A - 包括接触元件的光电半导体芯片和制造光电半导体芯片的方法 - Google Patents

包括接触元件的光电半导体芯片和制造光电半导体芯片的方法 Download PDF

Info

Publication number
CN114128066A
CN114128066A CN201980098488.7A CN201980098488A CN114128066A CN 114128066 A CN114128066 A CN 114128066A CN 201980098488 A CN201980098488 A CN 201980098488A CN 114128066 A CN114128066 A CN 114128066A
Authority
CN
China
Prior art keywords
main surface
semiconductor
semiconductor chip
semiconductor body
optoelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980098488.7A
Other languages
English (en)
Inventor
罗伯托·多西
马西莫·卡塔尔多·马齐洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN114128066A publication Critical patent/CN114128066A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02253—Out-coupling of light using lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种光电半导体芯片(10)，包括半导体本体(100)，半导体本体包括被配置为产生电磁辐射的多个有源区(110)，多个有源区(110)被设置在水平平面上。光电半导体芯片(10)还包括被配置为将至少两个相邻的有源区彼此电连接的导电件(120)，导电件(120)被设置在半导体本体(100)的第一主表面(101)之上。光电半导体芯片(10)还包括接触元件(125)和光学元件(130)，接触元件从第一主表面(101)延伸到半导体本体(100)的第二主表面(102)并且经由第一主表面(101)之上的接触材料(122)与至少一个有源区(110)电连接，光学元件被设置在半导体本体(100)的第一主表面(101)之上。

Description

包括接触元件的光电半导体芯片和制造光电半导体芯片的 方法
背景技术
诸如半导体激光二极管之类的激光光源越来越多地用于移动通信设备中。例如，这些激光二极管实现为表面发射激光器，即其中产生的激光经由半导体本体的主表面发射的激光二极管。
发明内容
本发明的一个目的是提供一种经过改进的光电半导体芯片。此外，本发明的一个目的是提供一种经过改进的制造光电半导体芯片的方法。
根据实施例，上述目的通过根据独立权利要求的要求保护的主题来实现。在从属权利要求中定义了其它的改进。
根据实施例，一种光电半导体芯片包括半导体本体，半导体本体包括被配置为产生电磁辐射的多个有源区，多个有源区被设置在水平平面上。光电半导体芯片还包括被配置为将至少两个相邻的有源区彼此电连接的导电件，导电件被设置在半导体本体的第一主表面之上。光电半导体芯片还包括接触元件和光学元件，接触元件从第一主表面延伸到半导体本体的第二主表面并且经由第一主表面之上的接触材料与至少一个有源区电连接，光学元件被设置在半导体本体的第一主表面之上。
光学元件可以包括附接到载体的透镜。
例如，光学元件可以被设置在半导体本体的第一主表面之上，使得在光学元件与半导体本体的第一主表面之间形成间隙。载体可形成光电半导体芯片的外壳的一部分。
根据实施例，透镜被设置在光学元件的面向半导体本体的一侧上。或者，透镜可被设置在光学元件的远离半导体本体的一侧。
光电半导体芯片还可以包括间隔材料，间隔材料被设置在半导体本体的第一主表面的多个部分之上，半导体本体的第一主表面的另外多个部分未被间隔材料覆盖。光学元件可经由间隔材料被附接到半导体本体的第一主表面上。
根据实施例，光电半导体芯片可以包括多个激光二极管，至少一些有源区形成激光二极管的一部分。例如，激光二极管可是垂直腔面发射激光器。
半导体本体可包括半导体衬底和半导体衬底之上外延生长的半导体层，外延生长的半导体层包括第一导电类型的第一半导体层和第二导电类型的第二半导体层。有源区可形成外延生长的半导体层的一部分或者可被设置在外延生长的半导体层中。根据另一种解释，外延生长的半导体层的一部分可以形成有源区。有源区可被设置在第一半导体层和第二半导体层之间。
光电半导体芯片还可包括与第一半导体层电连接的第一接触部和与第二半导体层电连接的第二接触部，第一和第二接触部被设置为与半导体衬底的第二主表面相邻或成紧密的空间关系。
例如，半导体衬底的第二主表面可形成光电半导体芯片的外壳的一部分。
一种电子设备包括如上所定义的光电半导体芯片。例如，电子设备可以选自包括飞行时间传感器、移动电话、智能手机、平板电脑、计算机、膝上型电脑、真空吸尘器或其他家用电器、卫浴或其他设施的组。
根据实施例，一种制造光电半导体芯片的方法包括形成包括半导体本体的晶片，包括在水平平面中形成多个有源区，有源区被配置为产生电磁辐射。该方法还包括在半导体本体的第一主表面之上形成导电件，导电件被配置为将至少两个相邻的有源区彼此电连接。该方法还包括在半导体本体的第一主表面之上形成光学元件以及形成从第一主表面延伸到半导体本体的第二主表面的接触元件。该方法还包括将接触元件与第一主表面之上的接触材料电连接。
该方法还可以包括在将接触元件与第一主表面之上的接触材料电连接之后，将晶片切割成单个芯片。
根据实施例，形成光学元件包括将载体附接到半导体本体上。例如，可以在形成接触元件之前附接载体。
根据实施例，载体可以包括透镜。根据进一步的实施例，可以将没有透镜的载体附接到半导体本体上。例如，可以在执行进一步的处理步骤之后将透镜附接到载体上。例如，可以在形成接触元件之后并且在将晶片切割成单个芯片之前将透镜附接到载体上。
根据实施例，将载体附接到半导体本体可以包括在第一主表面的多个部分之上形成间隔材料并且使第一主表面的另外多个部分裸露以及将载体附接到间隔材料上。
附图说明
附图被包含用于提供对本发明的实施例的进一步理解并被并入且构成本说明书的一部分。附图示出了本发明的实施例并且与说明书一起用于说明原理。本发明的其他实施例和许多预期优点将容易理解，因为它们通过参考以下详细描述而变得更好理解。附图中元件不必相对于彼此成比例。相似的附图标记表示对应的相似部分。
图1A示出了根据实施例的半导体芯片的垂直截面图。
图1B示出了根据进一步的实施例的半导体芯片的垂直截面图。
图2A至图2H示出了根据实施例在制造半导体芯片时的工件的垂直截面图。
图3A至图3C示出了根据进一步的实施例在制造半导体芯片时的工件的垂直截面图。
图4概述了根据实施例的方法。
图5是根据实施例的电子设备的示意图。
具体实施方式
在下面的详细描述中，参考了附图，这些附图构成了本文的一部分，其中通过说明示出了可以实践本发明的具体实施例。在这方面，参考所描述的图中的取向使用诸如“顶”、“底”、“前”、“后”、“之上”、“上”、“上方”、“居前的”、“后面的”等方向性术语。由于本发明的实施例的部件可以以多个不同的取向定位，所以方向性术语用于说明的目的并且决不是限制性的。应理解，在不脱离由权利要求书限定的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。
实施例的描述不是限制性的。具体而言，下文描述的实施例的元件可以与不同实施例的元件组合。
在以下描述中使用的术语“晶片”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构应理解为包括掺杂和未掺杂的半导体、外延半导体层(例如由底部半导体基础支撑)和其他半导体结构。例如，可以在第二半导体材料的生长衬底上生长第一半导体材料层。根据实施例，第二半导体衬底可以是GaAs衬底、GaN衬底、GaP衬底或硅衬底。
取决于使用目的，半导体可以基于直接或间接半导体材料。特别适用于产生电磁辐射的半导体材料的实例包括：氮化物化合物半导体(其可以产生例如紫外光或蓝光或更长波长的光)，比如GaN、InGaN、AlN、AlGaN、AlGalnN、AlGalnBN；磷化物化合物半导体(其可以产生例如绿光或更长波长的光)，比如GaAsP、AlGalnP、GaP、AlGaP；以及其他半导体材料，包括GaAs、AlGaAs、InGaAs、SiC、ZnSe、ZnO、Ga2O3、金刚石、六方氮化硼和这些材料的组合。半导体材料的进一步实例也可以是硅、硅锗和锗。化合物半导体材料的化学计量比可以变化。在本说明书的上下文中，术语“半导体”还包含有机半导体材料。
本说明书中使用的术语“横向”和“水平”旨在描述平行于衬底或半导体本体的第一表面的取向。这可以是例如晶片或裸片的表面。
本说明书中使用的术语“垂直”旨在描述垂直于衬底或半导体本体的第一表面设置的取向。
本文所用的术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示元件或特征的存在，但不排除附加元件或特征。除非上下文另有明确说明，否则冠词“一”、“一个”和“该”旨在包括复数和单数。
本说明书中所应用的术语“耦合”和/或“电耦合”并不意味着元件必须直接耦合在一起，可以在“耦合”或“电耦合”的元件之间设置中间元件。术语“电连接”旨在描述电连接在一起的元件之间的低欧姆电连接。
术语“电连接”还包括连接的元件之间的隧道接触。
图1A示出了根据实施例的光电半导体芯片10的垂直截面图。光电半导体芯片10包括半导体本体100。半导体本体100包括被配置为产生电磁辐射的多个有源区110。多个有源区110被设置在水平平面上。光电半导体芯片还包括被配置为将至少两个相邻的有源区110彼此电连接的导电件120。导电件120被设置在半导体本体100的第一主表面101之上。
光电半导体芯片10还包括从第一主表面101延伸到半导体本体100的第二主表面102的接触元件125。接触元件125经由第一主表面101之上的接触材料122与至少一个有源区110电连接。光电半导体芯片10还包括被设置在半导体本体100的第一主表面101之上的光学元件130。
光电半导体芯片包括激光二极管140。至少一些有源区110形成激光二极管140的一部分。例如，激光二极管140并联连接。
激光二极管140可被实现为垂直腔面发射激光器，其被配置为在垂直方向，即在垂直于半导体层的堆叠方向的方向上发光。有源区110可以包括被配置为产生电磁辐射的有源层106。有源区110的有源层106可以例如包括用于产生辐射的pn结、双异质结构、单量子阱(SQW)或多量子阱(MQW)。“量子阱”一词没有进一步指定量化的维度。因此，术语“量子阱”包括量子阱、量子线和量子点以及这些层的任何组合。例如，有源区110可以基于氮化物、磷化物或砷化物化合物半导体材料。多个有源区110可以分别形成在相同的外延层中，并且可以例如通过隔离沟槽138分开。
半导体本体100可以包括例如半导体衬底105，比如生长衬底。例如，衬底材料可以包括GaAs。根据进一步的实施例，衬底105也可以包括GaN、GaP或其他半导体材料。根据实施例，第一导电类型(例如p型)的第一半导体层103和第二导电类型(例如n型)的第二半导体层104可被设置与有源层106相邻。有源区110的厚度可至少等于有效发射波长(λ/n，其中n表示有源区的折射率)，从而可以形成腔体。第一腔反射镜115和第二腔反射镜117可被设置与有源区110相邻且位于有源区110的相对侧上。因此，可在腔体内产生驻波。例如，有源层106的厚度可是几十纳米，而包覆层的厚度可是大约10到20纳米。第二腔反射镜117可被设置在有源区110和衬底105之间。第一腔反射镜115和第二腔反射镜117形成用于有源区110内产生的电磁辐射的光腔。例如，第一腔反射镜115可是激光辐射的外耦合反射镜。例如，第一腔反射镜115的反射率可比第二腔反射镜117低。例如，第二腔反射镜117对所产生的激光辐射的总反射率可为99.8％或更高。激光辐射是通过感应发射产生的。
根据实施例，第一和第二腔反射镜115、117可包括交替堆叠的第一成分的第一层和第二成分的第二层。例如，第一层可具有高折射率(n>1.7)，而第二层可具有低折射率(n<1.7)。包括第一和第二层的叠层可形成布拉格反射器。例如，层厚可是λ/4或λ/4的倍数，其中λ表示要反射的光的波长。第一或第二腔反射镜115、117可包括2至50个不同的层。单层的典型层厚可是30至90纳米，例如大约50纳米。叠层还可包括一个或多个厚度大于大约180纳米(例如大于200纳米)的层。例如，第一腔反射镜115的层可是第一导电类型，例如p型。此外，第二腔反射镜117的层可是第二导电类型，例如n型。第一和第二腔反射镜115、117的层可外延生长。根据进一步的实施例，第一和/或第二腔反射镜115、117可由介电层组成。
可例如通过形成隔离沟槽138将包括腔反射镜115、117和有源区的半导体本体100构成为台面139。例如，隔离沟槽138可从第一主表面101延伸到第二腔反射镜117。隔离沟槽138可填充诸如聚合物之类的绝缘材料。此外，在有源区中形成孔118，例如通过增加与有源区118中的孔相邻的部分中的电阻率来形成。根据实施例，可通过适当地非晶化这些部分来增加电阻率。通过将这部分半导体本体实施为阻挡层119，从而防止电流流过该区域119。例如，孔118的直径可小于25微米，例如10至15微米。
例如，相邻的有源区110可通过导电件120电连接。例如，导电件120可被设置在半导体本体的第一主表面101之上，通过介电层113电绝缘。例如，导电件120的材料可是金。
例如，介电层的厚度可是大约100至300纳米，例如大约200纳米。导电件120的厚度可是例如几微米，例如1至3微米。第一腔反射镜的厚度可是大约2至4微米，例如3微米。有源区的厚度可是大约200纳米。隔离沟槽的深度可大约大于3微米，例如4微米。具体而言，沟槽的深度可大于第一腔反射镜115的厚度。第二腔反射镜117的厚度可大于第一腔反射镜的厚度。例如，第二腔反射镜的厚度可大约大于4微米，例如5微米。应当理解，上述层厚和尺寸是出于说明目的而示出的，并且可取决于光电半导体芯片的尺寸而变化。
此外，光学元件130可被设置在半导体本体100的第一主表面101之上。例如，光学元件130可包括被附接到载体131上的透镜132。具体而言，光学元件130可包括多个透镜。除非另有说明，否则本说明书中使用的术语“透镜”旨在表示多个透镜的组件。
载体131可由透明材料制成。例如，载体可是玻璃载体或者可由其他透明材料制成。透镜132可被实现为微透镜或微透镜的组件。透镜132可由聚合物材料制成，例如亚克力材料。如图1A所示，透镜132被设置在面向半导体本体100的一侧上。
载体131可通过间隔材料135附接到半导体本体100的第一主表面101上。间隔材料135可例如包括聚酰亚胺材料或其他合适的材料。间隔材料135可形成在第一主表面101的多个部分之上，同时使第一主表面101的另外多个部分裸露。当经由间隔材料135将光学元件130附接到半导体本体100上时，在发光区域109和光学元件130之间形成间隙134。结果，发光区域109可被光学元件130保护。可选择间隔材料135的厚度以在半导体本体100的第一主表面和光学元件130之间实现期望的距离。
例如，间隔材料135的厚度可在大于5微米且小于100微米的范围内。例如，厚度可是约40至60微米，例如50微米。
半导体芯片10还包括从半导体本体的第一主表面101延伸到半导体本体的第二主表面102的接触元件125。例如，接触元件125可包括接触开口129，该接触开口可被形成在半导体本体100的第二主表面102中。接触开口129可从第二主表面102延伸到第一主表面101。可在接触开口129的侧壁之上形成诸如氧化硅或氮化硅之类的绝缘材料123。此外，可在绝缘材料123之上形成导电材料126。导电材料126可与接触材料122直接接触。接触材料122可在附图中所示平面之前或之后的平面中与有源区110电连接。
如图1A进一步所示，可在第二主表面102之上形成第一接触部126。第一接触部126经由接触材料122与有源区的第一导电类型的半导体层电连接。第二接触部127可被形成为与半导体本体100的第二主表面102相邻。第二接触部127与有源区110的第二导电类型的半导体层电连接。第二接触部可例如被形成为与衬底105接触。半导体芯片10还包括形成在半导体本体100的第二主表面102之上的隔离阻焊层136。
图1B示出了根据进一步的实施例的光电半导体芯片10的截面图。图1B所示的光电半导体芯片10包括与图1A所示的半导体芯片10基本相同的元件。不同于图1A所示的实施例，根据图1B，透镜或透镜组件132被设置在载体131的远离半导体本体100的一侧上。
图1A和1B所示的半导体芯片10形成芯片尺寸封装的光电半导体器件。例如，半导体本体100可包括半导体衬底105和外延生长的半导体层。半导体本体100的第二主表面可与半导体衬底105的第二主表面相同。半导体衬底105的第二主表面可形成光电半导体芯片10的外壳的一部分。而且，光学元件130，例如载体131可形成光电半导体芯片10的外壳的一部分。由于光学元件130附接到半导体本体100的第一主表面101的特征，且此外，光电半导体器件的端子与被设置在半导体本体100的第二主表面102之上的第一接触部126和第二接触部127电连接，封装的尺寸仅仅超过半导体芯片本身的尺寸。结果，光电半导体芯片可以芯片尺寸封装形成。同时，由于被设置在半导体本体100的第一主表面101之上的光学元件130的存在，因此可保护光电半导体芯片的发光面。
具体而言，当光学元件130经由间隔材料135附接时，可在发光表面101和光学元件之间形成间隙134。结果，可进一步保护发光表面101。由于导电件120被设置在半导体本体100的第一主表面101之上并且光学元件130被设置在第一主表面101之上的特征的组合，因此间隙134被设置在发光面与光学元件之间，可通过从第二主表面102延伸到第一主表面110的接触元件125与有源区110电接触。由于该接触元件125的存在，因此可从半导体芯片的底侧接触光电半导体芯片。
在下文中，将对制造光电半导体芯片的方法进行说明。起点是工件15，其可是例如半导体晶片(半导体衬底105)，包括外延生长的半导体层和光电半导体芯片的形成在半导体本体100的第一主表面101之上和形成在半导体本体100的第二主表面10之上的另外的元件。例如，半导体衬底105可是GaAs衬底。GaAs衬底的厚度可小于500微米，例如小于200微米。
外延生长层包括实现第一和第二腔反射镜115、117的层的AlGaAs层和包括GaAs多量子阱的有源区。可在半导体本体100的第一主表面101之上形成介电层113并且可将其图案化。此外，可在介电层之上形成导电层(例如金层)，并且可图案化导电层以形成例如导电件109和进一步的接触材料122。此外，在半导体本体的第一主表面101之上形成导电层之后，可使半导体衬底105变薄。此后，可在半导体本体100的第二主表面102之上形成金属层。在完成制造工艺之后，金属层可形成第二接触部127。可使半导体衬底105变薄，从而可在后面的处理步骤中形成接触开口129。
图2A示出了工件实例。
此后，如图2B所示，可在半导体本体100的第一主表面101之上形成间隔材料135的部分。例如，间隔材料135的部分可形成于在稍后的处理阶段中将要切割为单个芯片的区域中。例如，间隔材料135可被形成在芯片的切口区域中。例如，如图2B所示，间隔材料135被形成在接触材料122之上。例如，间隔物材料135可通过旋涂来施加，随后图案化间隔物材料135的工艺(例如光刻工艺)，然后蚀刻。根据进一步的实施方式，可使用剥离工艺。
此后，工件15可被附接到包括透镜132的载体131上。例如，透镜132可由聚合物材料制成并且可被设置在载体131的与工件15相邻的一侧上。例如，透镜的横向延伸或水平宽度可是10微米至50微米。根据实施例，可在一个台面之上设置一个以上的透镜。例如，大约可在一个台面139上形成五个透镜。台面的宽度可是大约大于10微米，例如32微米。由于包括透镜132的载体131相对于工件15(例如晶片)对准，因此可以简化的方式实现发光区域109和透镜之间的光学对准。例如，可使用光刻对准方法实现对准，例如使用载体131和工件15上的对准标记。载体131实现用于执行接下来的处理步骤的处理载体。更详细地，工件的机械稳定性由于载体131的存在而增加。如已经描述的，可选择间隔材料135的厚度以在半导体本体100的第一主表面与光学元件130之间实现期望的距离。因此，通过将间隔材料135的厚度设置在大于30微米且小于100微米的范围内，如上，可准确地设置半导体本体100的第一主表面与光学元件130之间的距离。
图2C示出了所得结构的实例。此后，如图2D所示，在半导体本体100中从第二主表面102的一侧形成接触开口129。接触开口129经由半导体本体100延伸至接触材料122。例如，接触开口129的直径可是10至50微米。例如，接触开口129可通过蚀刻(例如干蚀刻)形成。此后，在所得表面之上形成绝缘材料123。绝缘材料123覆盖接触开口129的侧壁。
图2E示出了所得结构的实例。此后，执行蚀刻工艺以图案化绝缘层123。具体而言，从第二接触部127的多个部分去除绝缘层123。此外，从接触材料122的下表面去除绝缘层123。
图2F示出了所得结构的实例。此后，可在工件的所得背面部分之上形成另一导电材料124。例如，可沉积金并且可进一步对其图案化以与接触材料122电接触。结果，第一接触部126被形成为与半导体本体100的第二主表面102成紧密的空间关系。
图2G示出了所得结构的实例。在下一步骤中，可沉积隔离阻焊层136以将第一接触部126与第二接触部127电隔离。此后，可将工件15切切割成单个半导体芯片。
通常，参考本文实施例描述的光电半导体芯片10旨在表示由该切割工艺产生的基于半导体的部件。更详细地，在晶片级上制造了光电半导体芯片的部件。
图2H示出了所得光电半导体芯片的实例。光电半导体芯片可横向延伸大约50至500微米。例如，可在单个芯片中被设置4个以上大约10×10大小的发光区域109。
根据进一步的实施例，透镜132可被设置在载体131的远离半导体本体100的一侧上。为了制造根据这些实施例的光电半导体芯片10，从图2B所示的工件开始，载体131可以与之前相对于图2B和图2C所讨论的类似的方式附接到工件15上。不同于这些实施例，载体131可不包括透镜132。
图3A示出了所得结构的实例。
此后，执行参照图2D至图2G描述的进一步处理步骤。图3B示出了所得结构的实例。
然后，将透镜132附接到载体131的表面上，该表面远离半导体本体100。图3C示出了所得结构的实例。
此后，将工件15切割成单个光电半导体芯片10，例如如图1B所示。
图4概述了根据实施例的方法。如图所示，一种制造光电半导体芯片的方法包括形成包括半导体本体的晶片(S100)，包括在水平平面中形成多个有源区，有源区被配置为产生电磁辐射。该方法还包括在半导体本体的第一主表面之上形成导电件(S110)，导电件被配置为将至少两个相邻的有源区彼此电连接。该方法还包括在半导体本体的第一主表面之上形成光学元件(S120)以及形成从第一主表面延伸到半导体本体的第二主表面的接触元件(S130)。该方法还包括将接触元件与第一主表面之上的接触材料电连接(S140)。该方法还可包括在将接触元件与第一主表面之上的接触材料电连接之后，将晶片切割(S150)成单个芯片。
如上所说明的，由于上述的方法，可基于晶片级工艺将单个像素阵列附接到光学元件上。此外，可在晶片级工艺中形成与像素阵列的电接触。因而，可以简化且合算的方式制造光电半导体芯片。由于在晶片级上进行处理，因此还可在晶片级上进行功能测试，借此可进一步简化处理。此外，由于使用包括光学元件的载体来处理工件，因此可以简单的方式实现光学元件和发光区域109的对准。所得光电半导体芯片实现了芯片尺寸封装，包括光学元件和用于接触像素阵列的接触部。结果，可减小光电半导体器件的尺寸。
图5示出了包括光电半导体芯片10的电子设备30。根据实施例，电子设备30可是包括光电半导体芯片10和检测器20的飞行时间传感器。检测器20可被配置为检测已经由光电半导体芯片发射并且已经被诸如用户之类的物件反射的电磁辐射。电子设备20还可包括处理装置25。根据实施例，如果电子设备20实现飞行时间传感器，则处理装置25可被配置为处理由检测器20检测到的信号。根据实施例，处理装置25可被配置为进行面部识别。根据其它实施例，电子设备30可是移动电话、智能手机、平板电脑、计算机、膝上型电脑、真空吸尘器或其他家用电器、卫浴和其他设施。
虽然上文已经描述了本发明的实施例，但是显然可实施其它实施例。例如，其它实施例可包括权利要求中记载的特征的任何子组合或上文给出的实例中描述的元件的任何子组合。因此，所附权利要求书的精神和范围不应限于本文包含的实施例的描述。
参考标记列表
10 光电半导体芯片
15 工件
20 探测器
25 处理装置
30 电子设备
100 半导体本体
101 第一主表面
102 第二主表面
103 第一半导体层
104 第二半导体层
105 半导体衬底
106 有源层
109 发光区域
110 有源区
113 介电层
115 第一谐振腔反射镜
117 第二谐振腔反射镜
118 孔
119 阻挡层
120 导电件
122 接触材料
123 绝缘层
124 导电层
125 接触元件
126 第一接触部
127 第二接触部
129 接触开口
130 光学元件
131 载体
132 透镜
134 间隙
135 间隔材料
136 隔离阻焊层
138 隔离沟槽
139 台面
140 激光二极管。

Claims (21)

1.一种光电半导体芯片(10)，包括：
半导体本体(100)，包括被配置为产生电磁辐射的多个有源区(110)，所述多个有源区(110)被设置在水平平面上；
导电件(120)，被配置为将至少两个相邻的所述有源区彼此电连接，所述导电件(120)被设置在所述半导体本体(100)的第一主表面(101)之上；
接触元件(125)，该接触元件从所述第一主表面(101)延伸到所述半导体本体(100)的第二主表面(102)并且经由所述第一主表面(101)之上的接触材料(122)与至少一个所述有源区(110)电连接；以及
光学元件(130)，被设置在所述半导体本体(100)的所述第一主表面(101)之上。
2.根据权利要求1所述的光电半导体芯片(10)，其中，所述光学元件(130)包括附接到载体(131)的透镜(132)。
3.根据权利要求2所述的光电半导体芯片(10)，其中，所述光学元件(130)被设置在所述半导体本体(100)的所述第一主表面(101)之上，使得在所述光学元件(130)与所述半导体本体(100)的所述第一主表面(101)之间形成间隙(134)。
4.根据权利要求2或3所述的光电半导体芯片(10)，其中，所述透镜(132)被设置在所述光学元件(130)的面向所述半导体本体(100)的一侧上。
5.根据权利要求2或3所述的光电半导体芯片(10)，其中，所述透镜(132)被设置在所述光学元件(130)的远离所述半导体本体(100)的一侧上。
6.根据权利要求2至5中任一项所述的光电半导体芯片(10)，其中，所述载体(131)形成所述光电半导体芯片(10)的外壳的一部分。
7.根据前述权利要求中任一项所述的光电半导体芯片(10)，其中，还包括间隔材料(135)，
所述间隔材料(135)被设置在所述半导体本体(100)的所述第一主表面(101)的多个部分之上，所述半导体本体(100)的所述第一主表面(101)的另外多个部分未被所述间隔材料(135)覆盖，
所述光学元件(130)经由所述间隔材料(135)附接到所述半导体本体(100)的所述第一主表面(101)上。
8.根据前述权利要求中任一项所述的光电半导体芯片(10)，包括多个激光二极管(140)，至少多个所述有源区(110)形成所述激光二极管(140)的一部分。
9.根据权利要求8所述的光电半导体芯片(10)，其中，所述激光二极管(140)是垂直腔面发射激光器。
10.根据前述权利要求中任一项所述的光电半导体芯片(10)，其中，所述半导体本体(100)包括半导体衬底(105)以及在所述半导体衬底之上外延生长的半导体层，所述外延生长的半导体层包括第一导电类型的第一半导体层(103)和第二导电类型的第二半导体层(104)，所述有源区(110)形成所述外延生长的半导体层的一部分并被设置在所述第一半导体层(103)与所述第二半导体层(104)之间。
11.根据权利要求10所述的光电半导体芯片(10)，还包括与所述第一半导体层(103)电连接的第一接触部(126)和与所述第二半导体层(104)电连接的第二接触部(127)，所述第一接触部和所述第二接触部(126、127)被设置为与所述半导体衬底(105)的第二主表面(102)相邻。
12.根据权利要求10或11所述的光电半导体芯片(10)，其中，所述半导体衬底(105)的所述第二主表面(102)形成所述光电半导体芯片(10)的外壳的一部分。
13.一种包括根据前述权利要求中任一项所述的光电半导体芯片(10)的电子设备(30)。
14.根据权利要求13所述的电子设备，其中，所述电子设备选自包括飞行时间传感器、移动电话、智能手机、平板电脑、计算机、膝上型电脑、真空吸尘器或其他家用电器、卫浴或其他设施的组。
15.一种制造光电半导体芯片(10)的方法，包括：
形成包括半导体本体(100)的晶片(S100)，包括在水平平面中形成多个有源区(110)，所述有源区(110)被配置为产生电磁辐射；
在所述半导体本体(100)的第一主表面(101)之上形成(S110)导电件(120)，所述导电件(120)被配置为将至少两个相邻的所述有源区(110)彼此电连接；
在所述半导体本体(100)的所述第一主表面(101)之上形成(S120)光学元件(130)；
形成(S130)从所述第一主表面(101)延伸到所述半导体本体(100)的第二主表面(102)的接触元件(125)；以及
将所述接触元件(125)与所述第一主表面(101)之上的接触材料(122)电连接(S140)。
16.根据权利要求15所述的方法，其中，还包括在将所述接触元件(125)与所述第一主表面(101)之上的接触材料(122)电连接之后，将所述晶片切割(S150)成单个芯片(10)。
17.根据权利要求15或16所述的方法，其中，在所述半导体本体(100)的所述第一主表面(101)之上形成所述光学元件(130)包括将载体(131)附接到所述半导体本体(100)上。
18.根据权利要求17所述的方法，其中，在形成所述接触元件(125)之前进行附接。
19.根据权利要求18所述的方法，其中，所述载体(131)包括透镜(132)。
20.根据权利要求19所述的方法，还包括在形成所述接触元件(125)之后并且在将所述晶片切割成单个芯片之前将所述透镜(132)附接到所述载体(131)上。
21.根据权利要求17至20中任一项所述的方法，其中，将所述载体(131)附接到所述半导体本体(100)上包括：
在所述第一主表面(101)的多个部分之上形成间隔材料(135)并且使所述第一主表面的另外多个部分裸露；以及
将所述载体(131)附接到所述间隔材料(135)上。
CN201980098488.7A 2019-09-18 2019-09-18 包括接触元件的光电半导体芯片和制造光电半导体芯片的方法 Pending CN114128066A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2019/075023 WO2021052574A1 (en) 2019-09-18 2019-09-18 Optoelectronic semiconductor chip comprising a contact element and method of manufacturing an optoelectronic semiconductor chip

Publications (1)

Publication Number Publication Date
CN114128066A true CN114128066A (zh) 2022-03-01

Family

ID=67999640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980098488.7A Pending CN114128066A (zh) 2019-09-18 2019-09-18 包括接触元件的光电半导体芯片和制造光电半导体芯片的方法

Country Status (5)

Country Link
US (1) US20220344899A1 (zh)
KR (1) KR102612511B1 (zh)
CN (1) CN114128066A (zh)
DE (1) DE112019007731T5 (zh)
WO (1) WO2021052574A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722553A (zh) * 2004-03-05 2006-01-18 安捷伦科技有限公司 具有集成透镜的垂直腔表面发射激光器
CN103797597A (zh) * 2011-09-20 2014-05-14 皇家飞利浦有限公司 发光模块、灯、照明器和显示装置
US20170350581A1 (en) * 2016-06-07 2017-12-07 Heptagon Micro Optics Pte. Ltd. Eye-safe optoelectronic module
WO2018147963A1 (en) * 2017-02-08 2018-08-16 Princeton Optronics, Inc. Vcsel illuminator package including an optical structure integrated in the encapsulant

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151317B2 (ja) * 2007-08-28 2013-02-27 富士ゼロックス株式会社 面発光型半導体レーザ装置およびその製造方法
US8290008B2 (en) * 2009-08-20 2012-10-16 International Business Machines Corporation Silicon carrier optoelectronic packaging
US8675706B2 (en) * 2011-12-24 2014-03-18 Princeton Optronics Inc. Optical illuminator
US10630053B2 (en) * 2015-07-30 2020-04-21 Optipulse Inc. High power laser grid structure
CN109716600A (zh) * 2016-09-19 2019-05-03 苹果公司 集成在硅控制底板上的竖直发射器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722553A (zh) * 2004-03-05 2006-01-18 安捷伦科技有限公司 具有集成透镜的垂直腔表面发射激光器
CN103797597A (zh) * 2011-09-20 2014-05-14 皇家飞利浦有限公司 发光模块、灯、照明器和显示装置
US20170350581A1 (en) * 2016-06-07 2017-12-07 Heptagon Micro Optics Pte. Ltd. Eye-safe optoelectronic module
WO2018147963A1 (en) * 2017-02-08 2018-08-16 Princeton Optronics, Inc. Vcsel illuminator package including an optical structure integrated in the encapsulant

Also Published As

Publication number Publication date
US20220344899A1 (en) 2022-10-27
WO2021052574A1 (en) 2021-03-25
DE112019007731T5 (de) 2022-06-09
KR20220041215A (ko) 2022-03-31
KR102612511B1 (ko) 2023-12-08

Similar Documents

Publication Publication Date Title
US10756515B2 (en) Single-chip series connected VCSEL array
US11482835B2 (en) VCSEL device with multiple stacked active regions
US20060014310A1 (en) Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
KR20150058504A (ko) 광전자 소자를 제조하기 위한 방법
KR101007117B1 (ko) 반도체 발광소자 및 그 제조방법
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
US20110019709A1 (en) Semiconductor device and method of manufacturing the same
KR20130054416A (ko) 광전자 반도체 칩
US12034271B2 (en) Optoelectronic semiconductor device with first and second optoelectronic elements
CN114450862A (zh) 底发射多结vcsel阵列
KR102612511B1 (ko) 접촉 엘리먼트를 포함하는 광전자 반도체 칩 및 광전자 반도체 칩을 제조하는 방법
KR101863129B1 (ko) 광전자 반도체 소자의 제조 방법, 및 광전자 반도체 소자
CN112151520B (zh) 具有单片集成结构的光电收发芯片、其制作方法与应用
JP2005505133A (ja) 窒化物−化合物半導体をベースとする半導体デバイスの製造方法
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
CN111727535A (zh) 利用机械特征和贯穿硅通孔集成在硅基座上的量子点激光器
US20220190222A1 (en) Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device
US20230006417A1 (en) Optoelectronic semiconductor component with individually controllable contact elements, and method for producing the optoelectronic semiconductor component
US12087878B2 (en) Optoelectronic semiconductor device having dielectric layers, and method for manufacturing the same
WO2023142147A1 (en) Micro led structure and micro display panel
KR102533329B1 (ko) 표면광방출레이저 패키지
US20220093826A1 (en) Optoelectronic semiconductor device having dielectric layers, and method for manufacturing the same
CN113872046A (zh) 具有多个堆叠活性区的vcsel设备
WO2022243014A1 (en) Method of manufacturing a semiconductor device and semiconductor device
JP2024526040A (ja) 光電子半導体デバイス、光電子半導体デバイスのアレイ、及び光電子半導体デバイスを製造する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination