CN207719244U - 热电冷却基板及集成电路芯片 - Google Patents
热电冷却基板及集成电路芯片 Download PDFInfo
- Publication number
- CN207719244U CN207719244U CN201721831263.2U CN201721831263U CN207719244U CN 207719244 U CN207719244 U CN 207719244U CN 201721831263 U CN201721831263 U CN 201721831263U CN 207719244 U CN207719244 U CN 207719244U
- Authority
- CN
- China
- Prior art keywords
- loading plate
- sub
- layer
- hole
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000011068 loading method Methods 0.000 claims abstract description 122
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 5
- 238000001816 cooling Methods 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 143
- 238000000034 method Methods 0.000 description 14
- 238000003475 lamination Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 238000003466 welding Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000002345 surface coating layer Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005619 thermoelectricity Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种热电冷却基板及集成电路芯片，该热电冷却基板包括承载板，承载板上设有至少一个与热电耦合器件相对应的器件通孔组，热电耦合器件嵌入器件通孔组内，热电耦合器件对应的位置设有裸露出热电耦合器件上的管脚的开孔，承载板上还设有穿透承载板的穿模通孔，穿模通孔内填镀通孔金属，承载板的底部和顶部分别设有与通孔金属和管脚电连接的内层布线层，内层布线层上设有覆盖内层布线层的外层介质层，外层介质层与穿模通孔对应的位置设有盲孔，外层介质层上设有通过盲孔与管脚电连接的外层布线层，外层布线层覆盖外层介质层，外层布线层上设有覆盖外层布线层的阻焊层。实施本实用新型，提高集成电路芯片的散热功能，实现小型化。
Description
技术领域
本实用新型涉及微电子技术领域，尤其涉及一种热电冷却基板及集成电路芯片。
背景技术
随着现代电子技术发展，模块及器件的集成和小型化要求越来越高，尤其是现在随着芯片功能不断增强，芯片所带来的功耗也越来越高，芯片工作过程中发生热量也越来越多，小尺寸的封装要求更是加剧了封装散热的问题的严重性。
热电冷却是利用了热电转换的原理，在模组中施加一定电压就可以实现其两面形成温度差，将冷端朝向芯片面，从而将芯片功耗所带来的功耗有效的传递到模块系统板上，从而起到冷却芯片的功能。
现有利用热电冷却技术进行散热方式主要是通过外接散热装置实现，例如，专利号为“TW201642409A”的专利提出了一种包含双向热电冷却器的层叠封装(POP)装置，以实现双向主动散热，然而，采用现有的散热装置在与其他芯片封装时，由于增加了散热装置使封装了散热装置的系统体积增大，无法实现其封装的小型化，并且因强制水冷导致增加封装了散热装置的系统的搭建难度，增加成本。
实用新型内容
本实用新型的目的在于克服现有技术无法实现散热装置小型化的技术问题，提供一种热电冷却基板及集成电路芯片。
本实用新型的技术方案提供一种热电冷却基板，包括承载板，所述承载板上设有至少一个与热电耦合器件相对应的器件通孔组，所述热电耦合器件嵌入所述器件通孔组内，所述热电耦合器件对应的位置设有裸露出所述热电耦合器件上的管脚的开孔，所述承载板上还设有穿透所述承载板的穿模通孔，所述穿模通孔内填镀通孔金属，所述承载板的底部和顶部分别设有与所述通孔金属和所述管脚电连接的内层布线层，所述内层布线层上设有覆盖所述内层布线层的外层介质层，所述外层介质层与所述穿模通孔对应的位置设有盲孔，所述外层介质层上设有通过所述盲孔与所述管脚电连接的外层布线层，所述外层布线层覆盖所述外层介质层，所述外层布线层上设有覆盖所述外层布线层的阻焊层。
进一步的，所述承载板的底部设有焊球阵列球。
进一步的，所述承载板还包括第一子承载板和第二子承载板，所述第一子承载板上设有至少一个与所述热电耦合器件相对应的第一器件子通孔组，所述第二子承载板上设有至少一个与所述热电耦合器件相对应的第二器件子通孔组，所述热电耦合器件嵌入所述第一器件子通孔组和所述第二器件子通孔组内。
进一步的，所述第一子承载板的顶部设有与所述第一器件子通孔组内的所述热电耦合器件电连接的第一互连布线层，所述第二子承载板的底部设有与所述第二器件子通孔组内的所述热电耦合器件电连接的第二互连布线层，所述第二子承载板的底部叠加在所述第一子承载板的顶部。
进一步的，所述器件通孔组为多个，多个所述器件通孔组均匀间隔设置在所述承载板上。
进一步的，所述热电耦合器件包括N型器件和P型器件，每个所述器件通孔组包括两个器件子通孔，所述N型器件和所述P型器件分别嵌入两个所述器件子通孔内。
本实用新型的技术方案提供一种集成电路芯片，其特征在于，包括如前所述的热电冷却基板和集成电路芯片晶圆，所述集成电路芯片晶圆叠加在与所述热电耦合器件位置对应的所述热电冷却基板的顶部。
采用上述技术方案后，具有如下有益效果：将热电耦合器件嵌入到承载板中，使承载板内部形成互联，使用时，将集成热电耦合器件的承载板与集成电路芯片进行封装，将集成电路芯片产生的热量通过热电耦合器件扩散，实现在不影响原有承载板的尺寸的同时，提高集成电路芯片的散热功能，实现小型化。
附图说明
参见附图，本实用新型的公开内容将变得更易理解。应当理解：这些附图仅仅用于说明的目的，而并非意在对本实用新型的保护范围构成限制。图中：
图1是本实用新型一实施例提供的一种热电冷却基板的结构示意图；
图2是本实用新型可选实施例提供的一种热电冷却基板的结构示意图；
图3是本实用新型一实施例提供的一种集成电路芯片的结构示意图；
图4是本实用新型可选实施例提供的一种集成电路芯片的结构示意图。
具体实施方式
下面结合附图来进一步说明本实用新型的具体实施方式。
容易理解，根据本实用新型的技术方案，在不变更本实用新型实质精神下，本领域的一般技术人员可相互替换的多种结构方式以及实现方式。因此，以下具体实施方式以及附图仅是对本实用新型的技术方案的示例性说明，而不应当视为本实用新型的全部或视为对实用新型技术方案的限定或限制。
在本说明书中提到或者可能提到的上、下、左、右、前、后、正面、背面、顶部、底部等方位用语是相对于各附图中所示的构造进行定义的，它们是相对的概念，因此有可能会根据其所处不同位置、不同使用状态而进行相应地变化。所以，也不应当将这些或者其他的方位用语解释为限制性用语。
实施例一
如图1所示，图1是本实用新型一实施例提供的一种热电冷却基板的结构示意图，包括承载板101，承载板101上设有至少一个与热电耦合器件102相对应的器件通孔组103，热电耦合器件102嵌入器件通孔组103内，热电耦合器件102对应的位置设有裸露出热电耦合器件102上的管脚的开孔104，承载板101上还设有穿透承载板101的穿模通孔105，穿模通孔105内填镀通孔金属106，承载板101的底部和顶部分别设有与通孔金属106和管脚电连接的内层布线层107，内层布线层107上设有覆盖内层布线层107的外层介质层108，外层介质层108与穿模通孔105对应的位置设有盲孔109，外层介质层108上设有通过盲孔109与管脚电连接的外层布线层110，外层布线层110覆盖外层介质层108，外层布线层110上设有覆盖外层布线层110的阻焊层111。
具体的，热电冷却基板采用以下步骤进行封装而成：
步骤S1001，备料开槽：选取与埋置的热电耦合器件102厚度匹配的承载板101，通过激光加工或机械加工的方式按照与热电耦合器件102匹配的尺寸加工相应的器件通孔组103，用于嵌入热电耦合器件102，器件通孔组103的数量与热电耦合器件102的尺寸有关，热电耦合器件102的尺寸越大，器件通孔组103的数量越多，多个器件通孔组103均匀间隔设置在承载板101上；
步骤S1002，埋置器件：热电耦合器件102包括N型器件1021和P型器件1022，每个器件通孔组103包括两个器件子通孔1031，分别将N型器件1021和P型器件1022分别嵌入埋置两个器件子通孔1031内，主要是通过承载板层压的方式实现，在此步骤中需要选取含胶量比较多半固化材料，通过高温或真空层压方式实现热电耦合器件102的承载板内埋。N型器件1021和P型器件1022通过间隔埋置方式进行排布，最终实现其串联方式；
步骤S1003，器件互连开窗：通过激光钻孔或光敏材料曝光显影等工艺方法实现N型器件1021和P型器件1022的上下电极的开孔104，要求实现露出电极金属，同时N型器件1021和P型器件1022的pad上无胶体的残留，在激光钻孔等工艺后通过除胶渣的方式实现；
步骤S1004，穿模通孔制作：在制作好的线路层对应互连位置以及外层线路互连的位置加工机械钻孔，并对孔内残胶进行清除；
步骤S1005，穿模通孔金属化：在所制作的穿模通孔105内填镀金属；
步骤S1006，内层布线层制作：通过化学镀铜，电镀，塞孔，磨平，化铜、二次电镀以及图形转移加工等步骤实现对内层布线层107的制作，并完成整个冷却模组的互连的同时实现模组外部的供电的连接；
步骤S1007，外层介质层层压：在内层布线层107上面叠层半固化材料以及铜箔材料，通过层压方式实现外层介质层108的制作；
步骤S1008，叠层盲孔的加工：在相应芯片互连和外部互连的pad位置通过激光钻孔工艺方式进行盲孔109的加工；
步骤S1009，外层线路制作：通过填孔电镀的工艺方法实现盲孔109的电镀以及表层线路层金属的制作，并曝光显影图形转移和蚀刻等工艺手段实现外层布线层110制作；
步骤S1010，阻焊绿油及表面涂覆层制作：在外层布线层110丝印或层压一层阻焊层111，通过曝光显影工艺方式实现焊接pad区域的开窗。
本实用新型提供的热电冷却基板，将热电耦合器件嵌入到承载板中，使承载板内部形成互联，使用时，将集成热电耦合器件的承载板与集成电路芯片进行封装，将集成电路芯片产生的热量通过热电耦合器件扩散，实现在不影响原有承载板的尺寸的同时，提高集成电路芯片的散热功能，实现小型化。
在其中一个实施例中，承载板101还包括设置在承载板101的底部的焊球阵列球112。
具体的，在承载板101的底部通过倒装焊工艺制作与芯片相连接的微凸块(microbump)，该bump的材料可以为铜柱凸块(Copper pillar bump)等，实现与外界互连，也可以通过栅格阵列封装(Land Grid Array，LGA)、方形扁平无引脚封装(Quad Flat No-leadPackage，QFN)等焊盘形式实现外界互连。通过在承载板101的底部设置焊球阵列球，实现热电冷却基板与外界互连。
实施例二
如图2所示，图2是本实用新型可选实施例提供的一种热电冷却基板的结构示意图，包括承载板201，承载板201还包括第一子承载板202和第二子承载板203，第一子承载板202上设有至少一个与热电耦合器件204相对应的第一器件子通孔组205，第二子承载板203上设有至少一个与热电耦合器件204相对应的第二器件子通孔组206，热电耦合器件204嵌入第一器件子通孔组205和第二器件子通孔组206内，第一子承载板202的顶部设有与第一器件子通孔组205内的热电耦合器件204电连接的第一互连布线层207，第二子承载板203的底部设有与第二器件子通孔组206内的热电耦合器件204电连接的第二互连布线层208，第二子承载板203的底部叠加在第一子承载板202的顶部，热电耦合器件204对应的位置设有裸露出热电耦合器件204上的管脚的开孔209，承载板201上还设有穿透承载板201的穿模通孔210，穿模通孔210内填镀通孔金属211，承载板201的底部和顶部分别设有与通孔金属211和管脚电连接的内层布线层212，内层布线层212上设有覆盖内层布线层212的外层介质层213，外层介质层213与穿模通孔210对应的位置设有盲孔214，外层介质层213上设有通过盲孔214与管脚电连接的外层布线层215，外层布线层215覆盖外层介质层213，外层布线层215上设有覆盖外层布线层215的阻焊层216。
具体的，热电冷却基板采用以下步骤进行封装而成：
步骤S2001，备料开槽：选取与埋置的热电耦合器件204厚度匹配的第一子承载板202和第二子承载板203，通过激光加工或机械加工的方式按照与热电耦合器件204匹配的尺寸加工相应的第一器件子通孔组205和第二器件子通孔组206，用于嵌入热电耦合器件204，第一器件子通孔组205和第二器件子通孔组206的数量与热电耦合器件204的尺寸有关，热电耦合器件204的尺寸越大，第一器件子通孔组205和第二器件子通孔组206的数量越多，多个第一器件子通孔组205和第二器件子通孔组206分别均匀间隔设置在第一子承载板202和第二子承载板203上；
步骤S2002，埋置器件：热电耦合器件204包括N型器件2041和P型器件2042，每个第一器件子通孔组205和第二器件子通孔组206分别包括两个器件子通孔2051，分别将N型器件2041和P型器件2042嵌入埋置两个器件子通孔2051内，主要是通过承载板层压的方式实现，在此步骤中需要选取含胶量比较多半固化材料，通过高温或真空层压方式实现热电耦合器件204的承载板内埋。N型器件2041和P型器件2042通过间隔埋置方式进行排布，最终实现其串联方式；
步骤S2003，器件互连开窗：通过激光钻孔或光敏材料曝光显影等工艺方法实现N型器件2041和P型器件2042的上下电极的开孔306，要求实现露出电极金属，同时N型器件2041和P型器件2042的pad上无胶体的残留，在激光钻孔等工艺后通过除胶渣的方式实现；
步骤S2004，互连线路制作：通过化学镀或物理气相沉积(Physical VaporDeposition，PVD)方式在第一子承载板202和第二子承载板203的顶部实现制作一层种子层，然后通过电镀方式加工线路金属层，并通过线路层将埋置器件实现串联连接，从而在承载板内部形成热电冷却模块；另外分别制作上下两层器件时候分别进行上层或下层的第一互连布线层207和第二互连布线层208的制作；
步骤S2005，叠层结合：将分别埋置有热电耦合器件204的第一子承载板202和第二子承载板203制作好第一互连布线层207和第二互连布线层208之后进行对应的叠层，叠层粘结通过半固化层压工艺实现；
步骤S2006，穿膜通孔制作：在第一子承载板202和第二子承载板203上制作穿透第一子承载板202和第二子承载板203的穿模通孔210，并对孔内残胶进行清除，第一子承载板202和第二子承载板203的互连是通过穿模通孔210结构实现并联，从而可以实现冷却级联的关系；
步骤S2007，穿模通孔金属化：在所制作的穿模通孔210内填镀金属；
步骤S2008，内层布线层制作：通过化学镀铜，电镀，塞孔，磨平，化铜、二次电镀以及图形转移加工等步骤实现对内层布线层212的制作，并完成整个冷却模组的互连的同时实现模组外部的供电的连接；
步骤S2009，外层介质层层压：在内层布线层212上面叠层半固化材料以及铜箔材料，通过层压方式实现外层介质层213的制作；
步骤S2010，叠层盲孔的加工：在相应芯片互连和外部互连的pad位置通过激光钻孔工艺方式进行盲孔214的加工；
步骤S2011，外层线路制作：通过填孔电镀的工艺方法实现盲孔214的电镀以及表层线路层金属的制作，并曝光显影图形转移和蚀刻等工艺手段实现外层布线层215制作；
步骤S2012，阻焊绿油及表面涂覆层制作：在外层布线层215丝印或层压一层阻焊层216，通过曝光显影工艺方式实现焊接pad区域的开窗。
本实用新型提供的热电冷却基板，将热电耦合器件嵌入到承载板中，使承载板内部形成互联，使用时，将集成热电耦合器件的承载板与集成电路芯片进行封装，将集成电路芯片产生的热量通过热电耦合器件扩散，实现在不影响原有承载板的尺寸的同时，提高集成电路芯片的散热功能，实现小型化。
在其中一个实施例中，承载板201还包括设置在承载板201的底部的焊球阵列球217。通过在承载板的底部设置焊球阵列球，实现热电冷却基板与外界互连。
实施例三
如图3所示，图3是本实用新型一实施例提供的一种集成电路芯片的结构示意图，包括热电冷却基板301和集成电路芯片晶圆302，热电冷却基板301包括承载板303，承载板303上设有至少一个与热电耦合器件304相对应的器件通孔组305，热电耦合器件304嵌入器件通孔组305内，热电耦合器件304对应的位置设有裸露出热电耦合器件304上的管脚的开孔306，承载板303上还设有穿透承载板303的穿模通孔307，穿模通孔307内填镀通孔金属308，承载板303的底部和顶部分别设有与通孔金属308和管脚电连接的内层布线层309，内层布线层309上设有覆盖内层布线层309的外层介质层310，外层介质层310与穿模通孔307对应的位置设有盲孔311，外层介质层310上设有通过盲孔311与管脚电连接的外层布线层312，外层布线层312覆盖外层介质层310，外层布线层312上设有覆盖外层布线层312的阻焊层313，集成电路芯片晶圆302叠加在与热电耦合器件304位置对应的热电冷却基板301的顶部。
本实用新型提供的集成电路芯片，将热电耦合器件嵌入到承载板中，使承载板内部形成互联，然后将集成热电耦合器件的承载板与集成电路芯片进行封装，将集成电路芯片产生的热量通过热电耦合器件扩散，实现在不影响原有承载板的尺寸的同时，提高集成电路芯片的散热功能，实现小型化。
在其中一个实施例中，承载板303还包括设置在承载板303的底部的焊球阵列球314。通过在承载板的底部设置焊球阵列球，实现热电冷却基板与外界互连。
实施例四
如图4所示，图4是本实用新型可选实施例提供的一种集成电路芯片，包括热电冷却基板401和集成电路芯片晶圆402，热电冷却基板401包括承载板403，承载板403还包括第一子承载板404和第二子承载板405，第一子承载板404上设有至少一个与热电耦合器件406相对应的第一器件子通孔组407，第二子承载板405上设有至少一个与热电耦合器件406相对应的第二器件子通孔组408，热电耦合器件406嵌入第一器件子通孔组407和第二器件子通孔组408内，第一子承载板404的顶部设有与第一器件子通孔组407内的热电耦合器件406电连接的第一互连布线层409，第二子承载板405的底部设有与第二器件子通孔组408内的热电耦合器件406电连接的第二互连布线层410，第二子承载板405的底部叠加在第一子承载板404的顶部，热电耦合器件406对应的位置设有裸露出热电耦合器件406上的管脚的开孔411，承载板403上还设有穿透承载板403的穿模通孔412，穿模通孔412内填镀通孔金属413，承载板403的底部和顶部分别设有与通孔金属413和管脚电连接的内层布线层414，内层布线层414上设有覆盖内层布线层414的外层介质层415，外层介质层415与穿模通孔412对应的位置设有盲孔416，外层介质层415上设有通过盲孔416与管脚电连接的外层布线层417，外层布线层417覆盖外层介质层415，外层布线层417上设有覆盖外层布线层417的阻焊层418。
本实用新型提供的集成电路芯片，将热电耦合器件嵌入到承载板中，使承载板内部形成互联，然后将集成热电耦合器件的承载板与集成电路芯片进行封装，将集成电路芯片产生的热量通过热电耦合器件扩散，实现在不影响原有承载板的尺寸的同时，提高集成电路芯片的散热功能，实现小型化。
在其中一个实施例中，承载板403还包括设置在承载板403的底部的焊球阵列球419。通过在承载板的底部设置焊球阵列球，实现热电冷却基板与外界互连。
以上所述的仅是本实用新型的原理和较佳的实施例。应当指出，对于本领域的普通技术人员来说，在本实用新型原理的基础上，还可以做出若干其它变型，也应视为本实用新型的保护范围。
Claims (7)
1.一种热电冷却基板，其特征在于，包括承载板，所述承载板上设有至少一个与热电耦合器件相对应的器件通孔组，所述热电耦合器件嵌入所述器件通孔组内，所述热电耦合器件对应的位置设有裸露出所述热电耦合器件上的管脚的开孔，所述承载板上还设有穿透所述承载板的穿模通孔，所述穿模通孔内填镀通孔金属，所述承载板的底部和顶部分别设有与所述通孔金属和所述管脚电连接的内层布线层，所述内层布线层上设有覆盖所述内层布线层的外层介质层，所述外层介质层与所述穿模通孔对应的位置设有盲孔，所述外层介质层上设有通过所述盲孔与所述管脚电连接的外层布线层，所述外层布线层覆盖所述外层介质层，所述外层布线层上设有覆盖所述外层布线层的阻焊层。
2.如权利要求1所述的热电冷却基板，其特征在于，所述承载板的底部设有焊球阵列球。
3.如权利要求1所述的热电冷却基板，其特征在于，所述承载板还包括第一子承载板和第二子承载板，所述第一子承载板上设有至少一个与所述热电耦合器件相对应的第一器件子通孔组，所述第二子承载板上设有至少一个与所述热电耦合器件相对应的第二器件子通孔组，所述热电耦合器件嵌入所述第一器件子通孔组和所述第二器件子通孔组内。
4.如权利要求3所述的热电冷却基板，其特征在于，所述第一子承载板的顶部设有与所述第一器件子通孔组内的所述热电耦合器件电连接的第一互连布线层，所述第二子承载板的底部设有与所述第二器件子通孔组内的所述热电耦合器件电连接的第二互连布线层，所述第二子承载板的底部叠加在所述第一子承载板的顶部。
5.如权利要求1-4任一项所述的热电冷却基板，其特征在于，所述器件通孔组为多个，多个所述器件通孔组均匀间隔设置在所述承载板上。
6.如权利要求5所述的热电冷却基板，其特征在于，所述热电耦合器件包括N型器件和P型器件，每个所述器件通孔组包括两个器件子通孔，所述N型器件和所述P型器件分别嵌入两个所述器件子通孔内。
7.一种集成电路芯片，其特征在于，包括如权利要求1-6任一项所述的热电冷却基板和集成电路芯片晶圆，所述集成电路芯片晶圆叠加在与所述热电耦合器件位置对应的所述热电冷却基板的顶部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721831263.2U CN207719244U (zh) | 2017-12-25 | 2017-12-25 | 热电冷却基板及集成电路芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721831263.2U CN207719244U (zh) | 2017-12-25 | 2017-12-25 | 热电冷却基板及集成电路芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207719244U true CN207719244U (zh) | 2018-08-10 |
Family
ID=63049586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721831263.2U Active CN207719244U (zh) | 2017-12-25 | 2017-12-25 | 热电冷却基板及集成电路芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207719244U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109818531A (zh) * | 2019-01-17 | 2019-05-28 | 重庆蓝岸通讯技术有限公司 | 基于塞贝克效应的高速控制芯片热电回收结构 |
| CN109962152A (zh) * | 2017-12-25 | 2019-07-02 | 北京万应科技有限公司 | 热电冷却基板及封装方法、集成电路芯片及封装方法 |
| CN111384007A (zh) * | 2018-12-31 | 2020-07-07 | 瞻博网络公司 | Pin二极管中的高效散热 |
-
2017
- 2017-12-25 CN CN201721831263.2U patent/CN207719244U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109962152A (zh) * | 2017-12-25 | 2019-07-02 | 北京万应科技有限公司 | 热电冷却基板及封装方法、集成电路芯片及封装方法 |
| CN109962152B (zh) * | 2017-12-25 | 2024-06-18 | 成都万应微电子有限公司 | 热电冷却基板及封装方法、集成电路芯片及封装方法 |
| CN111384007A (zh) * | 2018-12-31 | 2020-07-07 | 瞻博网络公司 | Pin二极管中的高效散热 |
| US10998252B2 (en) | 2018-12-31 | 2021-05-04 | Juniper Networks, Inc. | Efficient heat-sinking in PIN diode |
| CN109818531A (zh) * | 2019-01-17 | 2019-05-28 | 重庆蓝岸通讯技术有限公司 | 基于塞贝克效应的高速控制芯片热电回收结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104064551B (zh) | 一种芯片堆叠封装结构和电子设备 | |
| US6639324B1 (en) | Flip chip package module and method of forming the same | |
| TWI420635B (zh) | 低分佈剖面倒裝功率模組及製造方法 | |
| CN103030093B (zh) | 包括增加的热耗散能力的3d集成电子装置结构 | |
| US20180233441A1 (en) | PoP Device | |
| US9443827B2 (en) | Semiconductor device sealed in a resin section and method for manufacturing the same | |
| US20150262904A1 (en) | Package with Embedded Heat Dissipation Features | |
| CN101197356A (zh) | 多芯片封装结构与其形成方法 | |
| EP0706220A1 (en) | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging | |
| TW201714261A (zh) | 冷卻裝置 | |
| TW200950041A (en) | Flip-chip package and semiconductor chip packages | |
| CN207719244U (zh) | 热电冷却基板及集成电路芯片 | |
| EP1668685A1 (en) | Integrated electronic chip and interconnect device and process for making the same | |
| TW201246415A (en) | Through silicon via dies and packages | |
| KR102618460B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN102779808B (zh) | 集成电路封装和封装方法 | |
| CN208722864U (zh) | 多层芯片基板及多功能芯片晶圆 | |
| CN107622983A (zh) | 半导体封装装置及其制造方法 | |
| US20150187675A1 (en) | Methods and apparatus for dissipating heat from a die assembly | |
| CN105870074A (zh) | 电子封装件及其制法 | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN112509991A (zh) | 集成电路封装结构、集成电路封装单元及相关制造方法 | |
| TW200527557A (en) | Semiconductor package and method for manufacturing the same | |
| CN115527961A (zh) | 带有散热板的多芯片互连封装结构及其制备方法 | |
| US9425116B2 (en) | Integrated circuit package and a method for manufacturing an integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |