CN111383998A - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN111383998A CN111383998A CN202010190178.2A CN202010190178A CN111383998A CN 111383998 A CN111383998 A CN 111383998A CN 202010190178 A CN202010190178 A CN 202010190178A CN 111383998 A CN111383998 A CN 111383998A
- Authority
- CN
- China
- Prior art keywords
- layer
- common electrode
- substrate
- manufacturing
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000000428 dust Substances 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 abstract description 6
- 239000002245 particle Substances 0.000 description 7
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011265 semifinished product Substances 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 238000004380 ashing Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制作方法。阵列基板包括公共电极走线以及栅极走线；所述公共电极走线的表面为亲水性；所述栅极走线设于部分所述公共电极走线上，在所述公共电极走线的表面无光阻层残留。本发明通过将公共电极走线表面的亲油性或称疏水性改变为亲水性，能够减少公共电极走线与光阻层的黏附性，从而防止在制作过程中造成公共电极走线表面残留光阻层，可以较大程度提升公共电极走线的透过率，从而提升像素开口率。
Description
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及其制作方法。
背景技术
随着液晶显示器(TFT-LCD)市场竞争激烈，高解析度机种不断发展，但同时会导致像素开口率低，从而带来面板亮度较低和背光成本升高的问题。所以提高像素开口率成为液晶显示器不断发展需要重点考虑的问题。
开口率指除去每一个次像素的配线部、晶体管部分后的光线通过部分的面积和每一个次像素整体的面积之间的比例。通常不透光的面积包括数据走线，栅极走线，薄膜晶体管(TFT)本身还有储存电容，还包括不受电压控制采用黑色矩阵(black matrix)遮蔽区。一般储存电容采用设置于栅极走线或公共电极走线上方的设计，目前厂内像素设计通常采用储存电容设置于公共电极走线上方的设计，这种设计可以避免电容耦合效应，但由于需要额外增加电极走线，所以它的开口率是比较低的。
由于传统阵列基板的公共电极走线是金属材质会遮光，导致开口率较低，采用氧化铟锡(ITO)作为公共电极走线，可以显著增加其开口率，为了不增加一道光罩成本，采用半透膜掩膜板(Half-tone mask，HTM)对氧化铟锡层和金属层进行曝光制作公共电极走线和栅极走线，使阵列基板的公共电极走线区域可以透光，从而增加像素开口率，具体流程如图1所示。在沉积金属层92前先沉积一氧化铟锡层91作为公共电极走线，再沉积金属层92作为栅极走线，再上面涂布一光阻层93(PR)，用一道灰阶掩膜板(gray tone mask，GTM)或半透膜掩膜板(half-tone mask，HTM)形成有梯度的光阻层93膜厚，使栅极走线处不曝光形成较厚的光阻层93，公共电极走线电极上形成较薄的光阻层93，其他区域光阻层93被完全曝光而被显影去掉。紧接着，用铜酸和草酸分别湿法刻蚀掉没有光阻层93保护的金属层92和氧化铟锡层91，然后用氧气等离子体(O2 plasma)对光阻层93进行除尘(Ashing)处理，使较薄的光阻层93消失，较厚的光阻层93变薄。接着用双氧水系铜酸刻蚀金属层92，其可以避免对氧化铟锡层91进行刻蚀。接着，用光阻剥离液去除光阻层93。
但目前存在问题是由于对光阻层93进行除尘后存在光阻颗粒94，即湿法刻蚀后光阻颗94粒粘附在氧化铟锡层91表面不能被剥离掉，从而氧化铟锡层91表面出现较多光阻颗粒94残留，会较大程度影响公共电极走线的透过率，从而影响像素开口率。
发明内容
本发明提供一种阵列基板及其制作方法，解决了中在氧化铟锡材质的公共电极走线表面残留光阻层，较大程度地影响公共电极走线的透过率，从而影响像素开口率的技术问题。
为了解决上述问题，本发明提供一种阵列基板的制作方法，包括步骤：
在一玻璃基板上制作一衬底层，并对所述衬底层进行紫外光照射(EUV)处理，将其表面的疏水性改变为亲水性；
在所述衬底层上制作一金属层；
在所述金属层上通过涂布光刻胶的方式制作光阻层，并对所述光阻层进行图案化处理；在预制作栅极走线位置对应形成第一光阻层，在预制作公共电极走线位置对应形成第二光阻层，所述第二光阻层的厚度小于所述第一光阻层的厚度；
对所述金属层进行第一次刻蚀，形成图案化的栅极走线；
对所述衬底层进行刻蚀，形成图案化的公共电极走线；
对所述光阻层进行除尘(Ashing)处理，去除所述第二光阻层，并使得所述第一光阻层变薄；
对所述金属层进行第二次刻蚀，在所述公共电极走线的表面无光阻层残留；以及
剥离所述第一光阻，形成阵列基板。
进一步地，所述衬底层的材质包括氧化铟锡。
进一步地，对所述衬底层进行紫外光照射处理的时间至少为10秒。
进一步地，被紫外光照射处理后的所述衬底层的接触角为10°-15°。
进一步地，所述金属层的材质包括铜。
进一步地，通过采用灰阶掩膜板(gray tone mask，GTM)、狭缝掩膜板(single-slit mask，SSM)或半透膜掩膜板(half-tone mask，HTM)对所述光阻层进行图案化处理。
进一步地，使用氧气等离子体(O2 plasma)对所述光阻层进行除尘(Ashing)处理。
进一步地，通过湿法刻蚀的方式对所述金属层进行第一次刻蚀、第二次刻蚀。
进一步地，通过湿法刻蚀的方式对所述衬底层进行刻蚀形成图案化的公共电极走线。
本发明还提供一种阵列基板，包括公共电极走线以及栅极走线；所述公共电极走线的表面为亲水性；所述栅极走线设于部分所述公共电极走线上，在所述公共电极走线的表面无光阻层残留。
本发明的有益效果在于，提供一种阵列基板及其制作方法，通过将公共电极走线表面的亲油性或称疏水性改变为亲水性，能够减少公共电极走线与光阻层的黏附性，从而防止在制作过程中造成公共电极走线表面残留光阻层，可以较大程度提升公共电极走线的透过率，从而提升像素开口率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种阵列基板的制作方法的流程图；
图2为本发明实施例中的一种阵列基板的制作方法的流程图；
图3为对所述光阻层进行图案化处理后的半成品结构示意图；
图4为形成图案化的公共电极走线后的半成品结构示意图；
图5为对所述光阻层进行除尘处理后的半成品结构示意图；
图6为本发明实施例中的一种阵列基板的结构示意图。
图中部件标识如下：
1、玻璃基板，2、衬底层，21、公共电极走线，
3、金属层，31、栅极走线，4、光阻层，
41、第一光阻层，42、第二光阻层，43、光阻颗粒，
100、阵列基板。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图2、图3、图4、图5、图6所示，在本发明一实施例中，提供一种阵列基板100的制作方法，包括步骤：
S1、在一玻璃基板1上制作一衬底层2，并对所述衬底层2进行紫外光照射(EUV)处理，将其表面的疏水性改变为亲水性；
S2、在所述衬底层2上制作一金属层3；
S3、在所述金属层3上通过涂布光刻胶的方式制作光阻层4，并对所述光阻层4进行图案化处理；在预制作栅极走线31位置对应形成第一光阻层41，在预制作公共电极走线21位置对应形成第二光阻层42，所述第二光阻层42的厚度小于所述第一光阻层41的厚度；如图3所示，为对所述光阻层4进行图案化处理后的半成品结构示意图；
S4、对所述金属层3进行第一次刻蚀，形成图案化的栅极走线31；
S5、对所述衬底层2进行刻蚀，形成图案化的公共电极走线21；如图4所示，为形成图案化的公共电极走线21后的半成品结构示意图；
S6、对所述光阻层4进行除尘(Ashing)处理，去除所述第二光阻层42，并使得所述第一光阻层41变薄；如图5所示，为对所述光阻层4进行除尘处理后的半成品结构示意图，其中去除所述第二光阻层42后会残留部分光阻颗粒43在所述栅极走线31上表面；
S7、对所述金属层3进行第二次刻蚀，在所述公共电极走线21的表面无光阻层4残留，即无光阻颗粒43残留在所述公共电极走线21的表面；以及
S8、剥离所述第一光阻，形成如图6所示的阵列基板100。
由于所述衬底层2的表面经紫外光照射处理后为亲水性，即由所述衬底层2形成的所述公共电极走线21的表面为亲水性，在蚀刻所述第二光阻层42以及对所述金属层3进行第二次刻蚀后，所述公共电极走线21的表面不与去除所述第二光阻层42残留的光阻颗粒43黏附，从而在所述公共电极走线21的表面无光阻层4残留。
本实施例通过将公共电极走线21表面的亲油性或称疏水性改变为亲水性，能够减少公共电极走线21与光阻层4的黏附性，从而防止在制作过程中造成公共电极走线21表面残留光阻层4，可以较大程度提升公共电极走线21的透过率，从而提升像素开口率。
本实施例中，所述衬底层2的材质包括氧化铟锡，其为透光材质，可增加透光，提高开口率。值得注意的是，所述衬底层2通过使用氧化铟锡制作，经图案化形成所述公共电极走线21，能够导电从而避免静电释放造成面板炸伤。
本实施例中，对所述衬底层2进行紫外光照射处理的时间至少为10秒，优选为15秒、20秒、25秒、30秒、40秒。被紫外光照射处理后的所述衬底层2的接触角为10°-15°。这是由于在溅镀氧化铟锡形成所述衬底层2过程中存在碳氢化合物，经紫外光照射处理后，所述衬底层2表面的碳氢化合物被去除，表面洁净度提升，其亲油性降低，亲水性增加，接触角由60°降低到10°-55°，最大可降低到10°，优选为11°、12°、14°、15°、20°、30°、40°、50°。
本实施例中，所述金属层3的材质包括铜，其导电性能良好。
本实施例中，通过采用灰阶掩膜板(gray tone mask，GTM)、狭缝掩膜板(single-slit mask，SSM)或半透膜掩膜板(half-tone mask，HTM)对所述光阻层4进行图案化处理。
本实施例中，使用氧气等离子体(O2 plasma)对所述光阻层4进行除尘(Ashing)处理。
本实施例中，通过湿法刻蚀的方式对所述金属层3进行第一次刻蚀、第二次刻蚀。具体的，使用铜酸进行湿法刻蚀去除没有所述光阻层4覆盖保护的所述金属层3，形成所述栅极走线31并裸露部分所述衬底层2。其中铜酸优选为双氧水系铜酸。
本实施例中，通过湿法刻蚀的方式对所述衬底层2进行刻蚀形成图案化的公共电极走线21。具体的，使用草酸进行湿法刻蚀去除没有所述光阻层4、所述金属层3覆盖保护的所述衬底层2形成所述公共电极走线21。
由于所述衬底层2的表面经紫外光照射处理后为亲水性，即由所述衬底层2形成的所述公共电极走线21的表面为亲水性，在蚀刻所述第二光阻层42以及对所述金属层3进行第二次刻蚀后，所述公共电极走线21的表面不与所述第二光阻层42的残留黏附，从而在所述公共电极走线21的表面无光阻层4残留。
经实际产线验证结果表明，所述衬底层2在制作所述金属层3、所述光阻层4前未进行亲水性处理时，由所述衬底层2制作的所述公共电极走线21的表面存在大量光阻层4残留；述衬底层2在制作所述金属层3、所述光阻层4前未进行亲水性处理后，会减少所述光阻层4与所述衬底层2的黏附性，由所述衬底层2制作的所述公共电极走线21的表面光滑无光阻层4残留。
请参阅图6所示，本发明实施例还提供一种阵列基板100，通过采用上述阵列基板100的制作方法制作。所述阵列基板100包括层叠设置的公共电极走线21以及栅极走线31；所述公共电极走线21的表面为亲水性；所述栅极走线31设于部分所述公共电极走线21上，在所述公共电极走线21的表面无光阻层4残留。
本实施例中，所述衬底层2的材质包括氧化铟锡。对所述衬底层2进行紫外光照射处理，将其表面的疏水性改变为亲水性。对所述衬底层2进行紫外光照射处理的时间至少为10秒，优选为15秒、20秒、25秒、30秒、40秒。被紫外光照射处理后的所述衬底层2的接触角为10°-55°，最大可降低到10°，优选为11°、12°、14°、15°、20°、30°、40°、50°。
本实施例中，所述栅极走线31的材质包括铜，其导电性能良好。
本发明的有益效果在于，提供一种阵列基板及其制作方法，通过将公共电极走线表面的亲油性或称疏水性改变为亲水性，能够减少公共电极走线与光阻层的黏附性，从而防止在制作过程中造成公共电极走线表面残留光阻层，可以较大程度提升公共电极走线的透过率，从而提升像素开口率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括步骤：
在一玻璃基板上制作一衬底层，并对所述衬底层进行紫外光照射处理，将其表面的疏水性改变为亲水性；
在所述衬底层上制作一金属层；
在所述金属层上通过涂布光刻胶的方式制作光阻层，并对所述光阻层进行图案化处理；在预制作栅极走线位置对应形成第一光阻层，在预制作公共电极走线位置对应形成第二光阻层，所述第二光阻层的厚度小于所述第一光阻层的厚度；
对所述金属层进行第一次刻蚀，形成图案化的栅极走线；
对所述衬底层进行刻蚀，形成图案化的公共电极走线；
对所述光阻层进行除尘处理，去除所述第二光阻层，并使得所述第一光阻层变薄；
对所述金属层进行第二次刻蚀，在所述公共电极走线的表面无光阻层残留；以及
剥离所述第一光阻，形成阵列基板。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述衬底层的材质包括氧化铟锡。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，对所述衬底层进行紫外光照射处理的时间至少为10秒。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，被紫外光照射处理后的所述衬底层的接触角为10°-15°。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述金属层的材质包括铜。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，通过采用灰阶掩膜板、狭缝掩膜板或半透膜掩膜板对所述光阻层进行图案化处理。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，使用氧气等离子体对所述光阻层进行除尘处理。
8.根据权利要求1所述的阵列基板的制作方法，其特征在于，通过湿法刻蚀的方式对所述金属层进行第一次刻蚀、第二次刻蚀。
9.根据权利要求1所述的阵列基板的制作方法，其特征在于，通过湿法刻蚀的方式对所述衬底层进行刻蚀形成图案化的公共电极走线。
10.一种阵列基板，其特征在于，包括：
公共电极走线，其表面为亲水性；以及
栅极走线，设于部分所述公共电极走线上；在所述公共电极走线的表面无光阻层残留。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010190178.2A CN111383998B (zh) | 2020-03-18 | 2020-03-18 | 阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010190178.2A CN111383998B (zh) | 2020-03-18 | 2020-03-18 | 阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111383998A true CN111383998A (zh) | 2020-07-07 |
| CN111383998B CN111383998B (zh) | 2022-07-29 |
Family
ID=71215341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010190178.2A Active CN111383998B (zh) | 2020-03-18 | 2020-03-18 | 阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111383998B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023130201A1 (zh) * | 2022-01-04 | 2023-07-13 | 京东方科技集团股份有限公司 | 移相器及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW383506B (en) * | 1997-10-21 | 2000-03-01 | Advanced Display Kk | Liquid crystal device and method for making thin film transistor for use in such liquid crystal device |
| TW426909B (en) * | 1999-10-19 | 2001-03-21 | Taiwan Semiconductor Mfg | Method for cleaning integrated circuit after polishing process |
| US20060014050A1 (en) * | 2002-04-17 | 2006-01-19 | Lethicia Gueneau | Substrate with a self-cleaning coating |
| CN102167523A (zh) * | 2010-12-30 | 2011-08-31 | 陕西科技大学 | 一种紫外光照射ots改性ito玻璃基板的方法 |
-
2020
- 2020-03-18 CN CN202010190178.2A patent/CN111383998B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW383506B (en) * | 1997-10-21 | 2000-03-01 | Advanced Display Kk | Liquid crystal device and method for making thin film transistor for use in such liquid crystal device |
| TW426909B (en) * | 1999-10-19 | 2001-03-21 | Taiwan Semiconductor Mfg | Method for cleaning integrated circuit after polishing process |
| US20060014050A1 (en) * | 2002-04-17 | 2006-01-19 | Lethicia Gueneau | Substrate with a self-cleaning coating |
| CN102167523A (zh) * | 2010-12-30 | 2011-08-31 | 陕西科技大学 | 一种紫外光照射ots改性ito玻璃基板的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023130201A1 (zh) * | 2022-01-04 | 2023-07-13 | 京东方科技集团股份有限公司 | 移相器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111383998B (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
| CN100576550C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| CN100449388C (zh) | 液晶显示器件及其制造方法 | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| CN104216183B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US8703510B2 (en) | Array substrate and a manufacturing method thereof | |
| CN103715267A (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| JP2005316399A (ja) | 導電素子基板の製造方法、導電素子基板、液晶表示装置の製造方法、液晶表示装置、及び電子情報機器 | |
| WO2018019066A1 (en) | Touch substrate and fabrication method thereof, and display device | |
| JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
| CN1195321C (zh) | 薄膜晶体管平面显示器 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN103280428B (zh) | Tft-lcd阵列面板结构及其制造方法 | |
| JP4516518B2 (ja) | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 | |
| CN111383998B (zh) | 阵列基板及其制作方法 | |
| CN108873509A (zh) | 形成像素结构的方法 | |
| US20130114017A1 (en) | Array substrate and method for manufacturing the same, and display device | |
| KR20050041362A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
| KR20090078527A (ko) | 표시 기판 | |
| CN102610564A (zh) | Tft阵列基板的制作方法 | |
| CN112002764A (zh) | Tft器件及其制备方法、tft阵列基板 | |
| KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
| CN100530551C (zh) | 薄膜晶体管制造方法及其栅极制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |