CN111373557A - 多量子位系统的频率调谐 - Google Patents

多量子位系统的频率调谐 Download PDF

Info

Publication number
CN111373557A
CN111373557A CN201880075209.0A CN201880075209A CN111373557A CN 111373557 A CN111373557 A CN 111373557A CN 201880075209 A CN201880075209 A CN 201880075209A CN 111373557 A CN111373557 A CN 111373557A
Authority
CN
China
Prior art keywords
qubit
josephson junction
annealing
frequency
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880075209.0A
Other languages
English (en)
Other versions
CN111373557B (zh
Inventor
S·罗森布拉特
J·奥尔卡特
H·派克
M·桑德贝格
J·B·赫兹博格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111373557A publication Critical patent/CN111373557A/zh
Application granted granted Critical
Publication of CN111373557B publication Critical patent/CN111373557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0884—Treatment of superconductor layers by irradiation, e.g. ion-beam, electron-beam, laser beam or X-rays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Optics & Photonics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

一种形成多量子位芯片的方法包括对量子位的约瑟夫逊结进行退火以增加或降低该量子位的频率。退火的条件可以基于历史条件，并且可以被选择以将每个量子位调谐到期望的频率。

Description

多量子位系统的频率调谐
技术领域
本发明涉及量子计算设备的制造，并且更具体地，涉及调谐多量子位系统的频率。
背景技术
在量子计算中，量子位或量子比特是量子信息的单位——经典位的量子模拟。量子位是一个两个状态量子力学系统，例如单个光子的极化：这里，这两个状态是垂直极化和水平极化。在经典系统中，位将必须处于一个状态或另一状态。然而，量子力学允许量子位同时处于两种状态的叠加，这是量子计算的基础属性。量子计算机的几种实现是基于超导电路的。这些类型的实现通常包含约瑟夫逊结。约瑟夫逊结的属性对电路的性能有显著影响。
发明内容
本发明的实施例可以包括一种形成多量子位芯片的方法以及所得到的结构。该方法可以包括在芯片上形成多个量子位，其中每个量子位包括约瑟夫逊结。该方法可以包括确定芯片上的每个量子位的初始频率。该方法可以包括基于第一频率为芯片的每个量子位确定期望频率。该方法可以包括对多个量子位的第一量子位的第一约瑟夫逊结进行退火，其中对第一约瑟夫逊结进行退火使得第一量子位从第一频率改变为大约期望频率。这可以允许形成基于制造条件优化的多量子位芯片。
形成多量子位芯片的另一实施例可以包括使用第一约瑟夫逊结的局部退火来对第一约瑟夫逊结进行退火。这可以允许调整约瑟夫逊结而不影响量子位的其他部件。
形成多量子位芯片的另一实施例可以包括对第一约瑟夫逊结进行退火，这使得第一频率增加。这可以允许将频率调整到制造频率以上的设置点。
形成多量子位芯片的另一实施例包括对多个量子位的第二量子位的第二约瑟夫逊结进行退火，其中对第二约瑟夫逊结进行退火使得第二量子位的第二频率降低到第二期望频率。这可以允许彼此独立地调整量子位的频率。
形成多量子位芯片的另一实施例可以包括对第一约瑟夫逊结进行退火，这使得第一频率降低。这可以允许将频率调整到低于制造频率的设置点。
形成多量子位芯片的另一实施例可以包括一个参数，该参数用于基于历史数据库中包含的参数对该第一约瑟夫逊结进行退火，该历史数据库将退火参数与频移相关联。这可以允许基于先前的调整的精确调整。
形成多量子位芯片的另一实施例可以包括基于多个量子位中的每个量子位的期望频率形成多个量子位，并且其中第一量子位的尺寸与多个量子位中的第二量子位的尺寸是不同的。这可以允许基于改变各个量子位的尺寸和形状来进一步调谐芯片。
本发明的实施例可以包括一种形成多量子位芯片的方法以及所得到的结构。该方法可以包括确定芯片上的多个量子位的期望频率。该方法可以包括在芯片上形成多个量子位，其中每个量子位包括约瑟夫逊结。该方法可以包括确定多个量子位中的第一量子位的第一频率。该方法可以包括对约瑟夫逊结进行退火，其中对约瑟夫逊结进行退火使得量子位从第一频率改变到期望的频率。这可以允许设计具有标准化频率的量子芯片。
形成多量子位芯片的另一实施例可以包括使用第一约瑟夫逊结的局部退火来对第一约瑟夫逊结进行退火。这可以允许调整约瑟夫逊结而不影响量子位的其他部件。
形成多量子位芯片的另一实施例可以包括对第一约瑟夫逊结进行退火，这使得第一频率增加。这可以允许将频率调整到制造频率以上的设置点。
形成多量子位芯片的另一实施例进一步包括对多个量子位的一个第二约瑟夫逊结进行退火，其中对第二约瑟夫逊结退火使得第二量子位的第二频率降低到第二期望频率。这可以允许彼此独立地调整量子位的频率。
形成多量子位芯片的另一实施例可以包括对第一约瑟夫逊结进行退火，这使得该第一频率降低。这可以允许将频率调整到低于制造频率的设置点。
形成多量子位芯片的另一实施例可以包括参数，该参数用于对第一约瑟夫逊结进行退火，该参数是基于历史数据库中的一个参数，该历史数据库将退火参数与频移相关联。这可以允许基于先前的调整的精确调整。
形成该多量子位芯片的另一实施例可以包括基于多个量子位中的每个量子位的期望频率形成多个量子位，并且其中第一量子位的尺寸与多个量子位中的第二量子位的尺寸是不同的。这可以允许基于改变各个量子位的尺寸和形状来进一步调谐芯片。
一个实施例可以包括一个多量子位芯片。该多量子位芯片可以包含第一量子位，该第一量子位包含第一约瑟夫逊结。该多量子位芯片可以包含第二量子位，该第二量子位包含第二约瑟夫逊结，其中该第一约瑟夫逊结的第一电阻与该第二约瑟夫逊结的第二电阻是不同的。这可以允许多量子位芯片在不同的频率下操作。
该多量子位芯片的另一实施例可以包括在第一电阻与该第二电阻之间的差值，这使得第一量子位的第一频率不与第二量子位的一个第二频率冲突。这允许第一量子位和第二量子位无冲突地运行，这可以实现该多量子位芯片的改进的相干时间。
附图说明
本发明包括的附图被并入说明书中并形成说明书的一部分。附图示出了本发明的实施例，并且与说明书一起用于解释本公开的原理。附图仅说明某些实施例，而不限制本公开。
图1示出了根据本发明的实施例的示例量子位电路图；
图2示出了根据本发明的实施例的在衬底上形成的示例量子位的顶视图；
图3A示出了根据本发明的实施例的量子位经历激光退火的示例芯片的俯视图；
图3B示出了根据本发明的实施例的图3A的量子位经历激光退火的示例芯片的截面图；
图4示出了根据本发明的实施例的在激光退火之后的示例量子位的俯视图；
图5示出了根据本发明的实施例的多量子位芯片制造系统；
图6是示出根据本发明的实施例的图5的退火程序的操作的流程图；
图7A示出了根据本发明的实施例的包含多个约瑟夫逊结的衬底的俯视图；
图7B示出了根据本发明的实施例的在激光退火之后的包含多个约瑟夫逊结的衬底的顶视图；
图8是示出根据本发明实施例的图5的退火程序的操作的流程图；
图9A示出了根据本发明的实施例的包含多个量子位的衬底的俯视图；
图9B示出了根据本发明的实施例的在激光退火之后的包含多个量子位的衬底的俯视图；
图10是示出根据本发明的实施例的图5的量子位制造程序的示例实施例的操作的流程图；
图11A示出了根据本发明的实施例的包含多个量子位的衬底的俯视图；
图11B示出了根据本发明的实施例的在激光退火之后的包含多个量子位的衬底的俯视图；以及
图12是示出根据本发明的实施例的图5的量子位制造程序的示例实施例的操作的流程图；
图13A示出了根据本发明的实施例的包含多个量子位的衬底的俯视图；
图13B示出了根据本发明的实施例的在激光退火之后的包含多个量子位的衬底的俯视图；以及
图14是示出根据本发明的实施例的图5的多量子位芯片制造系统的硬件组件的框图。
具体实施方式
现在将参考附图在此更全面地描述示例实施例，在附图中示出了示例实施例。然而，本公开可以以许多不同的形式来实施，并且不应被解释为限于本文阐述的示例实施例。相反，提供这些示例实施例是为了使本公开透彻和完整，并且将本公开的范围传达给本领域技术人员。在描述中，可以省略公知的特征和技术的细节，以避免不必要地模糊所呈现的实施例。
为了下文描述的目的，诸如“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”及其派生词等术语应当涉及如附图中取向的所公开的结构和方法。诸如“在……上方”、“在……以上”、“在……顶部”、“在……之上”、“位于……上”或“位于……顶部”等术语意味着指第一元件(诸如第一结构)存在于第二元件(诸如第二结构)上，其中诸如界面结构的中间元件可存在于第一元件和第二元件之间。术语"直接接触"是指第一元件(例如第一结构)和第二元件(例如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。术语“基本上”或“基本上类似”是指其中长度、高度或取向的差异在明确叙述(例如，短语没有基本上类似的术语)和基本上类似的变化之间无实际差异的情况。在一个实施例中，“基本”(及其派生词)表示通过类似设备的公认的工程或制造公差而产生的差异，例如，值偏差最大为10％或角度偏差最大为10°。()
为了不模糊本发明的实施例的呈现，在以下详细描述中，本领域已知的一些处理步骤或操作可能已经被组合在一起以用于呈现和用于说明目的，并且在一些实例中，可能没有被详细描述。在其他情况下，可能根本不描述本领域已知的一些处理步骤或操作。应当理解，下面的描述更集中于本发明的各种实施例的区别特征或元件。
在创建量子计算系统中采用多量子位芯片。然而，添加到芯片的每个附加量子位增加了芯片的设计复杂性，因为量子位可以基于其谐振频率而与其他邻近量子位具有量子相互作用。这种行为构成了被称为"频率冲突"的故障模式。频率冲突可以通过量子力学系统的建模来预测。当两个邻近量子位的谐振频率相似时(例如，当一个量子位的频率等于另一个量子位的频率时)，发生频率冲突的非限制性实例。为了实现高性能，期望能够非常精确地设置每个量子位的频率。传统上，已经使用可调磁场来移位量子位的频率，但是必要的调谐电路往往会引入噪声并且在多量子位系统中增加额外的复杂性。
在本发明的示例性实施例中，量子位包括以下特性：在测量过程中，量子位被投影到两个不同状态(|A＞或|B＞)之一。当两个状态|A＞和|B＞稳定时，发生读出，之后量子位去相干。读出谐振器基于所投影的量子位的状态获得谐振频率。
可以基于读出的谐振器频率来推断量子位的投影状态，可以基于读出谐振器的反射或透射系数来确定所述读出的谐振器频率。这可以通过各种技术来实现。在示例技术中，根据一个示例实施例，微波信号被施加到电路的输入，并且被调谐到近似等于测量后准稳定状态之一的谐振频率的频率。当量子位被投影到测量状态时，所施加的微波信号要么传输到输出要么由读出谐振器反射，这取决于量子位到传输线的耦合。因此，取决于量子位状态，微波信号将获得特定的幅度和相位。从这个信号确定量子位状态可以以多种方式完成，例如，使用IQ混频器、阈值检测器等等。也可以使用其他各种用于测量频率或状态的方法。
在一些情况下，可能需要诸如SQUID放大器或HEMT放大器等附加放大器、以及诸如IQ混频器的室温微波电子器件等。
现在参考图1，示出了根据本发明的实施例的量子位300。在一些实施例中，量子位300包含彼此并联连接的约瑟夫逊结302以及电容器304，如图1所示。并联约瑟夫逊结302和电容器304布置通过耦合电容器310电容耦合到结构306，以及通过耦合电容器320电容耦合到地。虽然仅示出了电容耦合到约瑟夫逊结302和电容器304的单个结构，但是多个结构可以附接到所描绘的并联约瑟夫逊结302和电容器304的布置上。例如，读出结构和到其他量子位结构的互连可以各自被电容性地连接到并联的约瑟夫逊结302和电容器304布置上。另外，虽然量子位300被描绘为使用了耦连电容器310和耦连电容器320，但是可以使用其他的电连接量子位的方法。根据一个示例实施例，电容器304在0.1毫微法(fF)到200毫微法(fF)的范围内。根据一个示例性实施例，约瑟夫逊结302具有范围从10纳安至100纳安的有效临界电流。在达到由Ambegaokar-Baratoff关系所预测的超导状态之前，临界电流与约瑟夫逊结的整体电阻有关。更具体地说，该关系预测，在达到超导状态之前的约瑟夫逊结的电阻与在转向超导之后的临界电流成反比。此外，该临界电流还与约瑟夫逊结的电感成反比。
结果，量子位的谐振频率范围大约在几百MHz到大约20GHz之间。量子位的耦合电容器310可以被设计用于高保真度读出。在该示例性实施例中描述的量子位也被称为单结跨子(transmon)量子位。这种量子位不易于使用磁场调谐，因此其谐振频率由制造时形成的电容器和结的参数固定。其他实施例可以利用另一种类型的量子位(例如，相位量子位、电荷量子位)。在其他实施例中，被布置为串联或并联电路元件的两个或更多个约瑟夫逊结可以替代图1中所描绘的单个约瑟夫逊结302。
现在参考图2，示出了根据本发明的实施例，在衬底400上制造之后图1中描述的电容性耦合量子位的实施例的示例性布局。约瑟夫逊结402的制造可以通过例如以下各项来进行：((1))三层(超导体-绝缘体-超导体)材料叠层的减法构图，或((2))Dolan桥技术。Dolan桥技术在这里被描述为说明性示例。在这种技术中，约瑟夫逊结402在电容板404之间被图案化，其可以经由电容器410电容耦合到线406，并且经由电容器420电容耦合到地线408，所有这些都位于衬底400上。虽然仅描绘了单条线406，但是多条线可以通信地耦合到电容板404，从而将量子位400电容性地连接到多个结构上。
在图2中描绘的示例性实施例中，其上形成量子位电路的衬底衬底400可以是高电阻率(本征)八英寸硅晶片。在晶片上旋涂抗蚀剂的双层，例如共聚物甲基丙烯酸甲酯(MMA)层和随后的聚甲基丙烯酸甲酯(PMMA)的较薄层。使用电子束光刻，将约瑟夫逊结402的图案写入抗蚀剂中。该步骤之后是在MIBK：IPA(甲基异丁酮(MIBK)异丙醇(IPA))(1：3)溶液中显影约1分钟(()())()，其除去抗蚀剂暴露于电子束的区域。MMA层对电子束更敏感，这产生底切PMMA的区域。这样，可以在PMMA外面制造悬吊桥，也称为Dolan桥，下面没有MMA。将样品置于电子束蒸发器中，其中在Al蒸发之间以两个角度氧化(在Ar/O2气氛中)蒸发铝(Al)。在重叠区域中形成结。通过将样品置于丙酮中除去剩余的抗蚀剂和不需要的金属。使用这种剥离技术，可以制造范围从0.01μm2到1μm2的结区域。这种基本的制造工艺可以与其他额外的制造步骤一起使用，例如PECVD、光刻和RIE，以制造其他器件。在示例实施例中，使用铝作为起始化合物以形成Al/AlOx/Al结构，在硅(Si)衬底上制造约瑟夫逊结402。在示例实施例中，选择衬底400以减小低温下的介电损耗角正切。衬底400也可以选择为一种材料，该材料可以相对于用于约瑟夫逊结402的超导和介电材料被选择性地蚀刻。例如，可以实现高电阻率硅(Si)晶片。
在图2所示的示例性实施例中，电容板404可包括超导材料，例如Nb、NbN、NbCN、NbTiN和Pb。在示例性实施例中，电容板404可以分开大约1至100微米。在示例实施例中，电容板404可以具有从衬底400的表面起约5至约500微米的宽度、约1至约200微米的长度、以及约10至约500纳米的高度。
参考图3A，可以对量子位进行退火以调整约瑟夫逊结402的电阻，以便调节量子位的频率。约瑟夫逊结402的退火可以包括加热约瑟夫逊结402以允许在约瑟夫逊结402内发生物理变化，这导致电阻的变化。在约瑟夫逊结402的退火中，低于阈值剂量的退火可以导致约瑟夫逊结402的电阻的增加，而高于该阈值的退火可以减小约瑟夫逊结402的电阻。在一个实施例中，约瑟夫逊结402的退火可以通过经由热源520的激光退火来完成，这可以使得能够对约瑟夫逊结402进行局部加热。在示例性实施例中，激光退火可以使用发射波长为532nm的激光的加倍的Nd：YAG源来执行。然而，可以使用或测试各种其他波长的光来确定移位量子位的频率的最佳路径。在示例性实施例中，阈值剂量可以是持续10秒的大约1.4W。因此，在该示例性实施例中，以低于1.4W的剂量对约瑟夫逊结402进行10秒的退火将导致电阻的增大，而以高于1.4W的剂量进行10秒的退火将导致电阻的减小。在示例性实施例中，所实现的频移基于退火的功率、光频率和持续时间。
参照图3B，描述了对约瑟夫逊结402进行激光退火的退火图案522。图3B描绘了图3A的芯片的截面图，其中约瑟夫逊结402被描绘为其组成层，铝层402A和氧化铝层402B。在这样的实施例中，氧化铝层402B的厚度可以在0.1nm和10nm之间，这可以允许在铝层402A之间发生量子隧穿。应当理解的，图3B中描绘的布置是约瑟夫逊结402的示例布置，并且可以使用其他几何形状。
仍然参考图3B，退火图案522可以是能够改变约瑟夫逊结402(图3A)的电阻的任何图案。在示例性实施例中，退火图案522可以覆盖整个铝层402A以及氧化铝层402B。在示例性实施例中，退火图案522可以被聚焦，使得其不碰到电容板404，并且因此仅发生约瑟夫逊结402的局部退火。可以使用仅聚焦在约瑟夫逊结402上的环形束来执行退火，而不接触到电容板404上，从而促进约瑟夫逊结402的均匀加热。
在一些实施例中，退火图案522的直径可以小于或等于10微米，其可以是施加到约瑟夫逊结402的热源520的束斑的尺寸(例如，激光束可以具有10微米的直径)。退火图案522可以被施加有图3A所示的热源520，以便减小或增大约瑟夫逊结402的电阻，这可以增大或减小与约瑟夫逊结402相关联的量子位的频率。在一些实施例中，约瑟夫逊结402的电阻与量子位的频率可以具有反比关系(例如，如果约瑟夫逊结402的电阻增大，则该量子位的频率可以减小，或者反之亦然，只要该量子位的电容不受影响)。
参考图4，在移除热源520(图3A)之后，约瑟夫逊结412可以具有第二电阻，该第二电阻不同于在施加热源520之前约瑟夫逊结402(图3A)的第一电阻。在一些实施例中，约瑟夫逊结412可以处于第二电阻，直到热源520重新应用。基于热源520的时间、强度和频率，第二电阻可以不同于约瑟夫逊结402的原始电阻。
图5示出了根据本发明的实施例的量子位制造系统799。在示例实施例中，量子位制造系统799包括经由网络798互连的计算设备710、制造工具730和测量设备740。
网络798可以包括例如有线、无线或光纤连接。在一个实施例中，网络798可以被实现为内联网、局域网(LAN)或广域网(WAN)。一般而言，网络798可为支持计算器件710、制造工具730、及测量器件740间的通信的连接及协议的任何组合。
制造工具730可以包括在微电子设备的制造中使用的任何设备，诸如量子计算芯片的制造。制造工具730可以是例如能够光刻图案化、蚀刻、材料沉积、氧化、退火等的硬件。制造工具730可包括例如光掩模对准器、光学步进器、反应离子蚀刻器、溅射沉积工具、电子束写入器、电子束蒸发器等。
测量设备740可以包括用于测量制造的微电子设备的性质的任何设备。测量设备740可以检测例如约瑟夫逊结的电阻、量子位的频率、约瑟夫逊结的尺寸、电容板的尺寸、或任何其他期望特性。测量设备740可以包括例如参数分析器、探测站、电阻桥、欧姆表、锁相放大器、低温恒温器、网络分析器等。
计算设备710包括退火程序712、量子位制造程序714、退火数据库716、以及频率冲突模型718。在示例性实施例中，计算设备710可以包括台式计算机、笔记本或膝上型计算机或任何其他电子设备或计算系统，这些电子设备或计算系统能够经由网络798与制造工具730和测量设备740进行通信，并且执行操作退火程序712、量子位制造程序714、以及频率冲突模型718所必需的计算。虽然计算设备710被描绘为单个设备，但是位于计算设备上的程序(诸如退火程序712、量子位制造程序714、退火数据库716和频率冲突模型718)可以位于彼此通信的分离的设备上，或者另外，程序可以在多个计算设备上操作。参考图14更详细地描述计算设备710。
退火程序712是位于计算设备710上的一个程序，该程序通过将多个处理条件与由量子位处理条件在约瑟夫森逊的退火期间实现的结果相关来开发这些量子位处理条件的数据库。退火程序712可以发送指令以便在制造的约瑟夫逊结上执行多个不同的退火，以便用数据填充退火数据库716，这些约瑟夫逊结可以如图7A中的约瑟夫逊结阵列900所描绘的那样在没有布线的情况下制造，或者如图9A中的量子位阵列955所描绘的那样在量子位的一部分上制造。退火程序712可以随后通过退火来修改每个制造的量子位以实现结合频率冲突模型718所确定的一个频率或电阻设置点，从而减少位于芯片上的量子位之间的冲突次数。设置点可以基于根据位于芯片上的量子位的初始频率和电阻来确定优化的芯片设置。替代地，设置点可以基于在量子位的初始制造之前确定的标准芯片设计，这可以产生标准化的量子芯片。下文将参照图6更详细地描述退火程序712的操作及功能。
退火数据库716是位于计算设备710上的数据库。退火数据库716包含与量子位内部或外部的约瑟夫逊结的制造条件、初始参数、退火后处理以及最终参数相对应的数据。在示例性实施例中，退火数据库716可以包含数据，例如，电容器宽度、电容器间隔、约瑟夫逊结隧道势垒厚度、量子位的初始频率、约瑟夫逊结的初始电阻、所执行的退火次数、每次退火的退火波长、每次退火的退火功率、每次退火的退火持续时间、量子位的结果频率、约瑟夫逊结的结果电阻、每次退火期间结内达到的稳态温度等等。退火数据库716可以用于存储工艺条件和这些条件的结果，以便应用类似的工艺来再现约瑟夫逊结的退火，以获得该结的特定属性。
频率冲突模型718是位于芯片上的量子位的相互作用的计算机模拟，该芯片位于计算装置710上。频率冲突模型718可以为多量子位芯片上的量子位指定优选的谐振频率模式或布置，或者指定相邻量子位的频率之间的优选的差值(以MHz或GHz为单位)，以便避免频率冲突。这些指定可以考虑特定的多量子位芯片的设计、该芯片上的不同量子位之间的耦合布置、这些量子位的能级、以及任何其他相关因素。频率冲突模型718可使用任何基于统计的模型，例如蒙地卡罗模型，以便基于制造工具730和制造程序714中使用的制造参数和/或由测量设备740和退火程序712确定的设备参数来确定碰撞发生的概率。
量子位制造程序714是位于计算设备710上的程序。量子位制造程序714可以使用频率碰撞模型718确定的频率布置并且基于退火数据库716中包含的退火参数将多个量子位退火到设定点来制造具有多个量子位的初始量子计算芯片。下面参照图10和图12更详细地描述量子位制造程序714的操作和功能。
图6是示出退火程序712的流程图。参考步骤S810，制造如图7A所示的约瑟夫逊结阵列900。参考图7A，可以根据以上所述的用于在衬底400上形成约瑟夫逊结402的方法来在衬底上形成包含约瑟夫逊结测试结构910A、约瑟夫逊结测试结构910B、约瑟夫逊结测试结构910C、以及约瑟夫逊结测试结构910D(以下，统称为约瑟夫逊结测试结构910)的约瑟夫逊结阵列900，。约瑟夫逊结测试结构910可以彼此同时形成、连续形成或以其某种组合形成。约瑟夫逊结测试结构910中的每个约瑟夫逊结测试结构包含类似于约瑟夫逊结402的约瑟夫逊结902(被描绘为约瑟夫逊结902A、约瑟夫逊结902B、约瑟夫逊结902C、约瑟夫逊结902D)、以及探测焊盘904(被描绘为探测焊盘904A、探测焊盘904B、探测焊盘904C、探测焊盘904D)。探测焊盘904可以类似于电容板404，但是可以被确定尺寸以允许电阻探针接触到约瑟夫逊结902的相对侧上的两个探测焊盘904上。
作为制造工艺的结果，所形成的约瑟夫逊结测试结构910可以具有一致的尺寸(例如，探测焊盘904的大小和形状)。因此，约瑟夫逊结测试结构910A、约瑟夫逊结测试结构910B、约瑟夫逊结测试结构910C和约瑟夫逊结测试结构910D的外观可以是基本上相似的，由此形成了在整个衬底400上具有基本上均匀的电阻的约瑟夫逊结测试结构910。然而，由于在纳米水平上不受控的工艺参数，约瑟夫逊结902的形成可能在给定的制造条件下呈现约瑟夫逊结902的电阻的不受控变化。对于在单结跨子量子位中使用的约瑟夫逊结，这种变化可以典型地是+/-2％。根据图7A，可以进行退火以调整一个或多个约瑟夫逊结902的电阻，以便确定对于给定的量子位集合产生期望的频移的处理条件。
在另外的实例中，为了实现由退火工艺产生的累积变化，先前退火的约瑟夫逊结阵列可以经历另外的退火。
参考步骤S820，确定每个约瑟夫逊结测试结构910的约瑟夫逊结902的电阻。在一个实施例中，约瑟夫逊结902的电阻可以在室温下或接近室温下确定。在其他实施例中，可以在任何合适的温度下测量电阻，并且可以根据设计或方便性来选择电阻。电阻的测量可以由测量设备740的测量设备通过例如在探测焊盘904两端施加电流并测量约瑟夫逊结902两端的电压来执行，以便确定电阻。
参考步骤S830，对约瑟夫逊结阵列900的约瑟夫逊结902进行退火，以形成图7B中描绘的约瑟夫逊结912(描绘为约瑟夫逊结912A、约瑟夫逊结912B、约瑟夫逊结912C、约瑟夫逊结912D)。在一个实施例中，执行对约瑟夫逊结902的退火，使得阵列中的每个约瑟夫逊结以不同的功率、不同的时间量和/或不同的波长被退火，以便确定多个不同的制造设置点的结果。在单独的实施例中，约瑟夫逊结902的退火条件可以基于包含在退火数据库716中的统计特性来选择。可以选择退火条件，以便对每次退火的可能结果形成鲁棒的理解，例如，所产生的电阻的方差、给定条件集合的结果分布、以及可以帮助确定用于实现给定设置点的精确策略的任何其他统计度量。可以选择这些参数以提供步骤的再现性的足够的统计置信度，从而允许在芯片上量子位的可靠修改和制造。
参考步骤S840，确定约瑟夫逊结912的电阻。约瑟夫逊结912的电阻可以在室温下或接近室温下确定。在其他实施例中，可以在任何合适的温度下测量电阻，并且可以根据设计或方便性来选择电阻。电阻的测量可以通过测量设备140来执行，例如，通过在探测焊盘904两端施加电流并测量约瑟夫逊结902两端的电压。
参考步骤S850，约瑟夫逊结测试结构910的特性和退火参数被记录在退火数据库716中。通过对多个约瑟夫逊结阵列执行步骤S810-S850，退火数据库716可以具有其中可以执行退火的不同条件的鲁棒数据集，以及对随后制造的包含具有与阵列900中包含的参数相似的参数的约瑟夫森逊的量子位的所得到的改变。约瑟夫逊结的电阻漂移的这种详细分析可以使量子位的约瑟夫逊结的制造后调整成为可能，这可以允许对多量子位芯片上的每个量子位进行精确设计，而不管由量子位制造过程产生的约瑟夫逊结参数的固有变化。
图8是示出退火程序712的操作的流程图。参考步骤S815，制造如图9A中所示的量子位阵列955。量子位阵列955可以是位于芯片上的一个或多个量子位，其中每个量子位至少能够被探测以确定该量子位的频率。参考图9A，可以根据上述在衬底400上形成量子位440的方法在衬底上形成包含量子位965A、量子位965B、量子位965C和量子位965D(此后为量子位965)的量子位阵列955。在这种上下文中，阵列不是特定的有序或规则排列，而是位于相同结构上的多个量子位。量子位965可以彼此同时、连续地或其某种组合形成。每个量子位965包含约瑟夫逊结952(描绘为约瑟夫逊结952A、约瑟夫逊结952B、约瑟夫逊结952C、约瑟夫逊结952D)、电容板954(描绘为电容板954A、电容板954B、电容板954C、电容板954D)、以及超导线956(描绘为超导线956A、超导线956B、超导线956C、超导线956D)，它们分别与约瑟夫逊结402、电容板404以及线406有关。电容板954可以类似于电容垫454，但是可以被确定尺寸以允许电阻探针接触到约瑟夫逊结952的相对侧上的两个电容板954上。
作为制造过程的结果，形成的量子位965可以具有一致的尺寸(例如，电容板954的大小和形状)。因此，量子位965A、量子位965B、量子位965C和量子位965D的外观可以基本上相似，从而形成在量子位阵列955上具有基本上一致的电阻的量子位965。然而，由于在纳米水平上工艺参数是不受控制的，对于给定的制造条件，约瑟夫逊结952的形成可能表现出电阻的不受控制的变化。对于在单结传输量子位中使用的约瑟夫逊结，这种变化可以典型地是+/-2％。结电阻的变化引入量子位频率的相应变化。例如，在单结跨子量子位中，结电阻的+/-2％的变化导致量子位的频率的-/+1％的变化。根据图9A，可以执行退火以调整一个或多个约瑟夫逊结952的电阻，以便确定对于给定的量子位集合产生期望的频移的处理条件。
在另外的实例中，量子位阵列内的先前退火的约瑟夫逊结可以经受另外的退火，以便确定可能从该退火过程发生的累积变化。
参考步骤S825，确定每个量子位965的约瑟夫逊结952的电阻和/或量子位965的频率。约瑟夫逊结952的电阻可以在室温下或接近室温下确定。在其他实施例中，可以在任何合适的温度下测量电阻，并且可以根据设计或方便性来选择电阻。电阻的测量可以由测量设备740的测量设备来执行，例如通过将电流施加到该量子位的输入上并且测量跨过约瑟夫逊结的电压，以便确定电阻。可以通过将量子位965冷却到超导温度，例如0.01K到0.1K，并且进行量子位的频谱分析来确定频率。
参考步骤S835，对量子位阵列955的约瑟夫逊结952进行退火，以形成图9B中所示的约瑟夫逊结962(示为约瑟夫逊结952A、约瑟夫逊结952B、约瑟夫逊结952C、约瑟夫逊结952D)。在一个实施例中，执行对约瑟夫逊结952的退火，使得阵列中的每个量子位以不同的功率、不同的时间量和/或不同的波长退火，以便确定多个不同的制造设置点的结果。在单独的实施例中，约瑟夫逊结952的退火条件可以基于包含在退火数据库716中的统计特性来选择。可以选择退火条件，以便对每次退火的可能结果形成鲁棒的理解，例如，所产生的电阻的方差、给定条件集合的结果分布、以及可以帮助确定用于实现给定设置点的精确策略的任何其他统计度量。可以选择这些参数以提供步骤的再现性的足够的统计置信度，从而允许在芯片上量子位的可靠修改和制造。
参考步骤S845，为退火的量子位确定量子位的约瑟夫逊结962的电阻和/或量子位965的频率。约瑟夫逊结962的电阻可以在室温下或接近室温下确定。在其他实施例中，可以在任何合适的温度下测量电阻，并且可以根据设计或方便性来选择电阻。电阻的测量可以由测量设备740的测量设备通过例如将电流施加到该量子位的输入上并且测量跨过约瑟夫逊结962的电压来执行，以便确定电阻。可以通过将量子位965冷却到超导温度，例如0.01K到0.1K，并且进行量子位频率光谱术来确定频率。
参考步骤S855，将量子位965的特性和退火参数记录在退火数据库716中。通过对多个量子位阵列执行步骤S815-S855，退火数据库716可以具有其中可以执行退火的不同条件的一个鲁棒数据集，以及量子位965的所产生的变化。这可以实现对量子位965的量子位制造后调节，这可以允许在多量子位芯片上精确设计每个量子位965，而不管由量子位制造过程产生的约瑟夫逊结参数的固有变化。
图10是示出量子位制造程序714的实施例的流程图。虽然图10被描绘为制造物理组件的计算机程序，但是应当理解，这样的方法可以在不使用计算机的情况下执行。参考步骤S1010，制造如图11A中所描述的量子位芯片1100。量子位芯片1100可以是具有量子位以及能够执行量子计算的多个部件的芯片。量子位芯片1100包含量子位1110A、量子位1110B、量子位1110C、以及量子位1110D(在下文中称为量子位1110)，可以根据上面结合图2描述的用于在衬底400上形成量子位440的方法在基底上形成。量子位1110可以彼此同时、连续地或其某种组合形成。每个量子位包含约瑟夫逊结1102(描绘为约瑟夫逊结1102A、约瑟夫逊结1102B、约瑟夫逊结1102C、约瑟夫逊结1102D)、电容极板1104(描绘为电容极板1104A、电容极板1104B、电容极板1104C、电容极板1104D)、以及超导线1106(描绘为超导线1106A、超导线1106B、超导线1106C、超导线1106D)，它们分别与约瑟夫逊结402、电容极板404以及线406相关。
作为制造过程的结果，对于给定的一组制造条件，所形成的量子位1110可以具有一致的尺寸(例如，电容板1104的大小和形状，约瑟夫逊结1102的面积和厚度)。因此，量子位1110A、量子位1110B、量子位1110C、以及量子位1110D的外观可以是基本上类似的，由此形成在该器件上具有基本上均匀的电容的量子位。然而，在约瑟夫逊结1102的形成中，纳米尺度的不受控制的变量可能在一组量子位的电阻之间引入随机变化，这些量子位在所有其他方面是相同的。如果量子位是单结跨子量子位，那么约瑟夫逊结1102的电阻的+/-2％的变化将导致量子位的频率的-/+1％的变化。
参考步骤S1020，确定每个量子位1110的约瑟夫逊结1102的电阻和/或量子位1110的频率。约瑟夫逊结1102的电阻可以在室温下或接近室温下确定。在其他实施例中，可以在任何合适的温度下测量电阻，并且可以根据设计或方便性来选择电阻。电阻的测量可以由测量设备140通过例如将电流施加到该量子位的输入上，并且测量跨过约瑟夫逊结1102的电压来进行，以便确定电阻。可以通过将量子位1110冷却到超导温度，例如0.01K到0.1K，并且进行量子位频率光谱术来确定该频率。
参考步骤S1025，确定制造多量子位芯片的可行性。基于在步骤S1020中为每个量子位1110确定的频率和/或电阻，量子位制造程序714可以基于包含在退火数据库716中的制造条件确定对于每个量子位可以实现的可能的频率的范围。频率冲突模型718然后可以确定对于由这些量子位范围所包含的任何系统是否有可能实现可接受的碰撞概率。如果存在可接受的冲突概率，则制造进行到步骤S1030。如果没有可接受的冲突概率，则在步骤S1035中丢弃该芯片。
参考步骤S1030，确定芯片的每个量子位的设置点。基于在步骤S1020中为每个量子位1110确定的频率和/或电阻，可以为每个量子位确定可以包含可接受值范围的设置点。可能的设置点的范围可以基于通过对于每个量子位的一个或多个退火可以达到什么频率。通过对这些量子位的多个频率进行建模以确定该系统的碰撞概率，并且优化该系统中的不同量子位的频率的相对值，可以基于频率碰撞模型718来确定每个量子位的设置点，以便使测量的频率碰撞最小化并且因此改进多量子位门的可靠性。
参考步骤S1040，量子位芯片1100的每个量子位1110可以被退火以便将约瑟夫逊结1102的频率调整到在步骤S1030中确定的这些设置点。通过在退火数据库716中查找量子位1110的初始频率以及基于设置点的量子位1110的期望频率，可以确定每个量子位1110的退火参数，以找到移位量子位的谐振频率所必需的参数。另外，可基于当前制造工艺的退火后处理与先前工艺条件和所得结构相比的相似性来选择退火参数。在另一实施例中，在多步退火将产生比单次退火更精确的结果的情况下，可以在多个步骤中执行退火。例如，在一个实施例中，基于包含在退火数据库716中的历史退火数据，可以在可接受的方差(例如，在步骤S1030中确定的频率范围，其中该量子位将不与另一个量子位冲突)内的90％的时间内执行约瑟夫逊结1102A到1112A的退火。然而，量子位制造程序714可以确定两次退火，每个具有95％的可靠性，将更可能导致约瑟夫逊结1112A处于可接受的参数之内。对于每个量子位的退火可以独立于其他退火而进行，例如，通过在量子位1110A和量子位1110B上展示不同的退火条件。
基于用于实现从初始量子位条件到上面确定的最终量子位条件的变化的退火数据库716中概述的条件，对约瑟夫逊结1102的退火可以包括加热以允许约瑟夫逊结1102内发生导致电阻变化的物理变化。在约瑟夫逊结1102的退火中，低于阈值剂量的退火可以导致约瑟夫逊结1102的电阻的增加，而高于该阈值的退火可以减小约瑟夫逊结1102的电阻。
参考步骤S1050，确定量子位的约瑟夫逊结1112的电阻以及量子位的频率。约瑟夫逊结1112的电阻可以在室温下或接近室温下确定。在其他实施例中，可以在任何合适的温度下测量电阻，并且可以根据设计或方便性来选择电阻。电阻的测量可以由测量设备140通过例如将电流施加到该量子位的输入上并且测量跨过约瑟夫逊结1112的电压来进行，以便确定该电阻。频率可以通过将量子位冷却到诸如0.01K至0.1K等超导温度并且执行量子位频谱分析来确定。电阻和频率可以与任何其他相关工艺参数一起记录在退火数据库716中。
参考步骤S1060，量子位制造程序714确定每个约瑟夫逊结1112是否在步骤S1030中确定的频率范围内。如果每个约瑟夫逊结1112是在期望范围内(即，大约期望频率)，则量子位的调节完成，并且量子位芯片1100可以经历额外的退火后处理以改进量子位性能的额外方面。如果每个约瑟夫逊结1112不在期望范围之内，则量子位制造程序714返回到步骤S1030以便为这些量子位1110中的每个量子位重新计算可能的设置点以便考虑已经经历的这些处理条件。在步骤S1030，频率冲突模型还可以将所测量的量子位频率的布置与频率冲突的可能性的一个统计模型进行比较，以便评估这些量子位是否有可能在一个合理数目的退火步骤内被改变成更优化的布置。如果答案为否，则可以拒绝该芯片，并且从步骤S1010再次启动量子位制造程序。
在上述过程之后，形成了如图11B中所描述的量子位芯片1100。量子位芯片1100包含量子位1110A、量子位1110B、量子位1110C、以及量子位1110D。量子位1110A、量子位1110B、量子位1110C、以及量子位1110D可以具有基本上类似的特性，除了由约瑟夫逊结1112A、约瑟夫逊结1112B、约瑟夫逊结1112C、以及约瑟夫逊结1112D的不同电阻产生的频率之外。约瑟夫逊结1112A、约瑟夫逊结1112B、约瑟夫逊结1112C和约瑟夫逊结1112D的电阻可以从初始电阻进行调整，并且基于多量子位芯片的可行设计来进行调整，以便在给定约瑟夫逊结1102A、约瑟夫逊结1102B、约瑟夫逊结1102C和约瑟夫逊结1102D的初始设计条件的情况下使冲突最小化。这种过程可以导致多量子位芯片的制造，其中给定量子位1110的频率基于约瑟夫逊结1102的初始电阻而改变，并且因此不太可能在连续的制造中复制相同的、或基本上相同的芯片。
在替代实施例中，量子位制造程序714可以在制造之前确定芯片的频率的、最佳布置，并且设计该芯片的结构以满足该最佳布局，由此创建标准化的量子计算芯片1300。图12是示出量子位制造程序714的实施例的流程图。尽管图12被描绘为制造物理组件的计算机程序，但是应当理解，这样的方法可以在不使用计算机的情况下执行。参考步骤S1210，量子位制造程序714可以确定用于量子位芯片1300的最佳频率设计和布局。量子位制造程序714可以改变每个量子位1310的参数，如约瑟夫逊结1302的面积，以改变每个量子位1310的频率，从而使得能够在单个芯片上放置多个量子位1310，同时使这些量子位1310之间的冲突最小化。这些设计参数可以基于每个量子位1310的频率设置点或可接受的频率范围。
参考步骤S1220，制造如图13A中所描绘的量子位芯片1300。量子位芯片1300包含量子位1310A、量子位1310B、量子位1310C、以及量子位1310D(下文中称为量子位1310)，可以根据以上结合图2所描述的方法在衬底上形成，以便在衬底400上形成量子位440。量子位1310可以彼此同时、连续地或其某种组合地形成。每个量子位包含约瑟夫逊结1302(描绘为约瑟夫逊结1302A、约瑟夫逊结1302B、约瑟夫逊结1302C、约瑟夫逊结1302D)、电容板1304(描绘为电容板1304A、电容板1304B、电容板1304C、电容板1304D)以及超导线1306(描绘为超导线1306A、超导线1306B、超导线1306C、超导线1306D)，它们分别与约瑟夫逊结402、电容板404以及线406相关。
作为该制作过程的结果，所形成的量子位1310可以具有一致的尺寸(例如，电容板1304的大小和形状、约瑟夫逊结1302的面积和厚度)。因此，量子位1310A、量子位1310B、量子位1310C和量子位1310D的外观可以基本上相似，由此形成在整个器件上具有基本上均匀的电容的量子位。然而，约瑟夫逊结1302的形成可能在其他方面相同的量子位的频率之间引入不受控制的变化。例如，如果量子位是单结跨子量子位并且它们的电阻变化+/-2％，则它们的频率将变化-/+1％。
参考步骤S1230，确定每个量子位1310的约瑟夫逊结1302的电阻和/或量子位1310的频率。频率可以通过将量子位1110冷却到超导温度，例如0.01K到0.1K，并且执行量子位频率光谱来确定。另外，约瑟夫逊结1102的电阻可以在室温下或接近室温下确定。在其他实施例中，可以在任何合适的温度下测量电阻，并且可以根据设计或方便性来选择电阻。电阻的测量可以由测量设备140通过例如将电流施加到该量子位的输入上并且测量跨过约瑟夫逊结1102的电压来进行，以便确定电阻。
参考步骤S1235，确定制造该多量子位芯片的可行性。基于在步骤S1230中为每个量子位1310确定的频率和/或电阻，量子位制造程序714可以基于包含在退火数据库716中的制造条件确定对于每个量子位可以实现的可能的频率的范围。然后将这些范围与制造设置点进行比较。如果设置点在所确定的范围内，则制造进行到步骤S1240。如果设置点不在所确定的范围内，那么在步骤S1245中丢弃所述芯片。
参考步骤S1240，量子位芯片1300的每个量子位1310可以被退火以将约瑟夫逊结1302的频率调谐到在步骤S1230中确定的设置点。可以通过在退火数据库716中查找量子位1310的初始频率以及基于设置点的量子位1310的期望频率来确定每个量子位1310的退火参数，以找到移位量子位的频率所必需的参数。在另一实施例中，在多步退火将产生比单次退火更精确的结果的情况下，可以在多个步骤中执行退火。例如，在一个实施例中，基于包含在退火数据库716中的历史退火数据，可以在可接受的方差(例如，在步骤S1230中确定的频率范围，其中量子位频率将不与另一量子位频率冲突)内的90％的时间内执行约瑟夫逊结1302A到1312A的退火。然而，量子位制造程序714可以确定两次退火(每次退火具有95％的可靠性)将更可能导致约瑟夫逊结1312A在可接受的参数之内。对于每个量子位的退火可以通过例如在量子位1310A和量子位1310B上表现出不同的退火条件而独立于其他退火来进行。
基于用于实现从初始量子位条件到上面确定的最终量子位条件的变化的退火数据库716中概述的条件，对约瑟夫森结1302的退火可以包括加热以允许约瑟夫逊结1302内发生导致电阻变化的物理变化。在约瑟夫逊结1302的退火中，低于阈值剂量的退火可以导致约瑟夫逊结1302的电阻的增加，而高于该阈值的退火可以减小约瑟夫逊结1302的电阻。
参考步骤S1250，确定量子位的约瑟夫逊结1312的电阻和/或量子位的频率。可以通过将量子位冷却到超导温度，例如0.01K到0.1K，并且进行量子位频率光谱术来确定该频率。或者，约瑟夫逊结1312的电阻可以在室温下或接近室温下确定。在其他实施例中，可以在任何合适的温度下测量电阻，并且可以根据设计或方便性来选择电阻。电阻和频率可以与任何其他相关工艺参数一起记录在退火数据库716中。
参考步骤S1260，量子位制造程序714确定每个约瑟夫逊结1312是否在步骤S1230中确定的频率范围内(即，大约期望频率)。如果每个约瑟夫逊结1312在期望的范围内，则量子位的调节完成，并且量子位芯片1300可以经历附加的退火后处理以改进量子位性能的附加方面。如果每个约瑟夫逊结1312不在期望范围内，则量子位制造程序714返回到步骤S1235以便为这些量子位1310中的每个量子位重新计算可能的设置点以便考虑已经经历的处理条件。在步骤S1235，频率冲突模型还可以参考频率冲突的统计模型，以评估合理数目的退火步骤是否可能将这些量子位改变为在合理数目的退火步骤内在步骤S1210中确定的频率。如果答案为否，则可以拒绝该芯片，并且从步骤S1210再次开始量子位制造程序。
在上述过程之后，形成了如图13B中所描绘的量子位芯片1300。量子位芯片1300包含量子位1310A、量子位1310B、量子位1310C、以及量子位1310D。在一些实施例中，量子位1310A、量子位1310B、量子位1310C、以及量子位1310D可以各自具有独特的特性以实现设置点频率。在其他实施例中，除了由约瑟夫逊结1312A、约瑟夫逊结1312B、约瑟夫逊结1312C、以及约瑟夫逊结1312D的不同电阻产生的频率之外，量子位1310A、量子位1310B、量子位1310C、以及量子位1310D可以具有基本上类似的特性。约瑟夫逊结1312A、约瑟夫逊结1312B、约瑟夫逊结1312C以及约瑟夫逊结1312D的电阻可以在制造之前从它们的初始电阻并且基于每个量子位的初始设置点来进行调整。这样的过程可以导致多量子位芯片的制作，其中给定量子位1310(例如量子位1310A)的频率对于多量子位芯片的每次制造基本上是类似的，这可以使得能够实现用于多量子位芯片的辅助部件的设计的标准化。
图14描述了根据本发明的说明性实施例的计算设备710的组件的框图。应当理解，图14仅提供了一种实现的说明，而不暗示对其中可实现不同实施例的环境的任何限制。可以对所描述的环境进行许多修改。
计算设备710包括通信结构1402，其提供(多个)计算机处理器1404、存储器1406、持久存储装置1408、通信单元1412和(多个)输入/输出(I/O)接口1414之间的通信。通信结构1402可以用被设计用于在处理器(诸如微处理器、通信和网络处理器等)、系统存储器、外围设备和系统内的任何其他硬件组件之间传递数据和/或控制信息的任何体系结构来实现。例如，通信结构1402可以用一个或多个总线来实现。
存储器1406和持久性存储装置1408是计算机可读存储介质。在该实施例中，存储器1406包括随机存取存储器(RAM)1416和高速缓冲存储器1418。通常，存储器1406可以包括任何合适的易失性或非易失性计算机可读存储介质。
计算设备710中的程序退火程序712、量子位制造程序714、退火数据库716和频率冲突模型718被存储在永久性储存器1408中，以便由相应计算机处理器1404中的一个或多个处理器经由存储器1406的一个或多个存储器来执行。在该实施例中，永久性存储装置1408包括磁硬盘驱动器。作为磁硬盘驱动器的替代或补充，永久性存储1408可包括固态硬盘驱动器、半导体存储设备、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、闪存、或能够存储程序指令或数字信息的任何其他计算机可读存储介质。
永久性存储装置1408使用的介质也可以是可移除的。例如，可移动硬盘驱动器可用于永久性存储1408。其他示例包括光盘和磁盘、拇指驱动器、以及智能卡，它们被插入到驱动器中以便传送到也是持久存储1408的一部分的另一计算机可读存储介质上。
在这些示例中，通信单元1412提供与其他数据处理系统或设备的通信。在这些示例中，通信单元1412包括一个或多个网络接口卡。通信单元1412可以通过使用物理和无线通信链路中的任一个或两者来提供通信。计算装置710中的程序退火程序712、量子位制造程序714、退火数据库716、以及频率冲突模型718可以通过通信单元1412下载到永久性存储器1408。
(多个)I/O接口1414允许与可以连接到计算设备710的其他设备输入和输出数据。例如，I/O接口1414可以提供到外部设备1420的连接，所述外部设备诸如键盘、小键盘、触摸屏和/或一些其他合适的输入设备。外部设备1420还可以包括便携式计算机可读存储介质，诸如拇指驱动器、便携式光盘或磁盘、以及存储卡。用于实践本发明的实施例的软件和数据，例如计算装置710中的程序退火程序712、量子位制造程序714、退火数据库716、以及频率冲突模型718，可以被存储在这样的便携式计算机可读存储介质上并且可以经由一个或多个I/O接口1414被加载到永久性存储器1408上。(多个)I/O接口1414还可以连接到显示器1422。
显示器1422提供向用户显示数据的机制，并且可以是例如计算机监视器。
这里描述的程序是基于在本发明的特定实施例中实现它们的应用来标识的。然而，应当理解，这里的任何特定程序术语仅是为了方便而使用，因此本发明不应当限于仅在由这样的术语标识和/或暗示的任何特定应用中使用。
附图中的流程图和框图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。在这点上，流程图或框图中的每个框可以表示代码的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。还应当注意，在一些备选实现中，框中所标注的功能可以不按图中所标注的顺序发生。例如，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行，这取决于所涉及的功能。还将注意，框图和/或流程图图示的每个框以及框图和/或流程图图示中的框的组合可以由执行指定功能或动作的基于专用硬件的系统或专用硬件和计算机指令的组合来实现。
在任何可能的技术细节结合层面，本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本发明操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路配置数据或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其他可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其他可编程数据处理装置、或其他设备上，使得在计算机、其他可编程数据处理装置或其他设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其他可编程数据处理装置、或其他设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
虽然已经使用数字和字母顺序地或连续地标识了所公开的方法的步骤以及所公开的系统和环境的组件，但是这样的编号或字母不是这样的指示，即这样的步骤必须以所叙述的顺序执行，并且仅仅被提供以便于清楚地参考方法的步骤。此外，可以并行地执行该方法的步骤以执行它们所描述的功能。
已经出于说明的目的给出了本发明的各种实施例的描述，但是其不旨在是穷尽的或限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语是为了最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或为了使本领域的其他普通技术人员能够理解本文所公开的实施例。因此，本发明不局限于所描述和说明的确切形式和细节，而是落入所附权利要求的范围内。

Claims (25)

1.一种形成多量子位芯片的方法，所述方法包括：
在芯片上形成多个量子位，其中每个量子位包括约瑟夫逊结；
确定所述芯片上的每个量子位的初始频率；
基于每个量子位的所述初始频率，确定所述芯片的每个量子位的期望频率；以及
对所述多个量子位中的第一量子位的第一约瑟夫逊结进行退火，其中对所述第一约瑟夫逊结进行退火使得所述第一量子位从第一频率改变为大约所述期望的频率。
2.根据权利要求1所述的方法，其中对所述第一约瑟夫逊结进行退火包括对所述第一约瑟夫逊结进行局部激光退火。
3.根据权利要求1或权利要求2所述的方法，其中对所述第一约瑟夫逊结进行退火使得所述第一频率增大。
4.根据权利要求3的方法，进一步包括对所述多个量子位中的第二量子位的第二约瑟夫逊结进行退火，其中对所述第二约瑟夫逊结进行退火致使得所述第二量子位的第二频率降低到第二期望频率。
5.根据权利要求1或权利要求2所述的方法，其中对所述第一约瑟夫逊结进行退火使得所述第一频率降低。
6.根据权利要求1所述的方法，其中用于对所述第一约瑟夫逊结进行退火的参数基于将退火参数与频移相关的历史退火数据库。
7.一种形成多量子位芯片的方法，所述方法包括：
确定所述芯片上的所述多个量子位中的每个量子位的期望频率；
在所述芯片上形成所述多个量子位，其中每个量子位包括约瑟夫逊结；
确定所述多个量子位中的第一量子位的第一频率；以及
对所述第一量子位的所述约瑟夫逊结进行退火，其中对所述约瑟夫逊结进行退火使得所述量子位从所述第一频率改变为大约所述期望频率。
8.根据权利要求7所述的方法，其中对所述第一约瑟夫逊结进行退火包括对所述第一约瑟夫逊结进行局部激光退火。
9.根据权利要求7所述的方法，其中对所述第一约瑟夫逊结进行退火使得所述第一频率增加。
10.根据权利要求9的方法，进一步包括对所述多个量子位中的第二量子位的第二约瑟夫逊结进行退火，其中对所述第二约瑟夫逊结进行退火使得所述第二量子位的第二频率降低到第二期望频率。
11.根据权利要求7所述的方法，其中对所述第一约瑟夫逊结进行退火使得所述第一频率降低。
12.根据权利要求7所述的方法，其中形成所述多个量子位是基于所述多个量子位中的每个量子位的所述期望频率，并且其中所述第一量子位的尺寸与所述多个量子位中的第二量子位的尺寸不同。
13.一种多量子位芯片，所述多量子位芯片通过以下步骤形成：
在芯片上形成多个量子位，其中每个量子位包括约瑟夫逊结；
确定所述芯片上的每个量子位的初始频率；
基于所述初始频率，确定所述芯片的每个量子位的期望频率；以及
对所述多个量子位中的第一量子位的第一约瑟夫逊结进行退火，其中对所述第一约瑟夫逊结进行退火使得所述第一量子位从第一频率改变为大约所述期望频率。
14.根据权利要求13所述的多量子位芯片，其中对所述第一约瑟夫逊结进行退火包括对所述第一约瑟夫逊结进行局部退火。
15.根据权利要求13所述的多量子位芯片，其中对所述第一约瑟夫逊结进行退火使得所述第一频率增加。
16.根据权利要求15所述的多量子位芯片，进一步包括对所述多个量子位中的第二量子位的第二约瑟夫逊结进行退火，其中对所述第二约瑟夫逊结进行退火使得所述第二量子位的第二频率降低到第二期望频率。
17.根据权利要求13所述的多量子位芯片，其中对所述第一约瑟夫逊结进行退火使得所述第一频率降低。
18.一种多量子位芯片，所述多量子位芯片通过以下步骤形成：
确定芯片上的多个量子位的期望频率；
在所述芯片上形成所述多个量子位，其中每个量子位包括约瑟夫逊结；
确定所述多个量子位中的第一量子位的第一频率；
对所述约瑟夫逊结进行退火，其中对所述约瑟夫逊结进行退火使得所述量子位从所述第一频率改变为大约所述期望频率。
19.根据权利要求18所述的多量子位芯片，其中对所述第一约瑟夫逊结进行退火包括对所述第一约瑟夫逊结进行局部退火。
20.根据权利要求18所述的多量子位芯片，其中对所述第一约瑟夫逊结进行退火使得所述第一频率增加。
21.根据权利要求20所述的多量子位芯片，进一步包括对所述多个量子位中的第二量子位的第二约瑟夫逊结进行退火，其中对所述第二约瑟夫逊结进行退火使得所述第二量子位的第二频率降低到第二期望频率。
22.根据权利要求18所述的多量子位芯片，其中对所述第一约瑟夫逊结进行退火使得所述第一频率降低。
23.根据权利要求18所述的多量子位芯片，其中形成所述多个量子位是基于所述多个量子位中的每个量子位的所述期望频率，并且其中所述第一量子位的尺寸与所述多个量子位中的第二量子位的尺寸不同。
24.一种多量子位芯片，包括：
包含第一约瑟夫逊结的第一量子位；以及
包含一个第二约瑟夫逊结的第二量子位，其中所述第一约瑟夫逊结的第一电阻不同于所述第二约瑟夫逊结的第二电阻。
25.根据权利要求24所述的多量子位芯片，其中所述第一电阻与所述第二电阻之间的差使得所述第一量子位的第一频率不与所述第二量子位的第二频率冲突。
CN201880075209.0A 2017-11-28 2018-11-09 多量子位系统的频率调谐 Active CN111373557B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/824,492 2017-11-28
US15/824,492 US11895931B2 (en) 2017-11-28 2017-11-28 Frequency tuning of multi-qubit systems
PCT/EP2018/080735 WO2019105715A1 (en) 2017-11-28 2018-11-09 Frequency tuning of multi-qubit systems

Publications (2)

Publication Number Publication Date
CN111373557A true CN111373557A (zh) 2020-07-03
CN111373557B CN111373557B (zh) 2024-04-12

Family

ID=64270895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880075209.0A Active CN111373557B (zh) 2017-11-28 2018-11-09 多量子位系统的频率调谐

Country Status (3)

Country Link
US (1) US11895931B2 (zh)
CN (1) CN111373557B (zh)
WO (1) WO2019105715A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115577777A (zh) * 2022-10-24 2023-01-06 北京百度网讯科技有限公司 超导量子芯片版图中器件电感能量占比的确定方法及装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418540B2 (en) 2017-11-28 2019-09-17 International Business Machines Corporation Adjustment of qubit frequency through annealing
US11050009B2 (en) 2018-08-28 2021-06-29 International Business Machines Corporation Methods for annealing qubits with an antenna chip
US10475983B1 (en) 2018-08-28 2019-11-12 International Business Machines Corporation Antenna-based qubit annealing method
US10510943B1 (en) * 2018-08-28 2019-12-17 International Business Machines Corporation Structure for an antenna chip for qubit annealing
US10720563B1 (en) * 2018-11-13 2020-07-21 Google Llc Quantum processor design to increase control footprint
US10903412B2 (en) * 2019-04-19 2021-01-26 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US10956828B2 (en) 2019-06-19 2021-03-23 International Business Machines Corporation Transmon qubit flip-chip structures for quantum computing devices
US10944039B2 (en) 2019-06-19 2021-03-09 International Business Machines Corporation Fabricating transmon qubit flip-chip structures for quantum computing devices
US11552236B2 (en) 2020-01-24 2023-01-10 International Business Machines Corporation Superconducting qubit capacitance and frequency of operation tuning
CN114077897B (zh) * 2020-08-14 2023-11-03 本源量子计算科技（合肥）股份有限公司 一种量子芯片耦合结构优化方法
US11641785B2 (en) 2020-10-06 2023-05-02 International Business Machines Corporation Ion milling for frequency tuning of superconducting qubits
CN115598489B (zh) * 2021-06-28 2024-04-05 本源量子计算科技（合肥）股份有限公司 量子比特参数的测量方法和装置、量子芯片的测试方法
CN115438795B (zh) * 2022-09-30 2023-08-08 本源量子计算科技（合肥）股份有限公司 一种量子芯片及量子计算机
CN116596080B (zh) * 2023-07-19 2023-09-26 中诚华隆计算机技术有限公司 一种提高量子计算稳定性的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998022985A2 (en) * 1996-11-18 1998-05-28 Nkt Research Center A/S Superconductive josephson junction, method of its preparation, and its use in squids
CN101868802A (zh) * 2007-09-24 2010-10-20 D-波系统公司 用于量子位状态读出的系统、方法以及装置
US8111083B1 (en) * 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163156A (en) * 1976-05-19 1979-07-31 International Business Machines Corporation Method of modifying the performance characteristics of a Josephson junction
US4220959A (en) 1979-03-23 1980-09-02 Sperry Corporation Josephson tunnel junction with polycrystalline silicon, germanium or silicon-germanium alloy tunneling barrier
US4535219A (en) 1982-10-12 1985-08-13 Xerox Corporation Interfacial blister bonding for microinterconnections
US4490901A (en) 1983-05-05 1985-01-01 International Business Machines Corporation Adjustment of Josephson junctions by ion implantation
JPH09252026A (ja) 1992-04-06 1997-09-22 Seiko Instr Inc 超伝導装置
JP3198655B2 (ja) 1992-09-14 2001-08-13 株式会社デンソー 複合型ジョセフソン接合デバイスとその製造方法
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6232212B1 (en) 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
US20020074544A1 (en) 1999-12-21 2002-06-20 Sung Gun Yong Ramp-edge josephson junction devices and methods for fabricating the same
US7132841B1 (en) 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
AUPQ980700A0 (en) 2000-08-31 2000-09-21 Unisearch Limited Fabrication of nanoelectronic circuits
TW536795B (en) 2001-05-30 2003-06-11 Apack Comm Inc Flip chip package of monolithic microwave integrated circuit
DE10130786C1 (de) 2001-06-26 2003-02-13 Infineon Technologies Ag Laser-Programmierung integrierter Schaltkreise sowie zugehöriger integrierter Schaltkreis
AUPR728901A0 (en) 2001-08-27 2001-09-20 Unisearch Limited Method and system for introducing an ion into a substrate
US6911664B2 (en) 2002-04-15 2005-06-28 D-Wave Systems, Inc. Extra-substrate control system
US6946428B2 (en) 2002-05-10 2005-09-20 Christopher M. Rey Magnesium -boride superconducting wires fabricated using thin high temperature fibers
AU2002950888A0 (en) 2002-08-20 2002-09-12 Unisearch Limited Quantum device
US6999652B2 (en) 2002-11-06 2006-02-14 Nippon Telegraph And Telephone Corporation Optical module and optical switch constituting the same
JP4152778B2 (ja) 2003-03-11 2008-09-17 富士通株式会社 超伝導システムおよび超伝導回路チップ
US7343059B2 (en) 2003-10-11 2008-03-11 Hewlett-Packard Development Company, L.P. Photonic interconnect system
JP4838982B2 (ja) 2004-01-30 2011-12-14 株式会社 日立ディスプレイズ レーザアニール方法およびレーザアニール装置
GB0403865D0 (en) 2004-02-20 2004-03-24 Powerlase Ltd Laser multiplexing
JP3984248B2 (ja) 2004-08-30 2007-10-03 株式会社東芝 量子コンピューター
US7122837B2 (en) 2005-01-11 2006-10-17 Apollo Diamond, Inc Structures formed in diamond
US7411187B2 (en) 2005-05-23 2008-08-12 The Regents Of The University Of Michigan Ion trap in a semiconductor chip
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
JP2007193778A (ja) 2005-12-21 2007-08-02 Keio Gijuku 量子計算基本素子及び量子計算方法
US20090041243A1 (en) 2006-03-16 2009-02-12 Nec Corporation Quantum encryption device
US8120949B2 (en) 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7679166B2 (en) 2007-02-26 2010-03-16 International Business Machines Corporation Localized temperature control during rapid thermal anneal
US20080258049A1 (en) 2007-04-18 2008-10-23 Kuzmich Alexander M Quantum repeater using atomic cascade transitions
US7899092B2 (en) 2007-05-22 2011-03-01 Magiq Technologies, Inc. Fast quantum gates with ultrafast chirped pulses
US7977668B2 (en) 2007-05-23 2011-07-12 Northwestern University Multilayer structure with zirconium-oxide tunnel barriers and applications of same
ATE532105T1 (de) 2007-12-21 2011-11-15 Zeiss Carl Smt Gmbh Beleuchtungsmethode
JP2010048952A (ja) 2008-08-20 2010-03-04 Toshiba Corp 量子計算機および量子計算方法
EP2202545A1 (en) 2008-12-23 2010-06-30 Karlsruher Institut für Technologie Beam transformation module with an axicon in a double-pass mode
DE102009033566B4 (de) 2009-07-16 2022-02-24 Universität Paderborn Verfahren zur Einstellung eines Zustands eines Quantenbits
DE102010001551A1 (de) 2010-02-03 2011-08-04 TRUMPF Laser- und Systemtechnik GmbH, 71254 Adaptive Linse
US9054298B2 (en) 2010-12-10 2015-06-09 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US8954125B2 (en) * 2011-07-28 2015-02-10 International Business Machines Corporation Low-loss superconducting devices
US8816325B2 (en) 2011-10-07 2014-08-26 The Regents Of The University Of California Scalable quantum computer architecture with coupled donor-quantum dot qubits
US9355362B2 (en) 2011-11-11 2016-05-31 Northrop Grumman Systems Corporation Quantum bits and method of forming the same
US20130258595A1 (en) 2012-03-27 2013-10-03 Microsoft Corporation Heat Transfer For Superconducting Integrated Circuits At Millikelvin Temperatures
US20140026107A1 (en) 2012-07-19 2014-01-23 Microsoft Corporation Method and system for optimal decomposition of single-qubit quantum circuits using standard quantum gates
US9231707B2 (en) 2012-07-21 2016-01-05 Christopher Papile Methods and materials for integer quantum computing
US9082637B2 (en) 2012-08-17 2015-07-14 The University Of Connecticut Optoelectronic integrated circuit
US10416216B2 (en) 2012-12-11 2019-09-17 Australian National University Optical addressing of individual targets in solids
US9159033B2 (en) 2013-03-14 2015-10-13 Internatinal Business Machines Corporation Frequency separation between qubit and chip mode to reduce purcell loss
US9219298B2 (en) 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
US9350460B2 (en) 2013-04-23 2016-05-24 Raytheon Bbn Technologies Corp. System and method for quantum information transfer between optical photons and superconductive qubits
US11271034B2 (en) 2013-05-06 2022-03-08 Yimin Guo Method of manufacturing magnetic memory devices
EP2827395A1 (en) 2013-07-16 2015-01-21 Imec Method for patterning a magnetic tunnel junction stack
US9858531B1 (en) 2013-08-02 2018-01-02 University Of Maryland Fault tolerant scalable modular quantum computer architecture with an enhanced control of multi-mode couplings between trapped ion qubits
US10442719B2 (en) 2013-12-17 2019-10-15 Corning Incorporated Edge chamfering methods
JP6223838B2 (ja) 2014-01-16 2017-11-01 株式会社東芝 量子計算機及び量子計算方法
CN103745969B (zh) 2014-01-28 2016-08-17 中国工程物理研究院电子工程研究所 光通讯互联txv 3d集成封装及封装方法
WO2015178991A2 (en) 2014-02-28 2015-11-26 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
GB2524039A (en) 2014-03-12 2015-09-16 Nokia Technologies Oy Method and apparatus for adiabatic quantum annealing
CA2943489C (en) * 2014-03-21 2019-11-12 Google Inc. Chip including classical and quantum computing processers
DE102014007248A1 (de) 2014-05-16 2015-12-03 Gerhart Schroff Verfahren zur wechselwirkungsfreien Verschränkung von Quantenbits in Quantencomputern
US9354039B2 (en) 2014-06-06 2016-05-31 Massachusetts Institute Of Technology Methods, systems, and apparatus for programmable quantum photonic processing
US9515247B1 (en) 2015-05-18 2016-12-06 International Business Machines Corporation Sacrificial shorting straps for superconducting qubits
US9748976B2 (en) 2015-05-22 2017-08-29 Northrop Grumman Systems Corporation Fault tolerant syndrome extraction and decoding in Bacon-Shor quantum error correction
JP6495752B2 (ja) 2015-06-11 2019-04-03 株式会社東芝 量子計算機及び量子計算方法
US9524470B1 (en) 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US9847121B2 (en) 2015-09-13 2017-12-19 International Business Machines Corporation Providing controlled pulses for quantum computing
US10170680B2 (en) 2015-09-16 2019-01-01 International Business Machines Corporation Qubits by selective laser-modulated deposition
US9503063B1 (en) 2015-09-16 2016-11-22 International Business Machines Corporation Mechanically tunable superconducting qubit
JP6873120B2 (ja) 2015-10-27 2021-05-19 ディー−ウェイブ システムズ インコーポレイテッド 量子プロセッサにおける縮退軽減のためのシステムと方法
WO2017131831A2 (en) 2015-11-05 2017-08-03 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
SG11201805152UA (en) 2015-12-15 2018-07-30 Google Llc Superconducting bump bonds
US9647662B1 (en) 2016-06-24 2017-05-09 Northrop Grumman Systems Corporation Superconducting tunable coupler
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10338321B2 (en) 2017-03-20 2019-07-02 Analog Photonics LLC Large scale steerable coherent optical switched arrays
US10826713B2 (en) 2017-05-18 2020-11-03 International Business Machines Corporation Qubit network secure identification
US10608157B2 (en) 2017-05-18 2020-03-31 International Business Machines Corporation Qubit network non-volatile identification
US10466423B2 (en) 2017-06-07 2019-11-05 The Charles Stark Draper Laboratory, Inc. Partitioned optical switch
US10418540B2 (en) 2017-11-28 2019-09-17 International Business Machines Corporation Adjustment of qubit frequency through annealing
US10423888B1 (en) 2018-06-07 2019-09-24 International Business Machines Corporation Frequency allocation in multi-qubit circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998022985A2 (en) * 1996-11-18 1998-05-28 Nkt Research Center A/S Superconductive josephson junction, method of its preparation, and its use in squids
CN101868802A (zh) * 2007-09-24 2010-10-20 D-波系统公司 用于量子位状态读出的系统、方法以及装置
US8111083B1 (en) * 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115577777A (zh) * 2022-10-24 2023-01-06 北京百度网讯科技有限公司 超导量子芯片版图中器件电感能量占比的确定方法及装置

Also Published As

Publication number Publication date
CN111373557B (zh) 2024-04-12
US20190165244A1 (en) 2019-05-30
WO2019105715A1 (en) 2019-06-06
US11895931B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
CN111373557B (zh) 多量子位系统的频率调谐
Hertzberg et al. Laser-annealing Josephson junctions for yielding scaled-up superconducting quantum processors
US20190267692A1 (en) Stripline and microstrip transmission lines for qubits
US11824248B2 (en) Shielded bridges for quantum circuits
US10833242B2 (en) Adjustment of qubit frequency through annealing
US10833239B2 (en) Qubit network non-volatile identification
US20200152851A1 (en) Systems and methods for fabricating superconducting integrated circuits
Meyer et al. Electrical control of uniformity in quantum dot devices
TW202103339A (zh) 量子資訊處理器之處理器元件
US20240180046A1 (en) Frequency tuning of multi-qubit systems
Seo et al. Analogue Artificial Synaptic Performance of Self‐Rectifying Resistive Switching Device
Etor et al. Conduction mechanisms in metal/self‐assembled monolayer/metal junctions
Johnson Optimization of superconducting flux qubit readout using near-quantum-limited amplifiers
US20220198313A1 (en) Control and readout topology for spin qubits
JP7463551B2 (ja) トレンチの光測定用ターゲット
Currie Characterization of gate oxides and microwave resonators for silicon spin qubit devices
Dodson Overlapping Aluminum-Gate Quantum Dots for Valley-Orbit Based Qubits in Si/SiGe
Brackmann et al. Fabrication of gate electrodes for scalable quantum computing using CMOS industry compatible e-beam lithography and numerical simulation of the resulting quantum device
He Si-MOS Multiplexer and Depletion Mode Charge Sensor for Quantum Computation
Aguilera Development of superconducting Josephson junctions and integrated coplanar waveguides
Schoenfield Coherent Control and Spectroscopy of Valley States of Individual Electrons in Silicon Quantum Dots
Neyens In pursuit of quantum hardware: Investigations of gate-defined quantum dots in Si/SiGe heterostructures
JP2023545804A (ja) 埋め込みマイクロストリップ伝送線路
Zhou Process integration and logic applications of SiOx based resistive memory
Berggren Superconducting nanowire single-photon detectors and sub-10-nm lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant