CN1113366C - 用于自行确定电可擦可编程只读存储器的编程/擦除所需高电压的方法和装置 - Google Patents
用于自行确定电可擦可编程只读存储器的编程/擦除所需高电压的方法和装置 Download PDFInfo
- Publication number
- CN1113366C CN1113366C CN96198209A CN96198209A CN1113366C CN 1113366 C CN1113366 C CN 1113366C CN 96198209 A CN96198209 A CN 96198209A CN 96198209 A CN96198209 A CN 96198209A CN 1113366 C CN1113366 C CN 1113366C
- Authority
- CN
- China
- Prior art keywords
- high voltage
- read
- programming
- voltage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
通过按本发明的各方法,能够单独地对每个电可擦除和可编程只读半导体存储器(SP)确定对它用于擦除或编程所需的高电压(Vpp)并且存储在存储器(SP)里本身的一个配置在那里的区域A中。对每个其它的擦除或编程过程可以从那里调用该确定的高电压。从一个用于存储器编程或擦除的高电压的第一值出发和从一个用于检查编程或擦除过程的读出电压的第一值出发通过依次地改变或者高电压或者读出电压来确定最有利的高电压。
Description
在MOS场效应晶体管上,对着一个绝缘地设置在衬底上的栅极两侧,在衬底中存在的各掺杂区,它们称作为源区和漏区。例如通过在栅极和衬底之间加一个电压,在一个增强型场效应晶体管上载流子从该衬底富集在栅极下方。通过在漏区和源区之间加上一个电压从源区将另一些载流子注入该富集区,以致于在栅极下介于漏区和源区之间形成一个导电的沟道,通过在栅极上的电压可以控制它的导电性。
然而为了构成一个导电沟道必须在栅极和衬底之间加上一个电压,它有一个一定的,取决于工艺技术的最小值,此值称作为起始压或阈值电压。
EEPROM型或快速型电可擦只读存储器单元原则上是如同MOS场效应晶体管那样构造的,可是在它们的在此称为控制极的栅极和衬底之间有另一个电极,它是完全由非导材料包围的,即完全是被绝缘的,并且称作为浮栅。通过将某电荷放到该浮栅上,可以改变构成一个存储器单元的晶体管的阈电压。
将电荷加在浮栅上称为编程,而除去该电荷则称为存储器单元的擦除。通常通过编程促使阈电压向较低值移动,以致于形成该单元的晶体管在没有电压加在控制极上的情况下大多也导电。
为了确定,一个单元是否已被编程,也就是它是否以逻辑的“1”或“0”写过,则在控制电极上加一个所谓的读出电压,它大约位于一个已编程单元的和一个已擦除单元的阈电压之间。依据是否有一电流流过该单元,可以确定它的逻辑状态。
通过一个从衬底向浮栅或相反地流动的隧道电流,进行一个EEPROM单元或快速单元的编程或擦除。为此必须给载流子输送足够的能量,这通过在控制极和衬底之间加一个当今约为15V的高电压,和通过在浮栅和衬底之间构成一个极薄的绝缘层来实现,使得那里出现一个很高的场强。
在一n沟道的晶体管上为了编程在浮栅上加上正载流子,这在采用一种当今通常的正高电压情况下意味着,该高电压必须加在漏区上,而在控制极上加上0V。然后为了擦除单元相应地在控制极加高电压和在漏区上加上0V,以便从浮栅上重新除去载流子。
原则上需要一个一定的最低高电压,以便让该隧道电流起始。但是编程或擦除的程度也还取决于高电压的实际高度和取决于加上它的持续时间。阈电压Uth以及由此决定的浮栅电荷状态随高电压Vpp高度的原则性变化在图4中是用实线表示的。可以看出,随着高电压的增加,在擦除时单元的阈电压上升,而它在编程时下降。这些曲线对一个理想单元是互相对称分布的,以致于将在该两个曲线交点上的阈电压选为读出电压UL,因为距两个阈电压存在着同一距离和因此也存在着同一信噪比。
对于高电压高度的选择,现在一方面存在着希望尽可能大的信噪比,和此外所有单元应是单值性地编程或擦除的,这意味着一个高的高电压,另一方面通常用一个电荷泵形成的高电压发生器的耗费应保持尽可能地小,这意味着,使高电压尽可能低。因此通常将选择一个高电压值,它正好还允许单值编程或擦除。
然而根据工艺技术决定的制造公差,却是从晶片到晶片,在一个晶片上从芯片到芯片,和在一个芯片上从单元到单元,在曲线的变化上可能出现差别,这可能导致有错误的存储,这些曲线表示在编程和擦除时的阈电压Uth与高电压Vpp的关系。在图4中用虚线表示另一条编程曲线和另一条擦除曲线,正如它们根据这样的波动可能产生的那样。如可识别的那样,在一个具有虚线所示曲线分布的单元上,在给定的读出电压UL和一种如由实线表示的曲线中作为有利而确定的高电压情况下,不发生可检测的擦除过程。
WO 95/07536公开一种用于在一个快速EPROM存储单元的漏极连接点上调节编程电压的方法以及一种具有用于这样调节各手段的,如此类型的存储器,即一行的所有存储器单元的各阈值电压位于一个给定的窗口之内,如果这是不可能的,则输出一个误差信号。
本发明的任务也就是说明一种方法和一个装置,借助于此方法或此装置在一个电可擦和可编程只读半导体存储器上能够单值地编程和单值地擦除,并且在很大程度上不取决于工艺技术决定的阈电压随高电压的波动。
该任务通过按权利要求1和3的各方法和按权利要求5的一种装置来解决。
通过按本发明的各方法和用于实施该各方法的装置,顺序地对每个存储器确定对它最有利的高电压,并且非易失地存放在一个只读存储器中,以便可由控制单元为所有的编程和擦除过程读出和采用。
可以安排确定和存储只在存储器最先接通时的高电压,但是也能够如此构成控制单元,在每次接通时发生该过程。在某些情况下,例如在剧烈变化的环境中,也可能是有利的,以有规律的间隔进行最佳高电压的确定。
在此,顺序地确定意味着,在一最低值和一最高值之间分级地改变应加在存储器上用于编程和擦除的高电压,并且用一固定的给定读出电压检查编程或擦除结果,或者在一个给定高电压下和用不同的读出电压测试编程或擦除,该给定高电压同样位于该最低值和最高值之间,有利方式是形成该两值的算术平均值。
有利地取等于或大于物理上所需的值作为高电压最低值,以便能产生隧道效应,以致于可以不进行费时的,已根本不能导致成功的编程和擦除试验。该最高值由用于产生高电压的电荷泵的电路技术上的耗费所限制。
读出电压在第一种情况下,即它保持不变的场合,具有如同在按规定运行过程中在从存储器每次“正常”读出时的同一值。但是它也能以有利方式更临界地调定,这就是说更靠近由编程或擦除过程调定的阈电压,以便能因此更准确地检测出有缺陷的单元。
在按权利要求1的方法中为确定所需高电压,必要时必须容忍多次擦除或编程过程,其中方法上这里针对确定结果以有利方式在每个用由控制单元调定高电压的擦除或编程过程之前,可进行一个用最高高电压的编程或擦除过程。这可是要求用相当长的时间。
按权利要求3的方法明显更快,因为在此仅进行一个编程或擦除过程,而进行多个读出过程,可是这些读出过程原则上进行得快得多。
在本发明的改进结构中可将确定的所需高电压提高一个固定的给定值,以保证真正可靠的编程和擦除过程。
以下根据各实施例借助于附图详细地说明本发明。在此所示的:
图1为一按本发明装置的一张原理线路图;
图2为一按本发明第一方法的一张流程图;
图3为一按本发明第二方法的一张流程图;和
图4为各曲线,它们表示在擦除和编程一个电可擦和可编程的非易失存储器单元时,阈电压与高电压的关系。
图1表示一个电可编程和可擦只读半导体存储器SP,它可以由一个控制单元ST经一个地址和数据总线ADB控制。该存储器SP是可以由控制单元ST经另一个导线用一读出电压UL加上电压的。为了在只读存储器SP中编程或擦除数据,一个高电压Vpp是必要的,它由一个可调节的高电压发生器HG生成,并加在存储器SP上。由控制单元ST用一信号S控制该高电压发生器HG。该信号S既可以是模拟式的也可以是数字式,它确定高电压Vpp的值。
为了可靠地对存储器SP的各存储单元编程或擦除,一个一定的高电压Vpp值是需要的。可是根据各存储器单元性能的,由工艺技术决定的起伏,该值从半导体芯片到半导体芯片和由此从存储器到存储器可以是不同的。虽然高电压发生器HG可以调节为,它提供一个最大高电压,以致于能可靠地编程和擦除所有的存储器SP,可是这在大多数的,存储器SP实现于其上的半导体芯片上会导致不必要的高功率消耗,因为存储器SP中的许多存储器能够以一种较小的高电压Vpp运行。
通过一种按本发明的方法从而对每一个存储器单独地确定一个最有利的高电压值,也就是是能可靠地对该存储器SP编程和可靠地擦除的值,并且将此值存储在该存储器SP中的一个区域A中,使得该最有利值在那里可以由控制单元ST为每个其它的编程和擦除过程所调用。
虽然控制单元ST原则上是可以固定布线连接的,以便进行不要说明的按本发明的各方法,可是它是以有利的方式用一个具有所属程序存储器的微处理器形成的。
在一个第一按本发明的方法中控制单元ST借助于信号S如此调节可调节的高电压发生器HG,使得它将一个高电压Vpp的第一值加在存储器SP上。为了对存储器SP的各存储单元编程将高电压Vpp加在各存储器单元的漏极连接点上,而对控制栅连接点加以0伏,而为了擦除各存储器单元将高电压Vpp加在各存储器单元的控制栅连接点上,并且对漏极连接点加以0伏。高电压Vpp的第一值在该实例中应是最小值,并且然后依次地提高。可是同样可能在高电压Vpp的最大值处开始,并且随后将此值依次地减少。在此,原则上将高电压Vpp加在各存储器单元上这样长时间,以致于在一个合适的高电压Vpp值上保证一个可靠的编程或一个可靠的擦除。
在此第一擦除或编程过程之后,各单元由控制单元ST用在正常运行情况下的常用读出电压UL读出。可是原则上也可以选择一个更临界的读出电压,这就是说一个位于更靠近各编程或擦除的存储器单元阈电压的读出电压。
然后所读出的各值与先前写入的值比较,也就是说在一个逻辑“1”的情况下与编程的各值或在一个逻辑“0”的情况下与擦除的各值比较。如果该比较得出,所读出的各值与要写入的各希望值相符合,高电压Vpp的第一值则存储在存储器SP的一个区域中,以便由控制单元ST能够为所有其它的编程和擦除过程调用。
在存储之前高电压Vpp的第一值还可提高一个安全数额。
如果读出的各值与要写入的各希望值的比较是否定的,高电压Vpp的值则由控制单元ST借助于信号S控制提高一个一定的数额到一个第二值上,并且以此对存储器SP的各存储器单元编程或擦除。
随后所读出的各值重新与要写入的各希望值比较,并且在一个肯定的比较情况下,高电压Vpp此刻的第二值可能要提高一个安全数额,存储在存储器SP中。
如果比较进行得重新是否定的,高电压Vpp则再次提高一个数额。这个方法一直进行到,或者所有的单元被识别为已擦除或已编程或者高电压Vpp不能再继续提高时为止,并且该存储器SP因此被识别为有缺陷的。
在该方法的有利的改进形式中,在每次提高高电压Vpp之前,在擦除该存储器SP的情况下,可以最大的高电压进行所有单元的编程,并且可以以同样方式在存储器SP编程时以最大的高电压进行所有单元的一种擦除。由此保证了在每次加上高电压Vpp的一个新值之前出现同一些条件。
在图2中该按本发明的第一方法的过程是作为流程图表示的。可选择的,但是有关有利的各改进形式的方法步骤,在此加上了以虚线表示的框。
在图3中以同样方式表示另一个按本发明方法的流程图。在此也首先为了擦除存储器SP的各存储单元将一个高电压Vpp加在控制栅极上,或者为了编程存储器SP的各存储单元将之加在漏极连接点上。可是高电压Vpp的值,在此情况下是固定地给定的,并且以有利的方式计算为高电压发生器HG的最小和最大可调节值的算术平均值。
随后由控制单元ST调定一个给定的读出电压UL,并且然后用该读出电压读出各单元。
在一个随后的测试中检查,这些单元在该给定的读出电压下是否是被擦除或被编程的。
作为该方法的基本知识在于,在一给定高电压Vpp下,一个电可编程和可擦除只读存储器单元的可靠编程或擦除的问题,也取决于读出电压UL的位置,该给定高电压Vpp当然必须是大得使电荷总得到达存储器单元的浮栅极。这在图4中已表示出来。一种表示在擦除或编程时阈电压Uth与高电压Vpp关系的曲线的理想分布是以一实线表示的。这两个曲线在数值上有同一斜率和该理想读出电压UL产生于两条曲线的交点。在一个高电压Vpp的给定值VP时,从图4中可读出阈电压Uth离读出电压UL的距离。
在图4中用虚线表示一个由工艺技术决定的起伏引起的非理想的各曲线位置。如同可看出的那样,在先前的理想读出电压UL下,虽然会识别一个编程的单元,可是一个已擦除的单元同样也会检测为已编程的。如果一个具有虚线表示特性的存储单元却用一个约为0伏的读出电压读出的话,它则会可靠地被识别为已擦除或已编程。
基于此认识,在按本发明其它方法的继续进行中,将读出电压UL提高或减少一个数额ΔU,这取决于是已擦除或已编程的。随后重新检查,是否所有的单元是已擦除或已编程的。如果这不是此情况,该给定高电压Vpp在第一给定“正常”读出电压UL下,已经有正确的值,并且此值有可能在提高一个安全数额后被存储在存储器SP中。
可是如果所有的存储器单元重新被识别为已擦除或已编程的,读出电压则再次提高或减少一个数额ΔU(按照究竟是已擦除或已编程而不同),并且再次读出各单元的值和与要写入的希望值比较。
如果现在得出不是所有的单元是已擦除或已编程的,给定的高电压则减少读出电压曾提高或减少过的数额ΔU,并且将该值,可能提高一个安全数额,存储在存储器SP中。
该读出电压UL如此频繁地提高或减少一个数额ΔU,直到测试得出,至少一个存储器单元未曾擦除或未曾编程时为止。该给定高电压则减小一个值,此值相当于数额ΔU与完整的各循环通过次数的乘积。
在最先的测试中已至少识别一个单元为未擦除或未编程,在此情况下,按究竟是已擦除或已编程不同,该读出电压减少或提高一个数额ΔU。该读出电压UL因此被改变到另外的方向。随后进行,可能经过多次循环通过,一次测试和依次地将读出电压UL减少或提高该数额ΔU,直到所有单元是被识别为被擦除或被编程的为止。然后给定的高电压提高一个相当于该数额ΔU和循环通过次数+1乘积的值,并且该值则(可能在提高一个安全数额后)重新存储在存储器SP的区域A中。
在按本发明的各方法中,对于擦除和编程在存储器SP中可以存储着不同的高电压值。当然也只能选择一个值,即两者中较大的值。
通过按本发明的各方法是可能单独地对每个电可擦除和电可编程只读半导体存储器SP来确定对它用于擦除或编程所需的高电压Vpp,并且存储在存储器SP本身的在一个安排在那里的区域A中。从那里该确定的高电压对每个其它的擦除或编程过程是可调用的。
按本发明的各方法至少在存储器SP第一次投入运行时自行进行。
Claims (5)
1.用于确定在一可编程和可擦只读半导体存储器(SP)中,编程或擦除所需高电压(Vpp)的方法具有以下各步骤,其特征是
a)加一高电压(Vpp)或-在重复进行此步骤的情况下-加一提高的高电压在一存储器单元的控制栅极(SG)上,用于该存储器单元的擦除或加在存储器单元的漏极连接点上用于该存储器单元的编程,
b)用一预先给定的读出电压(UL)读出各单元;
c)如果所有的单元是擦除或编程的:非易失地存储高电压,
d)如果至少一个单元是未擦除或未编程的:将高电压提高一个一定的数额(ΔV)并且在步骤a)处开始。
2.按权利要求1所述的方法,其特征在于,在用一调定的高电压给各存储器单元每次编程或擦除之前,用一最大高电压给存储器擦除或编程。
3.用于确定在一可编程和可擦除只读半导体存储器(SP)中,编程或擦除所需高电压(Vpp)的方法具有以下各步骤,其特征是:
a)将一预先给定高电压(Vpp)加在一存储器单元的控制栅极上,用于该存储器单元的擦除或加在存储器单元的漏极连接点上用于该存储器单元的编程,
b)调定一预先给定的读出电压(UL),
c)在该预先给定读出电压(UL)下读出各单元,
d)如果所有单元是擦除或编程的:
d1)读出电压提高或减少一个预先给定数额(ΔU),
d2)在已提高或已减少的读出电压下读出各单元,
d3)如果至少一个单元是未擦除或未编程的:预先给定的高电压(Vpp)减少数额ΔU*(循环通过次数)并且存储已减少的高电压,
d4)如果所有单元是擦除或编程的:以步骤d1)继续工作,
e)如果至少一个单元是未擦除或未编程的:
e1)读出电压减少或提高一个预先给定的数额(ΔU),
e2)在已减少或已提高的读出电压下读出各单元,
e3)如果所有单元是擦除或编程的:预先给定的高电压(Vpp)提高数额(ΔU*(循环通过次数+1)并且存储已提高的高电压,
e4)如果至少一个单元是未擦除或未编程的:以步骤e1)继续工作。
4.按权利要求1,2或3所述的方法,其特征在于,在存储高电压之前将此提高一个安全数额。
5.用于自行确定在一可编程和可擦除只读半导体存储器(SP)中,编程和/或擦除所需(各)高电压(Vpp)的装置具有以下用于实施按权利要求1至4之一的一种方法的各手段,其特征是:
●一个控制单元(ST),它经一地址和数据总线(ADB)与存储器(SP)连接,以及与一用于给存储器(SP)加一读出电压(UL)的导线连接,
●一个可调节的高电压发生器(HG),它是可由控制单元(ST)加以一个控制信号(S)的,
●在此存储器(SP)是可以由高电压发生器(HG)加以一个可调节的高电压(Vpp)的,并且
●在此存储器(SP)具有一个区域(A),确定的所需(各)高电压(Vpp)是可以写入此区域(A)和从此区域(A)读出的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19542029A DE19542029C1 (de) | 1995-11-10 | 1995-11-10 | Verfahren zum selbsttätigen Ermitteln der nötigen Hochspannung zum Programmieren/Löschen eines EEPROMs |
DE19542029.2 | 1995-11-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1202263A CN1202263A (zh) | 1998-12-16 |
CN1113366C true CN1113366C (zh) | 2003-07-02 |
Family
ID=7777185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96198209A Expired - Lifetime CN1113366C (zh) | 1995-11-10 | 1996-11-04 | 用于自行确定电可擦可编程只读存储器的编程/擦除所需高电压的方法和装置 |
Country Status (11)
Country | Link |
---|---|
EP (1) | EP0860011B1 (zh) |
JP (1) | JPH11515129A (zh) |
KR (1) | KR100408323B1 (zh) |
CN (1) | CN1113366C (zh) |
AT (1) | ATE181173T1 (zh) |
DE (2) | DE19542029C1 (zh) |
ES (1) | ES2135269T3 (zh) |
IN (1) | IN192274B (zh) |
RU (1) | RU2189083C2 (zh) |
UA (1) | UA47444C2 (zh) |
WO (1) | WO1997017704A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3583052B2 (ja) * | 2000-03-31 | 2004-10-27 | 九州日本電気株式会社 | 半導体記憶装置 |
US7239557B2 (en) * | 2005-06-17 | 2007-07-03 | Micron Technology, Inc. | Program method with optimized voltage level for flash memory |
KR100725979B1 (ko) * | 2005-07-23 | 2007-06-08 | 삼성전자주식회사 | 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법 |
KR100843004B1 (ko) * | 2006-04-14 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그 구동 방법 |
KR100843037B1 (ko) * | 2007-03-27 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이의 소거 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG47058A1 (en) * | 1993-09-10 | 1998-03-20 | Intel Corp | Circuitry and method for selecting a drain programming voltage for a nonvolatile memory |
JP3737525B2 (ja) * | 1994-03-11 | 2006-01-18 | 株式会社東芝 | 半導体記憶装置 |
JPH08115597A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | 半導体ディスク装置 |
-
1995
- 1995-11-10 DE DE19542029A patent/DE19542029C1/de not_active Expired - Fee Related
-
1996
- 1996-11-04 CN CN96198209A patent/CN1113366C/zh not_active Expired - Lifetime
- 1996-11-04 UA UA98042216A patent/UA47444C2/uk unknown
- 1996-11-04 DE DE59602197T patent/DE59602197D1/de not_active Expired - Lifetime
- 1996-11-04 KR KR10-1998-0703420A patent/KR100408323B1/ko not_active IP Right Cessation
- 1996-11-04 JP JP9517743A patent/JPH11515129A/ja active Pending
- 1996-11-04 EP EP96945974A patent/EP0860011B1/de not_active Expired - Lifetime
- 1996-11-04 ES ES96945974T patent/ES2135269T3/es not_active Expired - Lifetime
- 1996-11-04 RU RU98111190/09A patent/RU2189083C2/ru active
- 1996-11-04 WO PCT/DE1996/002099 patent/WO1997017704A2/de active IP Right Grant
- 1996-11-04 AT AT96945974T patent/ATE181173T1/de active
- 1996-11-11 IN IN1950CA1996 patent/IN192274B/en unknown
Also Published As
Publication number | Publication date |
---|---|
IN192274B (zh) | 2004-03-27 |
EP0860011A2 (de) | 1998-08-26 |
ATE181173T1 (de) | 1999-06-15 |
WO1997017704A2 (de) | 1997-05-15 |
EP0860011B1 (de) | 1999-06-09 |
RU2189083C2 (ru) | 2002-09-10 |
DE59602197D1 (de) | 1999-07-15 |
UA47444C2 (uk) | 2002-07-15 |
KR100408323B1 (ko) | 2004-03-22 |
WO1997017704A3 (de) | 1997-06-26 |
KR19990067410A (ko) | 1999-08-16 |
DE19542029C1 (de) | 1997-04-10 |
CN1202263A (zh) | 1998-12-16 |
JPH11515129A (ja) | 1999-12-21 |
ES2135269T3 (es) | 1999-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1174430C (zh) | 在快擦写eeprom中编程及过擦除更正模式中弱化位线漏电流的电路装置 | |
CN1134789C (zh) | 快速eeprom单元及其制造方法、编程方法和读出方法 | |
US5508959A (en) | Programming method for the selective healing of over-erased cells on a flash erasable programmable read-only memory device | |
CN1182538C (zh) | 以软编程来紧缩vt分布的斜坡栅技术 | |
CN101510442B (zh) | 存储器阵列的操作方法 | |
CN1819055A (zh) | 非易失性存储器存储单元读取方法 | |
CN1478281A (zh) | 双位存储器擦除校验方法及系统 | |
CN1647213A (zh) | 动态参考编程的算法 | |
US6052306A (en) | Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM | |
CN1672218A (zh) | 在闪存器件的多扇区擦除期间用于控制擦除电压的系统与方法 | |
KR20000029024A (ko) | 노아 어레이에 있는 다수의 스택 메모리 디바이스의 부동게이트 상의 전하를 변화시키는 프로세스 | |
CN1656567A (zh) | 使用预先擦除步骤擦除闪存的方法 | |
CN1577605A (zh) | 包括已编程及可编程可擦除存储单元的集成电路存储器件 | |
CN1937229A (zh) | Eeprom及其驱动方法 | |
CN1113366C (zh) | 用于自行确定电可擦可编程只读存储器的编程/擦除所需高电压的方法和装置 | |
CN1371129A (zh) | 互补非易失性存储电路 | |
US5481494A (en) | Method for tightening VT distribution of 5 volt-only flash EEPROMS | |
CN1226782C (zh) | 非易失性存储器元件的操作方法 | |
CN1229811C (zh) | Eeprom使用的单一晶体管存储单元 | |
US7230853B2 (en) | Selective erase method for flash memory | |
US5608672A (en) | Correction method leading to a uniform threshold voltage distribution for a flash eprom | |
KR100363842B1 (ko) | 플래쉬 메모리의 소오스 콘택 모니터링 방법 | |
CN1929030A (zh) | 保护非易失性存储器单元免于过度擦除的方法和装置 | |
EP0800179A2 (en) | Method of programming a flash memory cell | |
CN1220986C (zh) | 非易失性内存的可靠性测试方法与电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AG Effective date: 20120220 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20120220 Address after: Federal Republic of Germany City, Laura Ibiza Berger Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG |
|
CX01 | Expiry of patent term |
Granted publication date: 20030702 |
|
EXPY | Termination of patent right or utility model |