CN111312823A - 超低导通电阻分离栅mosfet器件及其制造方法 - Google Patents
超低导通电阻分离栅mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN111312823A CN111312823A CN202010163194.2A CN202010163194A CN111312823A CN 111312823 A CN111312823 A CN 111312823A CN 202010163194 A CN202010163194 A CN 202010163194A CN 111312823 A CN111312823 A CN 111312823A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- groove
- controlled
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910000676 Si alloy Inorganic materials 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 170
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 230000000873 masking effect Effects 0.000 claims description 15
- 230000007797 corrosion Effects 0.000 claims description 12
- 238000005260 corrosion Methods 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000013329 compounding Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及超低导通电阻分离栅MOSFET器件及其制造方法，在N外延层内设有包围沟槽的Al4Si合金晶粒层，在沟槽的下段槽体内设有场氧层，在场氧层内设有屏蔽栅导电多晶硅，在沟槽的上段槽体内设有栅极导电多晶硅与栅氧层，栅极导电多晶硅位于栅氧层内；在介质层、N+源区与P阱区上开设有接触孔，接触孔从介质层的上表面向下穿透介质层、N+源区并最后进入P阱区内，在接触孔内设有接触条，接触条的上端部与发射极金属相连，接触条与N+源区以及P阱区欧姆接触，且接触条的宽度自上而下逐渐缩小。本发明结构简单，本发明提供的器件在正向导通时可以大大降低导通电阻；本发明的制造方法步骤较少且简单易行。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，具体地说是一种超低导通电阻分离栅MOSFET器件及其制造方法。
背景技术
功率MOS器件的功耗有两部分组成，开关损耗和导通损耗，导通损耗主要受制于MOS的导通电阻，开关损坏主要受制于MOS的栅极电荷。分离栅MOSFET器件是在普通沟槽MOS器件基础上衍生出来的一种高性能器件，此种器件不仅可以很大程度降低栅极-漏极电容（Cgd），还可以降低单位面积的导通电阻，通常两个分离电极通过氧化物介质隔离。常规分离栅MOSFET器件的结构如图1，工作原理如图2，其性能原理如下：
1）、导通电阻：由于底部分离电极和器件源极连接，当器件D-S极加高电压时，在底部电极两侧会产生横向电场，起到提高击穿电压的作用，这样一来达到同样的击穿电压时，外延的电阻率可以降低，从而导通电阻降低。
2）、栅极电荷：上部分离电极是MOS器件的栅极，其与漏极的距离增大，从而电容Cgd大幅度降低，总的栅极电荷也得以降低。
发明内容
本发明的目的之一是克服现有技术中存在的不足，提供一种结构简单且能大大降低导通电阻的超低导通电阻分离栅MOSFET器件。
本发明的另一目的是提供一种超低导通电阻分离栅MOSFET器件的制造方法。
按照本发明提供的技术方案，所述超低导通电阻分离栅MOSFET器件，在漏极金属上设有N+衬底，在N+衬底上设有N外延层，在N外延层上设有P阱区，在P阱区上设有N+源区，在N+源区上设有介质层，在介质层上设有发射极金属，从N+源区的上表面向下开设有沟槽，沟槽穿透N+源区、P阱区并最后进入N外延层内；
在N外延层内设有包围所述沟槽的Al4Si合金晶粒层，在沟槽的下段槽体内设有场氧层，在场氧层内设有屏蔽栅导电多晶硅，屏蔽栅导电多晶硅被场氧层完全包裹，在沟槽的上段槽体内设有栅极导电多晶硅与栅氧层，栅极导电多晶硅位于栅氧层内，栅极导电多晶硅的上端面与栅氧层的上端面均与介质层的下表面相接，栅极导电多晶硅的下端面位于N外延层的上表面与下表面之间；
在介质层、N+源区与P阱区上开设有接触槽，接触槽从介质层的上表面向下穿透介质层、N+源区并最后进入P阱区内，在接触槽内设有接触条，接触条的上端部与发射极金属相连，接触条与N+源区以及P阱区欧姆接触，且接触条的宽度自上而下逐渐缩小。
作为优选，所述栅极导电多晶硅的下端面位于N外延层的上表面与下表面之间并靠近N外延层的上表面。
作为优选，所述接触条的截面形状为梯形。
一种超低导通电阻分离栅MOSFET器件的制造方法包括以下步骤：
步骤一、提供N+衬底，在N+衬底上生长一层N外延层；
步骤二、在N外延层上沉积出掩蔽层，光刻并刻蚀掩蔽层以形成图案；
步骤三、以掩蔽层为阻挡，刻蚀N外延层形成沟槽，以CVD工艺在沟槽的侧面与底面生长一层作为后续Al注入用的保护层；
步骤四、先在沟槽的侧面与底面注入Al原子，注入的角度为7°、能量为150Kev -200Kev、剂量为1e16 cm2-3e16 cm2；注入后，再在1000-1200℃的炉管内退火5-20分钟，接着在800-900℃的炉管内退火退火10-40分钟，以修复注入受损晶格，形成Al4Si合金晶粒；再进行湿法Al腐蚀，以去除偏析到N外延层表面的Al膜；最后，去除上述二氧化硅保护层。
步骤五、在N外延层的上表面以及沟槽的侧面与底面热生长一层薄氧化层，再在薄氧化层上淀积一层厚氧化层；
步骤六、淀积多晶硅，然后刻蚀多晶硅，在沟槽底部形成屏蔽栅导电多晶硅；
步骤七、去除屏蔽栅导电多晶硅上方的氧化层；
步骤八、在N外延层的上表面以及沟槽内沉积氧化层；
步骤九、化学机械研磨掉N外延层上表面的氧化层，再湿法腐蚀沟槽内的氧化层，形成整体包裹屏蔽栅导电多晶硅的场氧层；
步骤十、热生长出栅氧化层，淀积多晶硅，再进行多晶硅刻蚀，形成栅极导电多晶硅；
步骤十一、注入P型杂质B+并推进形成P阱区；
步骤十二、淀积N型掺杂并退火形成N+源区；
步骤十三、沉积出介质层；
步骤十四、进行孔光刻和腐蚀，形成接触孔；
步骤十五、先在介质层的上表面与接触孔内进行金属淀积，形成发射极金属和接触柱，然后进行光刻、腐蚀，分别引出栅极与源极；对N+衬底进行背面减薄、背面硅腐蚀与背面金属化而形成漏极金属。
作为优选：步骤一中，所述N+衬底采用耐压值BVDSS为30~250V的AS衬底或者P衬底，N外延层的厚度为5~6μm、电阻率为0.16~0.2ohm.cm。
作为优选：步骤二中，所述掩蔽层为二氧化硅层或者掩蔽层由二氧化硅层、氮化硅层与二氧化硅层复合而成，且掩蔽层的厚度控制在0.3~0.8μm。
作为优选：步骤三中，所述保护层的材质为二氧化硅，且保护层的厚度控制在0.02-0.05μm；所述沟槽的深度控制在3um-10um。
作为优选：步骤五中，薄氧化层的厚度控制在0.05-0.1μm，厚氧化层的厚度控制在0.1-0.8μm。
作为优选：步骤六中，所沉积多晶硅的厚度控制在0.8-1μm，然后多晶硅的刻蚀深度控制在1-1.5μm；且所述屏蔽栅导电多晶硅的上端面至N+源区的上表面之间的距离控制在1.2-1.6μm；
步骤八中，在N外延层的上表面以及沟槽内所沉积的氧化层的厚度控制在1-2μm。
作为优选：步骤九中，所述屏蔽栅导电多晶硅上方的场氧层的厚度控制在0.2-0.4μm，且场氧层的上端面与N外延层的上表面之间的距离控制在1-1.2μm；
步骤十中，栅氧化层厚度控制在0.03-0.1μm；
步骤十三中，介质层的厚度控制在0.5-1μm。
本发明结构简单，本发明提供的器件在正向导通时可以大大降低导通电阻；本发明的制造方法步骤较少且简单易行。
附图说明
图1是经过步骤一处理后的结构图。
图2是经过步骤二处理后的结构图。
图3是经过步骤三处理后的结构图。
图4是经过步骤四处理后的结构图。
图5是经过步骤五处理后的结构图。
图6是经过步骤六处理后的结构图。
图7是经过步骤七处理后的结构图。
图8是经过步骤八处理后的结构图。
图9是经过步骤九处理后的结构图。
图10是经过步骤十处理后的结构图。
图11是经过步骤十一处理后的结构图。
图12是经过步骤十二处理后的结构图。
图13是经过步骤十三处理后的结构图。
图14是经过步骤十四处理后的结构图。
图15是经过步骤十五处理后的结构图。
图16是现有技术的结构图。
图17是现有技术的工作原理图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
实施例1
一种超低导通电阻分离栅MOSFET器件，在漏极金属1上设有N+衬底2，在N+衬底2上设有N外延层3，在N外延层3上设有P阱区4，在P阱区4上设有N+源区5，在N+源区5上设有介质层6，在介质层6上设有发射极金属7，从N+源区5的上表面向下开设有沟槽8，沟槽8穿透N+源区5、P阱区4并最后进入N外延层3内；
在N外延层3内设有包围所述沟槽8的Al4Si合金晶粒层9，在沟槽8的下段槽体内设有场氧层10，在场氧层10内设有屏蔽栅导电多晶硅11，屏蔽栅导电多晶硅11被场氧层10完全包裹，在沟槽8的上段槽体内设有栅极导电多晶硅12与栅氧层13，栅极导电多晶硅12位于栅氧层13内，栅极导电多晶硅12的上端面与栅氧层13的上端面均与介质层6的下表面相接，栅极导电多晶硅12的下端面位于N外延层3的上表面与下表面之间；进一步地，所述栅极导电多晶硅12的下端面位于N外延层3的上表面与下表面之间并靠近N外延层3的上表面。
在介质层6、N+源区5与P阱区4上开设有接触槽，接触槽从介质层6的上表面向下穿透介质层6、N+源区5并最后进入P阱区4内，在接触槽内设有接触条14，接触条14的上端部与发射极金属7相连，接触条14与N+源区5以及P阱区4欧姆接触，且接触条14的宽度自上而下逐渐缩小，进一步地，接触条14的截面形状为梯形；再进一步地，接触条14的截面形状为等腰梯形。
一种超低导通电阻分离栅MOSFET器件的制造方法包括以下步骤：
步骤一、提供N+衬底2，在N+衬底2上生长一层N外延层3；其中，N+衬底2采用耐压值BVDSS为30~250V的AS衬底，N外延层3的厚度为5~6μm、电阻率为0.16~0.2ohm.cm；
步骤二、在N外延层3上沉积出掩蔽层，光刻并刻蚀掩蔽层以形成图案；其中，掩蔽层为二氧化硅层单层结构或者掩蔽层由二氧化硅层、氮化硅层与二氧化硅层三层复合而成的结构，掩蔽层的厚度控制在0.3~0.8μm；
步骤三、以掩蔽层为阻挡，刻蚀N外延层3形成沟槽8，以CVD工艺在沟槽8的侧面与底面生长一层作为后续Al注入用的保护层；其中，保护层9的材质为二氧化硅，且保护层9的厚度控制在0.02-0.05μm；沟槽8的深度控制在3um-10um；
步骤四、先在沟槽8的侧面与底面注入Al原子，注入的角度为7°、能量为150Kev -200Kev、剂量为1e16 cm2-3e16 cm2；注入后，再在1000-1200℃的炉管内退火5-20分钟，接着在800-900℃的炉管内退火退火10-40分钟，以修复注入受损晶格，形成Al4Si合金晶粒；再进行湿法Al腐蚀，以去除偏析到N外延层3表面的Al膜；最后，去除上述二氧化硅保护层。
步骤五、在N外延层3的上表面以及沟槽8的侧面与底面热生长一层薄氧化层，再在薄氧化层上淀积一层厚氧化层；其中，薄氧化层的厚度控制在0.05-0.1μm，厚氧化层的厚度控制在0.1-0.8μm；
步骤六、淀积多晶硅，然后刻蚀多晶硅，在沟槽底部形成屏蔽栅导电多晶硅11；其中，所沉积多晶硅的厚度控制在0.8-1μm，然后多晶硅的刻蚀深度控制在1-1.5μm；且屏蔽栅导电多晶硅11的上端面至N+源区5的上表面之间的距离控制在1.2-1.6μm；
步骤七、去除屏蔽栅导电多晶硅11上方的氧化层；
步骤八、在N外延层3的上表面以及沟槽8内沉积氧化层；其中，在N外延层3的上表面以及沟槽8内所沉积的氧化层的厚度控制在1-2μm；
步骤九、化学机械研磨掉N外延层3上表面的氧化层，再湿法腐蚀沟槽8内的氧化层，形成整体包裹屏蔽栅导电多晶硅11的场氧层10；其中，屏蔽栅导电多晶硅11上方的场氧层10的厚度控制在0.2-0.4μm，且场氧层10的上端面与N外延层3的上表面之间的距离控制在1-1.2μm；
步骤十、热生长出厚度在0.03-0.1μm的栅氧化层13，淀积多晶硅，再进行多晶硅刻蚀，形成栅极导电多晶硅12；
步骤十一、注入P型杂质B+并推进形成P阱区4；
步骤十二、淀积N型掺杂并退火形成N+源区5；
步骤十三、沉积出厚度为0.5-1μm的介质层6；
步骤十四、进行孔光刻和腐蚀，形成接触孔；
步骤十五、先在介质层6的上表面与接触孔内进行金属淀积，形成发射极金属7和接触柱14，然后进行光刻、腐蚀，分别引出栅极与源极；对N+衬底2进行背面减薄、背面硅腐蚀与背面金属化而形成漏极金属1。
在本发明的步骤四中，由于Al元素注入时，一方面会破坏硅体内晶格，高温退火后受损晶格恢复，受固溶度限制会发生Al原子向硅表面偏析形成一层Al膜，这层Al膜可以通过一步湿法Al腐蚀去除；另一方面会在硅体内形成一个随机分布，高温退火后Al原子分布约600nm范围内，峰值浓度约300nm位置，并且高温作用下形成Al4Si合金晶粒层9。
本发明中，包围沟槽8的Al4Si合金晶粒层9，可以降低沟槽8附近的导通电阻，增强电流导通能力，而且从物理特征上，跟硅体内掺杂磷和硼元素无明显差异。
所以本发明和常规分离栅器件相比，正向导通时，本发明中的器件可以大大降低导通电阻。
Claims (10)
1.一种超低导通电阻分离栅MOSFET器件，在漏极金属（1）上设有N+衬底（2），在N+衬底（2）上设有N外延层（3），在N外延层（3）上设有P阱区（4），在P阱区（4）上设有N+源区（5），在N+源区（5）上设有介质层（6），在介质层（6）上设有发射极金属（7），从N+源区（5）的上表面向下开设有沟槽（8），沟槽（8）穿透N+源区（5）、P阱区（4）并最后进入N外延层（3）内；其特征是：
在N外延层（3）内设有包围所述沟槽（8）的Al4Si合金晶粒层（9），在沟槽（8）的下段槽体内设有场氧层（10），在场氧层（10）内设有屏蔽栅导电多晶硅（11），屏蔽栅导电多晶硅（11）被场氧层（10）完全包裹，在沟槽（8）的上段槽体内设有栅极导电多晶硅（12）与栅氧层（13），栅极导电多晶硅（12）位于栅氧层（13）内，栅极导电多晶硅（12）的上端面与栅氧层（13）的上端面均与介质层（6）的下表面相接，栅极导电多晶硅（12）的下端面位于N外延层（3）的上表面与下表面之间；
在介质层（6）、N+源区（5）与P阱区（4）上开设有接触槽，接触槽从介质层（6）的上表面向下穿透介质层（6）、N+源区（5）并最后进入P阱区（4）内，在接触槽内设有接触条（14），接触条（14）的上端部与发射极金属（7）相连，接触条（14）与N+源区（5）以及P阱区（4）欧姆接触，且接触条（14）的宽度自上而下逐渐缩小。
2.根据权利要求1所述的超低导通电阻分离栅MOSFET器件，其特征是：所述栅极导电多晶硅（12）的下端面位于N外延层（3）的上表面与下表面之间并靠近N外延层（3）的上表面。
3.根据权利要求1所述的超低导通电阻分离栅MOSFET器件，其特征是：所述接触条（14）的截面形状为梯形。
4.一种超低导通电阻分离栅MOSFET器件的制造方法包括以下步骤：
步骤一、提供N+衬底（2），在N+衬底（2）上生长一层N外延层（3）；
步骤二、在N外延层（3）上沉积出掩蔽层，光刻并刻蚀掩蔽层以形成图案；
步骤三、以掩蔽层为阻挡，刻蚀N外延层（3）形成沟槽（8），以CVD工艺在沟槽（8）的侧面与底面生长一薄层二氧化硅作为后续Al注入用的保护层；
步骤四、先在沟槽（8）的侧面与底面注入Al原子，注入的角度为7°、能量为150Kev -200Kev、剂量为1e16 cm2-3e16 cm2；注入后，再在1000-1200℃的炉管内退火5-20分钟，接着在800-900℃的炉管内退火退火10-40分钟，以修复注入受损晶格，形成Al4Si合金晶粒；再进行湿法Al腐蚀，以去除偏析到N外延层（3）表面的Al膜；最后，去除上述二氧化硅保护层。
步骤五、在N外延层（3）的上表面以及沟槽（8）的侧面与底面热生长一层薄氧化层，再在薄氧化层上淀积一层厚氧化层；
步骤六、淀积多晶硅，然后刻蚀多晶硅，在沟槽底部形成屏蔽栅导电多晶硅（11）；
步骤七、去除屏蔽栅导电多晶硅（11）上方的氧化层；
步骤八、在N外延层（3）的上表面以及沟槽（8）内沉积氧化层；
步骤九、化学机械研磨掉N外延层（3）上表面的氧化层，再湿法腐蚀沟槽（8）内的氧化层，形成整体包裹屏蔽栅导电多晶硅（11）的场氧层（10）；
步骤十、热生长出栅氧化层（13），淀积多晶硅，再进行多晶硅刻蚀，形成栅极导电多晶硅（12）；
步骤十一、注入P型杂质B+并推进形成P阱区（4）；
步骤十二、淀积N型掺杂并退火形成N+源区（5）；
步骤十三、沉积出介质层（6）；
步骤十四、进行孔光刻和腐蚀，形成接触孔；
步骤十五、先在介质层（6）的上表面与接触孔内进行金属淀积，形成发射极金属（7）和接触柱（14），然后进行光刻、腐蚀，分别引出栅极与源极；对N+衬底（2）进行背面减薄、背面硅腐蚀与背面金属化而形成漏极金属（1）。
5.根据权利要求4所述的超低导通电阻分离栅MOSFET器件的制造方法，其特征是：步骤一中，所述N+衬底（2）采用耐压值BVDSS为30~250V的AS衬底或者P衬底，N外延层（3）的厚度为5~6μm、电阻率为0.16~0.2ohm.cm。
6.根据权利要求4所述的超低导通电阻分离栅MOSFET器件的制造方法，其特征是：步骤二中，所述掩蔽层为二氧化硅层或者掩蔽层由二氧化硅层、氮化硅层与二氧化硅层复合而成，且掩蔽层的厚度控制在0.3~0.8μm。
7.根据权利要求4所述的超低导通电阻分离栅MOSFET器件的制造方法，其特征是：步骤三中，所述保护层（9）的材质为二氧化硅，且保护层（9）的厚度控制在0.02-0.05μm；所述沟槽（8）的深度控制在3um-10um。
8.根据权利要求1所述的超低导通电阻分离栅MOSFET器件，其特征是：步骤五中，薄氧化层的厚度控制在0.05-0.1μm，厚氧化层的厚度控制在0.1-0.8μm。
9.根据权利要求1所述的超低导通电阻分离栅MOSFET器件，其特征是：步骤六中，所沉积多晶硅的厚度控制在0.8-1μm，然后多晶硅的刻蚀深度控制在1-1.5μm；且所述屏蔽栅导电多晶硅（11）的上端面至N+源区（5）的上表面之间的距离控制在1.2-1.6μm；
步骤八中，在N外延层（3）的上表面以及沟槽（8）内所沉积的氧化层的厚度控制在1-2μm。
10.根据权利要求1所述的超低导通电阻分离栅MOSFET器件，其特征是：步骤九中，所述屏蔽栅导电多晶硅（11）上方的场氧层（10）的厚度控制在0.2-0.4μm，且场氧层（10）的上端面与N外延层（3）的上表面之间的距离控制在1-1.2μm；
步骤十中，栅氧化层（13）厚度控制在0.03-0.1μm；
步骤十三中，介质层（6）的厚度控制在0.5-1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010163194.2A CN111312823A (zh) | 2020-03-10 | 2020-03-10 | 超低导通电阻分离栅mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010163194.2A CN111312823A (zh) | 2020-03-10 | 2020-03-10 | 超低导通电阻分离栅mosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111312823A true CN111312823A (zh) | 2020-06-19 |
Family
ID=71148469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010163194.2A Pending CN111312823A (zh) | 2020-03-10 | 2020-03-10 | 超低导通电阻分离栅mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111312823A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111681963A (zh) * | 2020-08-11 | 2020-09-18 | 中芯集成电路制造(绍兴)有限公司 | 一种屏蔽栅场效应晶体管及其形成方法 |
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| CN114242769A (zh) * | 2021-11-24 | 2022-03-25 | 深圳真茂佳半导体有限公司 | 超结梯形槽碳化硅mosfet器件及制作方法 |
| CN114242768A (zh) * | 2021-11-18 | 2022-03-25 | 深圳真茂佳半导体有限公司 | 栅底电荷平衡改善的碳化硅mosfet器件及制造方法 |
-
2020
- 2020-03-10 CN CN202010163194.2A patent/CN111312823A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111681963A (zh) * | 2020-08-11 | 2020-09-18 | 中芯集成电路制造(绍兴)有限公司 | 一种屏蔽栅场效应晶体管及其形成方法 |
| CN111681963B (zh) * | 2020-08-11 | 2020-11-20 | 中芯集成电路制造(绍兴)有限公司 | 一种屏蔽栅场效应晶体管及其形成方法 |
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| CN114242768A (zh) * | 2021-11-18 | 2022-03-25 | 深圳真茂佳半导体有限公司 | 栅底电荷平衡改善的碳化硅mosfet器件及制造方法 |
| CN114242769A (zh) * | 2021-11-24 | 2022-03-25 | 深圳真茂佳半导体有限公司 | 超结梯形槽碳化硅mosfet器件及制作方法 |
| CN114242769B (zh) * | 2021-11-24 | 2022-08-26 | 深圳真茂佳半导体有限公司 | 超结梯形槽碳化硅mosfet器件及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312823A (zh) | 超低导通电阻分离栅mosfet器件及其制造方法 | |
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| US5949124A (en) | Edge termination structure | |
| US10361266B2 (en) | Semiconductor device | |
| CN111969059A (zh) | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 | |
| EP1873837B1 (en) | Semiconductor power device having an edge-termination structure and manufacturing method thereof | |
| CN219513110U (zh) | 一种igbt器件 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN105529262A (zh) | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN117410344A (zh) | 一种π型沟槽栅碳化硅MOSFET器件及其制备方法 | |
| CN112951905A (zh) | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 | |
| CN211295111U (zh) | 超低导通电阻分离栅mosfet器件 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN100589246C (zh) | 带有多晶硅场板的功率mos场效应管及其制造方法 | |
| CN107658343B (zh) | 一种优化器件特性的半导体结构及其制造方法 | |
| TW200304188A (en) | Semiconductor component and manufacturing method | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN102222619B (zh) | 半导体装置的制造方法 | |
| CN112951906A (zh) | 一种SiC绝缘栅双极型晶体管器件及其制造方法 | |
| CN112670335A (zh) | 多次外延制作超结屏蔽栅结构igbt及制造方法 | |
| CN104425246A (zh) | 绝缘栅双极型晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |