CN111295844A - 顶板取样电路 - Google Patents

顶板取样电路 Download PDF

Info

Publication number
CN111295844A
CN111295844A CN201880070619.6A CN201880070619A CN111295844A CN 111295844 A CN111295844 A CN 111295844A CN 201880070619 A CN201880070619 A CN 201880070619A CN 111295844 A CN111295844 A CN 111295844A
Authority
CN
China
Prior art keywords
capacitor
coupled
terminal
input
boost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880070619.6A
Other languages
English (en)
Other versions
CN111295844B (zh
Inventor
A·默罕
N·什里瓦斯塔瓦
A·哈维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN111295844A publication Critical patent/CN111295844A/zh
Application granted granted Critical
Publication of CN111295844B publication Critical patent/CN111295844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

在一些实例中，一种系统包含第一晶体管(180)，所述第一晶体管包括：第一源极端子(180(S))，其耦合到第一输入端子；第一漏极端子(180(D))，其耦合到第一顶板取样电容器(185)；及第一栅极端子(180(G))。所述系统亦包含第一输入相依双时钟升压电路(160)，其经由第一升压电路输入(1160)耦合到所述第一输入端子且经由第一升压电路输出(0160)耦合到所述第一栅极端子。所述系统进一步包含第二晶体管(190)，所述第二晶体管包括：第二源极端子(190(S))，其耦合到第二输入端子；第二漏极端子(190(D))，其耦合到第二顶板取样电容器(195)；及第二栅极端子(190(G))。所述系统亦包含第二输入相依双时钟升压电路(170)，其经由第二升压电路输入(1170)耦合到所述第二输入端子且经由第二升压电路输出(0170)耦合到所述第二晶体管的所述第二栅极端子。

Description

顶板取样电路
背景技术
一种模/数(A/D)转换器通常用于无线通信装置(例如，基站)中以将模拟信号转换成数字信号。在一些情形中，A/D转换器可用于一种将输入信号(例如，电压或电流)转换成与输入信号的量值成比例的数字编号的装置中。
发明内容
根据实例，一种系统包含第一晶体管，所述第一晶体管包括：第一源极端子，其耦合到第一输入端子；第一漏极端子，其耦合到第一顶板取样电容器；及第一栅极端子。所述系统亦包含第一输入相依双时钟升压电路，其经由第一升压电路输入耦合到所述第一输入端子且经由第一升压电路输出耦合到所述第一栅极端子。所述系统进一步包含第二晶体管，所述第二晶体管包括：第二源极端子，其耦合到第二输入端子；第二漏极端子，其耦合到第二顶板取样电容器；及第二栅极端子。所述系统也包含第二输入相依双时钟升压电路，其经由第二升压电路输入耦合到所述第二输入端子且经由第二升压电路输出耦合到所述第二晶体管的所述第二栅极端子。
根据另一实例，一种取样及保持电路(SH电路)包含取样级电路，其包括第一晶体管，所述第一晶体管包括：第一源极端子，其耦合到第一输入端子；第一漏极端子，其耦合到第一顶板取样电容器；及第一栅极端子。所述取样级电路也包含第二晶体管，所述第二晶体管包括：第二源极端子，其耦合到第二输入端子；第二漏极端子，其耦合到第二顶板取样电容器；及第二栅极端子。所述取样级电路也包含第一输入相依双时钟升压电路，其经由第一升压电路输入耦合到所述第一输入端子且经由第一升压电路输出耦合到所述第一栅极端子，所述第一输入相依双时钟升压电路包括经配置以将第一升压电压提供到所述第一栅极端子的至少一个电容器。所述取样级电路也包含第二输入相依双时钟升压电路，其经由第二升压电路输入耦合到所述第二输入端子且经由第二升压电路输出耦合到所述第二栅极端子，所述第二输入相依双时钟升压电路包括经配置以将第二升压电压提供到所述第二栅极端子的至少一个电容器。所述SH电路进一步包含保持级电路，其包括耦合到所述第一顶板取样电容器的第一放大器晶体管。所述保持级电路也包含耦合到所述第二顶板取样电容器的第二放大器晶体管。
附图说明
图1是根据各种实例的说明性取样及保持电路的框图。
图2(a)是根据各种实例的图1的说明性取样及保持电路的电路示意图。
图2(b)是根据各种实例的时序图。
图2(c)是根据各种实例的说明性第一输入相依双时钟升压电路的电路示意图。
具体实施方式
取样及保持(SH)电路的常见应用是将到A/D转换器的输入维持在恒定值处。因此，期望SH电路引入最小噪声/失真，使得从A/D转换器输出高分辨率信号。SH电路可分为取样级电路及保持级电路，其中取样级电路与保持级电路串联耦合。换句话说，可连接取样级电路与保持级电路，使得取样级电路的输出可充当保持级电路的输入。SH电路中的失真可从取样级电路及/或保持级电路引入。在一些情形中，取样级电路采用可将电容器取样(或跟踪)高达取样电压的取样开关，而保持级电路可以采用具有作用于经取样输入上的晶体管的放大器。因此，SH电路的输出可至少部分地取决于保持级电路的输入(或取样级电路的输出)。保持级电路的输入有时在本文中称为保持级输入。
通常，在取样级电路中使用底板取样技术。底板取样技术包含与取样开关及保持级电路串联耦合的取样电容器，即，取样电容器具有耦合到取样开关的一个板(本文中成为“底板”)及至少部分地耦合到保持级电路的另一板。通常，归因于保持级电路中寄生电容的存在，因此保持级输入易于使信号衰减，由此导致低信噪比(SNR)。可期望，对于大范围失真，保持级电路的输入可为高度线性的，这继而导致来自A/D转换器的高分辨率数字输出。相比来说，在一些情形中，顶板取样技术可在取样级电路处用作底板取样的替代。顶板取样技术包含并联耦合到取样开关及保持级电路的取样电容器，即，取样电容器具有耦合到取样开关及保持级电路两者的一个板。此板有时在本文中称为“顶板”。顶板取样中的另一板可耦合到接地。并联连接导致输入寄生失真成为顶板取样自身的一部分，由此使其不易受到输入寄生效应的存在的影响，且导致经改进信噪比(相对于底板取样)。然而，顶板取样技术容易受到实施问题的影响。举例来说，由于顶板直接连接到取样开关，因此保持级输入可遭受三次谐波失真及取样诱发失真。在一些情形中，可使用输入信号相依升压电路来接通及/或关断取样开关。升压电路可将升压电压提供到取样开关，所述升压电压可抵消输入信号中的失真(或摆动)。因此，输入相依升压电路将升压电压(或过驱动电压)提供到取样开关，所述升压电压使取样开关电阻至少部分地独立于输入信号摆动及/或失真。通常的升压电路在升压电路中使用与取样及保持时钟同步工作的单个时钟。然而，使用单个时钟可引入额外失真，例如从升压电路到取样电容器的信号泄漏。此信号泄漏可使保持级输入失真。在一些情形中，升压电路也可将差分及/或共模干扰引入到保持级输入。此外，在一些情形中，保持级电路也可将一些失真引入到保持级输入。保持级电路在操作期间从保持级输入值摆动到残差值。在摆动期间，保持级输入可依据残差值进行调制。
如上文所描述，保持级电路的输入易受来自取样级电路及保持级电路两者的失真的影响。尽管顶板取样技术容易受到前述问题的影响，但其优异的SNR性能使其成为底板取样技术的有吸引力替代。因此，本发明中的实例中的至少一些实例针对一种在取样级中利用顶板取样技术且在保持级处采用晶体管放大器的取样及保持电路。特定来说，在本发明中描述的顶板取样技术利用一种将更少失真引入到保持级输入的输入相依双时钟升压电路。此外，本文中所揭示的取样级利用差分及共模消除技术来进一步消除任何差分及/或共模干扰。本发明也描述使用保持级电容耦合来消除可在保持级电路从保持级输入值摆动到残留值时引入的失真。
图1是根据各种实例的说明性SH电路100的框图。SH电路100包含取样级电路110及保持级电路120。取样级电路110经配置以接收差分模拟输入IN1及IN2，且保持级电路120经配置以产生保持输出OUT1及OUT2。在一些实例中，IN1及IN2是经平衡输入，即，其具有相同振幅及相反相位。在一些实例中，OUT 1及OUT 2分别是对应于输入信号IN1及IN2的保持信号。取样级电路110与保持级电路120经串联连接，即，取样级电路110的输出OUT1(SS)及OUT2(SS)可至少部分地充当到保持级电路120的输入IN1(HS)及IN2(HS)。取样级电路110也可包含第一顶板取样电容器(未展示)，其耦合到周期性地接收输入IN1的第一取样开关(未展示)。取样级电路110也可包含第二顶板取样电容器(未展示)，其耦合到周期性地接收输入IN2的第二取样开关(未明确展示)。
SH电路100可在由第一时钟信号101确定的频率下接收输入IN1、IN2并对其进行取样。在一些实例中，SH电路100可与第一时钟信号101同步执行取样及保持操作。所述操作包含取样周期及保持周期。在一些实例中，第一时钟信号101可驱动取样级电路110及保持级电路120的组件(未展示)中的一些组件。在第一时钟信号101的取样周期期间，第一及第二取样开关(如图2(a)中所展示)可闭合，且输入IN1及IN2可(分别)将第一及第二顶板取样电容器充电。在一些实例中，SH电路100也可包含一或多个输入相依升压电路，这可减少由顶板取样电容器处的取样开关引起的失真。如上文所描述，在一些情形中，升压电路在升压电路中采用与第一时钟信号101同步工作的单个时钟，使得升压电路在取样周期期间将输入相依升压电压提供到第一及第二取样开关(未展示)，且升压电路在保持周期期间将自身充电到升压电压。然而，使用在单个时钟上工作的升压电路可引入额外失真。在一些情形中，信号可从升压电路泄漏到顶板取样电容器，这可使保持级输入信号IN1(HS)、IN2(HS)失真。因此，取样级电路110包含第一及第二升压电路(未展示)，其使用双时钟系统(分别)将第一及第二升压电压提供到第一及第二取样开关。在一些实例中，使用双时钟系统可防止信号从升压电路泄漏到顶板取样电容器。
在一些实例中，归因于第一及第二取样开关的寄生电容，可存在某种时钟馈通，这可进一步导致第一及第二顶板取样电容器处的衰减。如下文进一步所描述，为了防止此衰减，取样级电路110可实施差模消除技术以消除由时钟馈通导致的此衰减。在一些实例中，归因于时钟馈通，也可存在共模干扰。为减轻共模干扰，如下文进一步所描述，取样级电路110可实施差模消除技术以消除此共模失真。如下文进一步所描述，SH电路100也包含使用保持级器件电容器来消除可在第一时钟信号101的保持阶段期间引入的失真。
图2(a)是图1的说明性SH电路100的电路示意图。图2(a)描绘取样级电路110、保持级电路120及第一时钟信号101。取样级电路110包含第一顶板电容器185及第二顶板电容器195。取样级电路110进一步包含第一取样开关180及第二取样开关190。第一取样开关包含：源极端子180(S)，其经配置以接收第一输入IN1；漏极端子180(D)，其在节点186处耦合到第一顶板取样电容器185；及栅极端子180(G)。第二取样开关包含：源极端子190(S)，其经配置以接收第二输入IN2；漏极端子190(D)，其在节点196处耦合到第二顶板取样电容器195；及栅极端子190(G)。在一些实例中，取样级电路110也可包含第一输入相依双时钟升压电路160及第二输入相依双时钟升压电路170。第一输入相依双时钟升压电路160的输入I160可耦合到节点140，使得第一输入相依双时钟升压电路160经配置以接收输入IN1。第一输入相依双时钟升压电路160的输出O160耦合到栅极端子180(G)。类似地，第二输入相依双时钟升压电路170的输入I170可耦合到节点150，使得第二输入相依双时钟升压电路170经配置以接收输入IN2。第二输入相依双时钟升压电路170的输出O170耦合到栅极端子190(G)。
取样级电路110也可包含衰减消除电容器181，以消除可由第一输入相依双时钟升压电路160(通过第一取样开关180的固有电容)引入的衰减。类似地，取样级电路110也可包含衰减消除电容器191，以消除可由第二输入相依双时钟升压电路170(通过第二取样开关190的固有电容)引入的衰减。衰减消除电容器181可差分地连接于输出O160与漏极端子190(D)之间。类似地，衰减消除电容器191可差分地连接于输出O170与漏极端子180(D)之间。取样级电路110可进一步包含在184处串联连接的共模消除(或共模)电容器182、192。共模消除电容器(或共模电容器)182的一个板在节点183处耦合到漏极端子180(D)。共模消除电容器(或共模电容器)192在节点193处耦合到漏极端子190(D)。如下文进一步所描述，取样级电路110也包含第二时钟信号102及第三时钟信号103，其每一者驱动第一输入相依双时钟升压电路160及第二输入相依双时钟升压电路170两者。
如上文所描述，图2(a)的SH电路100也包含保持级电路120，其进一步包含分别产生输出信号out1及out2的放大器200、210。放大器200包含放大器晶体管205，所述放大器晶体管进一步包含源极端子205(S)、漏极端子205(D)及栅极端子205(G)。类似地，放大器210包含放大器晶体管215，所述放大器晶体管进一步包含源极端子215(S)、漏极端子215(D)及栅极端子215(G)。栅极端子205(G)耦合到节点186且栅极端子215(G)耦合到节点196。源极端子205(S)经由电容器201及202耦合漏极端子205(D)。在一些实例中，电容器201的电容可基本上等于栅极端子205(G)与源极端子205(S)之间的电容。在一些实例中，电容器202的电容可基本上等于栅极端子205(G)与漏极端子205(D)之间的电容。类似地，源极端子215(S)及漏极端子215(D)经由电容器211及212。在一些实例中，电容器211的电容可基本上等于栅极端子215(G)与源极端子215(S)之间的电容。在一些实例中，电容器212的电容可基本上等于栅极端子215(G)与漏极端子215(S)之间的电容。当放大器200输出从取样周期摆动到保持周期时，可采用电容器201、202来减缓保持级电路120可在顶板取样电容器185上诱发的干扰。类似地，当放大器210从取样周期摆动到保持周期时，可使用电容器211、212来减缓保持级电路120可在顶板取样电容器195上诱发的干扰。
图2(b)(分别)展示第一时钟信号101、第二时钟信号102及第三时钟信号103的时序图303、306及309。时序图303描绘取样周期310、320及330。时序图303描绘保持周期315及325。结合图2(a)描述第一时钟信号101的操作(时序图303)。为简单起见，从t＝0到t＝3(图2(b))描述此操作。在取样周期310处，取样开关180、190可闭合，即，输入信号IN1可流动通过开关180以将第一顶板电容器185充电，且输入信号IN2可流动通过开关190以将第二顶板电容器195充电。在取样周期310期间，可跨越顶板取样电容器185产生输出信号OUT1(SS)，且可跨越顶板取样电容器195产生OUT2(SS)。在保持周期315处，第一取样开关180及第二取样开关190可断开，即，几乎没有信号流动通过这些开关。在保持周期315期间，放大器晶体管205、215可分别接收OUT1(SS)及OUT2(SS)作为输入IN1(HS)及IN2(HS)。此外，在保持周期315期间，可将输入IN1(HS)及IN2(HS)分别提供到栅极205(G)及215(G)。在一些实例中，如下文进一步所描述，可以采取一些措施以在保持周期315处断开开关180、190。类似于取样周期310，在采样周期320处，第一及第二取样开关180、190闭合，并且这进一步促进分别将顶板取样电容器185、195充电。
在取样周期310、320、330期间，在一些实例中，取样开关180、190的电阻可(分别)取决于第一输入IN1及第二输入IN2以及(分别)在栅极端子180(G)及190(G)处提供的信号。可存在其中归因于输入信号IN1、IN2中的某种失真，取样开关180、190的电阻可变化的情形。然而，所增加的开关电阻可影响取样开关180、190的性能。期望具有独立于输入信号IN1、IN2中的失真的开关电阻。在一些实例中，如下文所描述，可通过将升压电压提供到取样开关来实现此独立性。在一些实例中，可在取样开关180、190的栅极端子180(G)、190(G)处将输入相依升压电压提供到采样开关180、190两者，此可确保取样开关180、190的开关电阻基本上恒定(在开关电阻的1％到10％内)。第一输入相依双时钟升压电路160将输入相依升压电压提供到取样开关180，且第二输入相依双时钟升压电路170将输入相依升压电压提供到取样开关190。电路160、170可被称为输入相依，因为从电路160、170传输到取样开关180、190的升压电压可分别取决于接收第一及第二输入信号IN1及IN2。图2(b)进一步展示升压电压的注入的时序图306。时序图306包含升压周期335、345及355，即，其中第一及第二输入相依双时钟升压电路160、170分别在栅极端子180(G)、190(G)处注入升压电压的周期。时序图306也包含充电周期340及350，其中第一及第二输入相依双时钟升压电路160、170充电到升压电压。
参考图2(c)，说明性第一输入相依双时钟升压电路160包含可由反相第二时钟驱动的开关164。在一些实例中，反相第二时钟的时序图可类似于第一时钟信号101的时序图。第一输入相依双时钟升压电路160也包含由第二时钟信号102控制的开关166，使得当第二时钟信号102处于升压周期335、345及355时，开关166断开。当第二时钟信号102处于充电周期340、350时，开关166闭合。开关166耦合到经配置以从电压源(未展示)接收关断状态电压VOFF的连接。第一输入相依双时钟升压电路160进一步包含从电压源(未展示)接收升压电压VB的连接，其中VB被提供到由第三时钟信号103控制的开关161。开关161的另一端连接到升压电容器162，所述升压电容器进一步耦合到也由第三时钟信号103控制的开关163。开关163的另一端耦合到接地。开关161、164及电容器162在节点160(A)处耦合。开关166、164及165在节点160(B)处耦合。开关163及165以及电容器162在节点160(C)处耦合。第一输入相依双时钟升压电路160也包含开关165，所述开关由节点160(B)处的电压驱动。节点160(B)耦合到第一输入相依双时钟升压电路160(图2(a))的输出O160，且开关165耦合到接收输入IN1的节点140。
为了解释起见，假设第一输入相依双时钟升压电路160中的单个时钟中存在的开关由单个时钟(例如第二时钟信号102)控制。在此情况下，第一输入相依双时钟升压电路160可将额外失真引入到节点186。当使用单个时钟来控制第一输入相依双时钟升压电路160时，可发生额外失真，例如从升压电容器162到顶板取样电容器185的信号泄漏。举例来说，当升压电路从升压周期(例如，335)转变为充电周期(例如，340)时，在充电周期期间，升压电路可不完全关断(即，从闭合状态到断开状态的转变)且某一升压电压可泄漏到顶板取样电容器185中。当从升压周期(例如，第二时钟335)到充电周期(例如，第二时钟340)时，发生此泄漏。因此，本发明描述使用两个时钟(例如，第二时钟信号102及第三时钟信号103)来控制升压电路(例如，第一输入相依升压电路160)。
依次描述时序图309(图2(b))及图2(c)。为简单起见，从t＝0到t＝2描述双时钟系统的操作。描述第一输入相依双时钟升压电路160、其对应取样开关180及顶板取样电容器185。此外，仅描述放大器晶体管205(其耦合到取样开关180)。从t＝0到t＝1，取样开关180可闭合。然而，如上文所描述，为使开关电阻独立于输入信号，第一输入相依双时钟升压电路160(在升压周期335中起作用)可给栅极端子180(G)提供额外偏置，这促进将取样开关180的开关电阻保持基本上恒定。如上文所描述，从t＝1到t＝2，取样开关180可断开且放大器晶体管205、215可执行保持操作。因此，在t＝1到t＝2期间，第三时钟信号103处于其充电周期365中，但其包含TD1的延迟。从t＝1到t＝TD1，开关161及163保持断开。然而，从t＝TD1到T＝2，开关161、163闭合且升压电压VB将电容器162充电到高达VB。第二时钟信号102的充电周期340与第三时钟信号103的充电周期365之间的延迟防止可使节点186处的信号失真的泄漏，这继而防止OUT1(SS)(或IN1(HS))的失真。
如上文所描述，取样级电路110可进一步包含差分及共模消除技术，以消除可使OUT1(SS)失真的差分及/或共模干扰。为了消除差分干扰，取样级电路110采用包含电容器181及191的差分耦合技术。而且，取样级电路110可采用共模消除技术来消除共模干扰。SH电路100也包含保持级装置电容器，以消除可在第一时钟信号101的保持级期间引入的失真。此描述不限于第一输入相依双时钟升压电路160。类似原理可应用于第二输入相依双时钟升压电路170，使得其在充电周期365期间将单独升压电压注入到节点196。
在一些实例中，上文描述使用三个单独时钟，即第一时钟信号101、第二时钟信号102及第三时钟信号103。可需要利用第三时钟信号103，因为所述第三时钟信号引入延迟TD1、TD3等。然而，可通过将第二时钟信号102反相来复制第一时钟信号101的时序图，反之亦然。因此，从实施方案观点看，前述论述对于两个时钟可有效。
在此说明中，术语“耦合(couple)”或“耦合(couples)”意指间接或直接连接。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接连接或通过经由其它装置及连接的间接连接。而且，在此说明中，术语“接地(ground)”包括底盘接地、大地接地、浮动接地、虚拟接地、数字接地、共同接地及/或适用于或适合于本说明的教示的任何其它形式的接地连接。
修改在所描述实施例中为可能的，且其它实施例在权利要求书的范围内为可能的。

Claims (20)

1.一种系统，其包括：
第一晶体管，所述第一晶体管包括：第一源极端子，其耦合到第一输入端子；第一漏极端子，其耦合到第一顶板取样电容器；及第一栅极端子；
第一输入相依双时钟升压电路，其经由第一升压电路输入耦合到所述第一输入端子且经由第一升压电路输出耦合到所述第一栅极端子；
第二晶体管，所述第二晶体管包括：第二源极端子，其耦合到第二输入端子；第二漏极端子，其耦合到第二顶板取样电容器；及第二栅极端子；及
第二输入相依双时钟升压电路，其经由第二升压电路输入耦合到所述第二输入端子且经由第二升压电路输出耦合到所述第二晶体管的所述第二栅极端子。
2.根据权利要求1所述的系统，其包括：
第一衰减消除电容器，其耦合到所述第一升压电路输出及所述第二漏极端子；及
第二衰减消除电容器，其耦合到所述第二升压电路输出及所述第一漏极端子。
3.根据权利要求1所述的系统，其包括在共用节点处串联连接的第一共模电容器及第二共模电容器，其中所述第一共模电容器的端子耦合到所述第一漏极端子且所述第二共模电容器的端子耦合到所述第二漏极端子。
4.根据权利要求1所述的系统，其中所述第一输入相依双时钟升压电路进一步包括：
第一时钟信号，其包括第一升压周期及第一充电周期，其中所述第一时钟信号经配置以控制耦合到第一电压节点及所述第一栅极端子的第一开关；及
第二时钟信号，其包括第二升压周期及第二充电周期，其中所述第二时钟信号经配置以控制第二开关及第三开关，其中所述第二开关耦合到第二电压节点且耦合到升压电容器的第一板，所述升压电容器的第二板耦合到所述第三开关，其中所述第三开关进一步耦合到接地；
其中第四开关经配置以由与所述第一时钟信号反相的时钟信号控制，其中第五开关经配置以由第一节点处的信号控制，其中所述第四开关的一个端耦合于所述第二开关与升压电容器的所述第一板之间的第二节点处，且所述第四开关的另一端耦合到所述第一开关与所述第一栅极端子之间的第三节点。
5.根据权利要求4所述的系统，其中在所述第二电压节点处接收的升压电压经配置以在所述第二充电周期期间将所述升压电容器充电。
6.根据权利要求5所述的系统，其中所述第二充电周期相对于所述第一充电周期而延迟。
7.根据权利要求4所述的系统，其中所述第一输入相依双时钟升压电路经配置以在所述第一升压周期期间在所述第一栅极端子处产生第一升压电压，其中所述第二输入相依双时钟升压电路经配置以在所述第一升压周期期间在所述第二栅极端子处产生第二升压电压。
8.根据权利要求1所述的系统，其包括：
第一放大器晶体管，所述第一放大器晶体管包括第三源极端子、第三漏极端子及第三栅极端子，其中所述第三栅极端子耦合到所述第一顶板取样电容器；及
第二放大器晶体管，所述第二放大器晶体管包括第四源极端子、第四漏极端子及第四栅极端子，其中所述第四栅极端子耦合到所述第二顶板取样电容器。
9.根据权利要求8所述的系统，其中：
所述第三源极端子与所述第三漏极端子经由第一电容器及第二电容器来连接，其中所述第一电容器在第一节点处连接到所述第二电容器；且
所述第四源极端子与所述第四漏极端子经由第三电容器及第四电容器来连接，其中所述第三电容器在第二节点处连接到所述第四电容器，其中所述第一节点耦合到所述第四栅极端子且所述第二节点耦合到所述第三栅极端子。
10.一种取样及保持电路SH电路，其包括：
取样级电路，其包括：
第一晶体管，所述第一晶体管包括：第一源极端子，其耦合到第一输入端子；第一漏极端子，其耦合到第一顶板取样电容器；及第一栅极端子；
第二晶体管，所述第二晶体管包括：第二源极端子，其耦合到第二输入端子；第二漏极端子，其耦合到第二顶板取样电容器；及第二栅极端子；
第一输入相依双时钟升压电路，其经由第一升压电路输入耦合到所述第一输入端子且经由第一升压电路输出耦合到所述第一栅极端子，所述第一输入相依双时钟升压电路包括经配置以将第一升压电压提供到所述第一栅极端子的至少一个电容器；及
第二输入相依双时钟升压电路，其经由第二升压电路输入耦合到所述第二输入端子且经由第二升压电路输出耦合到所述第二栅极端子，所述第二输入相依双时钟升压电路包括经配置以将第二升压电压提供到所述第二栅极端子的至少一个电容器；保持级电路，其包括：
第一放大器晶体管，其耦合到所述第一顶板取样电容器；及
第二放大器晶体管，其耦合到所述第二顶板取样电容器。
11.根据权利要求10所述的SH电路，其中：
所述第一输入端子经配置以接收第一输入，所述第一输入进一步经配置以跨越所述第一顶板取样电容器而产生第一取样电压；且
所述第二输入端子经配置以接收第二输入，所述第二输入进一步经配置以跨越所述第二顶板取样电容器而产生第二取样电压。
12.根据权利要求11所述的SH电路，其中所述第一输入及所述第二输入是经平衡信号。
13.根据权利要求10所述的SH电路，其中所述第一输入相依双时钟升压电路进一步包括：
第一时钟，其包括第一升压周期及第一充电周期；及
第二时钟，其包括第二升压周期及第二充电周期，其中在所述第二升压周期期间提供所述第一升压电压及所述第二升压电压。
14.根据权利要求13所述的SH电路，其中所述第二充电周期相对于所述第一充电周期而延迟。
15.根据权利要求11所述的SH电路，其中所述第一输入相依双时钟升压电路进一步包括：
第一时钟信号，其包括第一升压周期及第一充电周期，其中所述第一时钟信号经配置以控制耦合到第一电压节点及所述第一栅极端子的第一开关；及
第二时钟信号，其包括第二升压周期及第二充电周期，其中所述第二时钟信号经配置以控制第二开关及第三开关，其中所述第二开关耦合到第二电压节点且耦合到升压电容器的第一板，所述升压电容器的第二板耦合到所述第三开关，其中所述第三开关进一步耦合到接地。
16.根据权利要求15所述的SH电路，其中第四开关经配置以由与所述第一时钟信号反相的时钟信号控制，其中第五开关经配置以由第一节点处的信号控制，其中所述第四开关的一个端耦合于所述第二开关与升压电容器的所述第一板之间的第二节点处，且所述第四开关的另一端耦合到所述第一开关与所述第一栅极端子之间的第三节点。
17.根据权利要求10所述的SH电路，其包括：
第一衰减消除电容器，其耦合到所述第一升压电路输出及所述第二漏极端子；
第二衰减消除电容器，其耦合到所述第二升压电路输出及所述第一漏极端子；及
在共用节点处连接的第一共模电容器及第二共模电容器，其中所述第一共模电容器的端子耦合到所述第一漏极端子且所述第二共模电容器的端子耦合到所述第二漏极端子。
18.根据权利要求10所述的SH电路，其中所述第一放大器晶体管包括第三源极端子、第三漏极端子及第三栅极端子，其中所述第三栅极端子耦合到所述第一顶板取样电容器；且
所述第二放大器晶体管包括第四源极端子、第四漏极端子及第四栅极端子，其中所述第四栅极端子耦合到所述第二顶板取样电容器。
19.根据权利要求18所述的SH电路，其中：
所述第三源极端子及所述第三漏极端子经由第一电容器及第二电容器来连接，其中所述第一电容器在第一节点处连接到所述第二电容器；且
所述第四源极端子及所述第四漏极端子经由第三电容器及第四电容器来连接，其中所述第三电容器在第二节点处连接到所述第四电容器，
其中所述第一节点耦合到所述第四栅极端子且所述第二节点耦合到所述第三栅极端子。
20.根据权利要求19所述的SH电路，其中所述第一电容器经配置以产生基本上等于所述第三源极端子与所述第三栅极端子之间的电容的第一电容，其中所述第二电容器经配置以产生基本上等于所述第三漏极端子与所述第三栅极端子之间的电容的第二电容，所述第三电容器经配置以产生基本上等于所述第四源极端子与所述第四栅极端子之间的电容的第三电容，所述第四电容器经配置以产生基本上等于所述第四漏极端子与所述第四栅极端子之间的电容的第四电容。
CN201880070619.6A 2017-12-28 2018-12-28 顶板取样电路 Active CN111295844B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/856,185 2017-12-28
US15/856,185 US10084466B1 (en) 2017-12-28 2017-12-28 Top plate sampling circuit including input-dependent dual clock boost circuits
PCT/US2018/068036 WO2019133924A1 (en) 2017-12-28 2018-12-28 Top plate sampling circuit

Publications (2)

Publication Number Publication Date
CN111295844A true CN111295844A (zh) 2020-06-16
CN111295844B CN111295844B (zh) 2024-04-19

Family

ID=63556899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070619.6A Active CN111295844B (zh) 2017-12-28 2018-12-28 顶板取样电路

Country Status (3)

Country Link
US (2) US10084466B1 (zh)
CN (1) CN111295844B (zh)
WO (1) WO2019133924A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686460B2 (en) * 2016-09-06 2020-06-16 Sony Semiconductor Solutions Corporation Analog-to-digital converter, electronic device, and method for controlling analog-to-digital converter
US10084466B1 (en) * 2017-12-28 2018-09-25 Texas Instruments Incorporated Top plate sampling circuit including input-dependent dual clock boost circuits
KR20220072005A (ko) * 2020-11-23 2022-06-02 삼성전자주식회사 멀티플렉서 및 이를 포함하는 반도체 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059338A (ko) * 1999-12-30 2001-07-06 박종섭 아날로그-디지털 컨버터의 샘플/홀드 회로
US20020140594A1 (en) * 2001-04-03 2002-10-03 Seymour Robert E. Cdac operation at low supply voltages
US20050073351A1 (en) * 2003-10-02 2005-04-07 Terasuth Ko Switched-capacitor sample/hold having reduced amplifier slew-rate and settling time requirements
JP4195500B1 (ja) * 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路
US7816951B1 (en) * 2008-10-10 2010-10-19 National Semiconductor Corporation Locally boosted top plate sampling for a sampling capacitor
US20110018589A1 (en) * 2009-07-21 2011-01-27 Samsung Electronics Co., Ltd. Bootstrapped clock generator and track-and-hold circuit including the same
CN102783017A (zh) * 2010-01-07 2012-11-14 德州仪器公司 具有改进的输入电阻和受控共模的放大器
CN103516332A (zh) * 2012-06-19 2014-01-15 英飞凌科技股份有限公司 用于升压开关的系统和方法
US20140333465A1 (en) * 2013-05-10 2014-11-13 Mohamed Elsayed Clocked Reference Buffer in a Successive Approximation Analog-to-Digital Converter

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260941A (ja) 1993-03-05 1994-09-16 Mitsubishi Electric Corp アナログ／デジタル変換装置
US6525574B1 (en) * 2001-09-06 2003-02-25 Texas Instruments Incorporated Gate bootstrapped CMOS sample-and-hold circuit
DE10152888A1 (de) * 2001-10-26 2003-05-15 Infineon Technologies Ag Integrierter Analogmultiplexer
CN1219352C (zh) * 2001-12-17 2005-09-14 松下电器产业株式会社 放大电路
JP4060282B2 (ja) * 2004-03-22 2008-03-12 三菱電機株式会社 レベル変換回路、およびレベル変換機能付シリアル／パラレル変換回路
KR20050103541A (ko) 2004-04-26 2005-11-01 엘지전자 주식회사 클럭 부스팅을 이용한 아날로그-디지털 변환기
KR20110008955A (ko) * 2009-07-21 2011-01-27 삼성전자주식회사 트랙-앤-홀드 회로, 및 이를 구비한 폴딩 아날로그-디지탈 변환기
US8248283B2 (en) * 2010-06-11 2012-08-21 Texas Instruments Incorporated Multi-channel SAR ADC
US8493255B2 (en) * 2011-02-24 2013-07-23 Texas Instruments Incorporated High speed, high voltage multiplexer
KR20130015915A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 이미지 센서
CN103095302B (zh) 2012-12-19 2016-04-13 天津大学 一种应用于高速高精度电路的采样保持电路
US8866652B2 (en) * 2013-03-07 2014-10-21 Analog Devices, Inc. Apparatus and method for reducing sampling circuit timing mismatch
US8854085B1 (en) * 2013-05-08 2014-10-07 Texas Instruments Incorporated Method and apparatus for cancellation of the second harmonic in a differential sampling circuit
JP6497089B2 (ja) * 2015-01-29 2019-04-10 株式会社ソシオネクスト スイッチ回路、ａｄ変換回路および集積回路
US9742369B2 (en) * 2015-11-20 2017-08-22 Texas Instruments Incorporated Programmable resistor array for a continuous time PGA filter
US9893738B2 (en) * 2016-05-11 2018-02-13 Samsung Electronics Co., Ltd. Analog-to-digital converter and communication device including the same
US10084466B1 (en) * 2017-12-28 2018-09-25 Texas Instruments Incorporated Top plate sampling circuit including input-dependent dual clock boost circuits

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059338A (ko) * 1999-12-30 2001-07-06 박종섭 아날로그-디지털 컨버터의 샘플/홀드 회로
US20020140594A1 (en) * 2001-04-03 2002-10-03 Seymour Robert E. Cdac operation at low supply voltages
US20050073351A1 (en) * 2003-10-02 2005-04-07 Terasuth Ko Switched-capacitor sample/hold having reduced amplifier slew-rate and settling time requirements
JP4195500B1 (ja) * 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路
US7816951B1 (en) * 2008-10-10 2010-10-19 National Semiconductor Corporation Locally boosted top plate sampling for a sampling capacitor
US20110018589A1 (en) * 2009-07-21 2011-01-27 Samsung Electronics Co., Ltd. Bootstrapped clock generator and track-and-hold circuit including the same
CN102783017A (zh) * 2010-01-07 2012-11-14 德州仪器公司 具有改进的输入电阻和受控共模的放大器
CN103516332A (zh) * 2012-06-19 2014-01-15 英飞凌科技股份有限公司 用于升压开关的系统和方法
US20140333465A1 (en) * 2013-05-10 2014-11-13 Mohamed Elsayed Clocked Reference Buffer in a Successive Approximation Analog-to-Digital Converter

Also Published As

Publication number Publication date
US10439628B2 (en) 2019-10-08
US10084466B1 (en) 2018-09-25
CN111295844B (zh) 2024-04-19
US20190207617A1 (en) 2019-07-04
WO2019133924A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
CN111295844B (zh) 顶板取样电路
US6992509B2 (en) Switched-capacitor sample/hold having reduced amplifier slew-rate and settling time requirements
EP1667163B1 (en) Sample-hold circuit
US20060132177A1 (en) Linear buffer
US7532042B2 (en) Precision sampling circuit
US5689201A (en) Track-and-hold circuit utilizing a negative of the input signal for tracking
US9548948B2 (en) Input current cancellation scheme for fast channel switching systems
US20120092058A1 (en) Open loop rail-to-rail precharge buffer
US8120423B2 (en) OP-AMP sharing with input and output reset
US6700417B2 (en) Sampling and hold circuit
JP3102020B2 (ja) 演算増幅回路
CN116418346B (zh) 相关双采样积分电路及数据转换器
EP3661054B1 (en) Preamplifier circuit with floating transconductor
CN100498637C (zh) 自我校正电流源的误差补偿装置与方法
US20070171112A1 (en) Robust reference generation circuit for D/A converter
EP2654204A2 (en) Distortion cancellation in analog circuits
CN217133616U (zh) 一种带隙基准电压产生电路
JP2005268901A (ja) 半導体集積回路
Kazeminia et al. Dual-path linearization technique for bandwidth enhancement in SAH circuits
Tadeparthy et al. Techniques to improve linearity of CMOS sample-and-hold circuits for achieving 100 dB performance at 80 MSps
KR20170049052A (ko) 인버터(inverter) 및 적어도 하나의 스위치드 커패시터(Switched Capacitor)를 이용한 적분기 회로
Huang et al. A high-accuracy CMOS oversampling switched-current sample/hold (S/H) circuit using feedforward approach
CN114928359B (zh) 一种高精度跟踪保持电路
JP2005159511A (ja) 増幅回路
CN115765741A (zh) Adc驱动接口电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant