CN100498637C - 自我校正电流源的误差补偿装置与方法 - Google Patents
自我校正电流源的误差补偿装置与方法 Download PDFInfo
- Publication number
- CN100498637C CN100498637C CNB2006100571766A CN200610057176A CN100498637C CN 100498637 C CN100498637 C CN 100498637C CN B2006100571766 A CNB2006100571766 A CN B2006100571766A CN 200610057176 A CN200610057176 A CN 200610057176A CN 100498637 C CN100498637 C CN 100498637C
- Authority
- CN
- China
- Prior art keywords
- error
- self
- current source
- couples
- correction current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种自我校正电流源的误差补偿装置,用以补偿至少一个自我校正电流源的误差,此补偿装置包括仿自我校正电流源装置、电流源参考装置以及误差补偿装置。仿自我校正电流源装置用以模仿自我校正电流源的架构,以产生与自我校正电流源所产生的误差相同的误差偏压信号。电流源参考装置用以产生理想偏压信号。误差补偿装置根据误差偏压信号与理想偏压信号的差值,产生补偿偏压信号以补偿自我校正电流源的误差。
Description
技术领域
本发明涉及一种电流镜的技术,且特别涉及一种自我校正电流源的误差补偿装置。
背景技术
电流源、电流镜的技术,在模拟电路、OLED平面显示器、模拟数字转换器等等都需要电流源的应用。图1为一种公知的自我校正电流源的电路图。在图1中表示了n个自我校正电流源,在图上分别为标号CM-1~CM-n。每一个自我校正电流源CM-1~CM-n包括三个开关SW101~SW103、晶体管M100以及电容器C100。另外图1的电路包括电流源I100。
此电路的操作分为两个阶段,在此称之为取样电流阶段以及复制电流阶段。首先,CM-1电路会先进入取样阶段。在取样阶段时,开关SW101与SW102导通,开关SW103截止。此时电流源I100产生定电流至晶体管M100,而晶体管M100会依此电流值偏压出适当的栅极对源极电压(Vgs),并对电容器C100充电。当CM-1的取样电流阶段完成后,接着依次进行CM-2~CM-n的取样电流阶段。接着,此电路则进入复制电流阶段,在复制电流阶段时,CM-1~CM-n为同时进行,此时开关SW101与SW102截止,开关SW103导通。晶体管M100的栅极接收电容器C100所储存的电荷,作为晶体管M100栅极对源极电压(Vgs),以提供复制电流。假设此时M100的栅极对源极电压与取样电流阶段时取样电流所偏压出的栅极对源极电压相同,则CM-1~CM-n电路所输出的复制电流将与电流源I100产生的定电流相同。
然而在上述做法上,由于开关SW101会造成电荷注入效应(charge injection effect),另外开关与开关之间也会有寄生电容的效应,以致于开关导通时会有电荷共享效应(charge sharing effect)。上述这些不理想效应若发生,会造成电容C100储存电压的误差。晶体管M100在将电压转换成电流时,此种电压的误差反映在电流上会造成二次方的误差,因此造成极大的复制电流的误差。另外,电容C101也可能会有极小的漏电流,此漏电流造成电容所储存的电荷的损失,经过长时间反应之后,也会造成储存信号的衰减,进而造成复制电流的误差。
发明内容
本发明的目的就是提供一种自我校正电流源的误差补偿装置,补偿此自我校正电流源内的电容因漏电流,造成复制电流的误差,且可以补偿因开关切换或半导体工艺所造成的不理想效应,所导致的复制电流的误差。
本发明的再一目的是提供一种自我校正电流源的误差补偿装置,其可利用极少的成本,补偿此自我校正电流源内的电容因电容取样值错误,影响晶体管映射电流的准确性,而造成复制电流的误差,且可以补偿因开关切换或半导体工艺所造成的不理想效应,所导致的复制电流的误差。
根据上述的目的,本发明提出一种自我校正电流源的误差补偿装置,用以补偿至少一个自我校正电流源的误差,此补偿装置包括仿自我校正电流源装置、电流源参考装置以及误差补偿装置。仿自我校正电流源装置用以模仿自我校正电流源的架构,以产生与自我校正电流源所产生的误差相同的误差偏压信号。电流源参考装置用以产生理想偏压信号。误差补偿装置根据误差偏压信号与理想偏压信号的差值,产生补偿偏压信号以补偿自我校正电流源的误差。
依照本发明的较佳实施例所述的自我校正电流源的误差补偿装置,上述的误差补偿装置包括缓冲放大器以及误差放大电路。缓冲放大器包括第一输入端、第二输入端以及输出端,其输出端耦接其第二输入端,其第一输入端接收该误差偏压信号。误差放大电路的第一输入端接收理想偏压信号,误差放大电路的第二输入端耦接缓冲放大器的输出端,将误差放大电路的第一输出端与误差放大电路的第二输出端信号的差值放大,产生补偿偏压信号,并在其输出端输出。
本发明另外提出一种自我校正电流源的误差补偿装置,用以补偿至少一个自我校正电流源的误差,此补偿装置包括仿自我校正电流源装置以及误差补偿装置。仿自我校正电流源装置用以模仿自我校正电流源的架构,以产生与自我校正电流源所产生的误差相同的误差电流信号。误差补偿装置接收误差电流信号,根据误差电流信号相应产生补偿偏压信号以补偿自我校正电流源的误差。
依照本发明的较佳实施例所述的自我校正电流源的误差补偿装置,上述的仿自我校正电流源装置包括第二晶体管、第二电容器以及第三开关。第二晶体管的源极耦接第一电压,根据其栅极与其源极的偏压,决定流经第二晶体管的电流。第二电容器的一端耦接第二晶体管的栅极,其另一端耦接第一电压。第三开关包括第一端以及第二端,其第一端耦接第二晶体管的栅极,其第二端耦接第二晶体管的漏极。另外,上述的误差补偿装置包括以第三晶体管实施,其源极耦接第一电压,其栅极耦接其漏极,其漏极耦接第二晶体管的漏极,其中用第三晶体管的栅极电压作为补偿偏压信号以补偿自我校正电流源的误差。
本发明因采用仿自我校正电流源装置模仿自我校正电流源的架构,以产生与自我校正电流源所产生的误差相同的误差作为参考。在一方面,将此仿自我校正电流源装置的误差偏压信号与理想偏压作比对后,产生补偿偏压信号,再以此补偿偏压信号对自我校正电流作偏压,因此可补偿此自我校正电流源内的电容因漏电流,造成复制电流的误差,且可以补偿因开关所造成不理想效应,所导致的复制电流的误差。在另一方面,将此仿自我校正电流源装置的误差电流转移至误差补偿装置。接下来此误差补偿装置根据此电流产生补偿偏压信号对自我校正电流作偏压,因此可以极少的成本补偿上述不理想效应。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为一种公知的自我校正电流源的电路图。
图2为本发明实施例的自我校正电流源的误差补偿装置的电路图。
图3为本发明实施例图2的自我校正电流源的误差补偿装置进一步的详细实施电路图。
图4为本发明实施例图2的自我校正电流源的误差补偿装置的另一种详细实施电路图。
图5为本发明实施例的自我校正电流源的误差补偿装置的电路图。
图6为本发明实施例图5的自我校正电流源的误差补偿装置进一步的详细实施电路图。
主要元件标记说明
SW101、SW102、SW103:开关
C100:电容器
M100:晶体管
I100:电流源
201、501:仿自我校正电流源装置
202、503:电流源参考装置
203、502:误差补偿装置
Ber:误差偏压信号
Bid:理想偏压信号
Bcp:补偿偏压信号
C201、C501:第二电容器
M201、M501:第二晶体管
SW201、SW501:第三开关
M202、M502:第三晶体管
I202、I501:参考电流源
BF203:缓冲放大器
EA203:误差放大电路
R2031:第一电阻
R2032:第二电阻
GND:第一电位
A203:放大器
CM-1~CM-n:自我校正电流源
Ier:误差电流信号
I502、I503:电流源
M503:第四晶体管
具体实施方式
图2为本发明实施例的自我校正电流源的误差补偿装置的电路图。请参考图2,此装置用以补偿图2中的自我校正电流源CM-1~CM-n。其中此自我校正电流源的误差补偿装置包括仿自我校正电流源装置201、电流源参考装置202以及误差补偿装置203。仿自我校正电流源装置201用以模仿自我校正电流源CM-1~CM-n的架构,以产生与自我校正电流源所产生的误差相同的误差偏压信号Ber。仿自我校正电流源装置201的电路构造,基本上与CM-1~CM-n的架构相同或类似,以产生与CM-1~CM-n几乎完全相同的电流。电流源参考装置202用以产生理想偏压信号Bid。误差补偿装置203根据误差偏压信号Ber与理想偏压信号Bid的差值,产生补偿偏压信号Bcp以补偿自我校正电流源CM-1~CM-n的误差。
图3为本发明实施例图2进一步的详细实施电路图。其中,仿自我校正电流源装置201包括第二晶体管M201、第二电容器C201以及第三开关SW201,分别模仿自我校正电流源中的晶体管M100、电容器C100以及开关SW101。请同时参照仿自我校正电流源装置201与自我校正电流源CM-1~CM-n两者的耦接关系,电容器C201的一端耦接晶体管M201的栅极,便如同自我校正电流源中的电容器C100的一端耦接晶体管M100的栅极。开关SW201耦接电容器C201与晶体管M201的漏极,便如同SW101耦接电容器C100与晶体管M100的漏极。晶体管M100与M201皆耦接第一电位GND(在此实施例以接地电位作为第一电位的实施例)。晶体管M100与M201分别以电容器C100与C201所储存的电压作为晶体管偏压,以决定分别流经晶体管M100与M201的电流。
由于仿自我校正电流源装置201模仿自我校正电流源CM-1~CM-n的架构,而且使用相同的半导体工艺制造,因此,会产生与自我校正电流源CM-1~CM-n相同的误差。在此实施例中,取与自我校正电流源中的电容器C100相对应的电容器C201,此电容器C201与晶体管M201的栅极耦接的节点的电压作为误差偏压信号Ber。
电流源参考装置202在此实施例中包括参考电流源I202以及第三晶体管M202。此晶体管M202的栅极耦接其漏极与参考电流源I202,且其源极耦接第一电位GND。在此实施例中,由于参考电流源I202供应理想电流给晶体管M202,此理想电流是当自我校正电流源CM-1~CM-n无误差时所供应的电流。此时,晶体管M202的栅极与源极间的电压(Vgs)为理想偏压。以此晶体管M202的栅极与源极间的电压作为理想偏压信号Bid。
误差补偿装置203在此实施例中包括缓冲放大器BF203以及误差放大电路EA203。缓冲放大器BF203的输出端耦接负输入端作为单增益(unit gain)放大器,其正输入端接收误差偏压信号Ber,用以隔离电容器C201与误差放大电路EA203。误差放大电路EA203包括第一电阻R2031、第二电阻R2032与放大器A203。电阻R2031的一端耦接缓冲放大器BF203的输出端,另一端耦接放大器A203的负输入端。电阻R2032耦接于放大器A203的负输入端与输出端之间。放大器的正输入端接收电流源参考装置202所输出的理想偏压信号Bid,放大器的输出端耦接每一个电容器C100。
当不理想效应发生时,电容器C100与电容器C201所储存的电荷同时流失,造成自我校正电流源CM-1~CM-n以及仿自我校正电流源装置201电流失真。误差偏压信号Ber通过缓冲放大器BF203输出至误差放大电路EA203。误差放大电路EA203同时接收缓冲放大器BF203所输出的误差偏压信号Ber以及电流源参考装置202所输出的理想偏压信号Bid,并将两者作比对之后,将两信号Bid、Ber的差值通过放大器放大产生补偿偏压信号Bcp,将电容器C100耦接在晶体管M100的节点电压提升至未漏电前的理想偏压。另外,在实际操作上,可通过调整电阻R2031与R2032以调整补偿偏压信号Bcp的大小。
图4为本发明实施例图2的另一种详细实施电路图。请同时参考图4与图3,此两者实施例的差别在于图3中的电容器C201耦接于第一电位GND与晶体管M201的栅极之间,然而在图4中,电容器C201耦接于晶体管M201的栅极与放大器A203的正输入端之间。由于自我校正电流源CM-1~CM-n中的电容器并非接地,而是耦接于放大器A203的输出端,为了使仿自我校正电流源装置201更能接近自我校正电流源CM-1~CM-n的情况,故将图3实施例中的电容C201耦接于晶体管M201的栅极与放大器A203的正输入端之间。此种做法可以使仿自我校正电流源装置201更准确的仿真出自我校正电流源CM-1~CM-n的误差,进而使补偿偏压信号Bcp更准确。
图5为本发明另一实施例的自我校正电流源的误差补偿装置的电路图。请参考图5,此电路包括仿自我校正电流源装置501以及误差补偿装置502。仿自我校正电流源装置501用以模仿自我校正电流源CM-1~CM-n的架构,以产生与自我校正电流源CM-1~CM-n所产生的误差相同的误差电流信号Ier。误差补偿装置502接收误差电流信号Ier,根据误差电流信号Ier相应产生补偿偏压信号以补偿自我校正电流源CM-1~CM-n的误差。
其中,仿自我校正电流源装置501包括参考电流源I501、第二晶体管M501、第二电容器C501以及第三开关SW501。第二晶体管M501的源极耦接第一电压GND,其漏极耦接参考电流源I501。第二电容器C501的一端耦接第二晶体管M501的栅极,其另一端耦接第一电压GND。第三开关SW501的第一端耦接第一晶体管M501的栅极,其第二端耦接第二晶体管M501的漏极。误差补偿装置502包括电流源I502以及第三晶体管M502。第三晶体管M502的源极耦接第一电压GND,其栅极耦接其漏极,其漏极耦接第二晶体管M501的漏极。
当不理想效应发生时,电容器C100与电容器C201所储存的电荷同时流失,造成自我校正电流源CM-1~CM-n以及仿自我校正电流源装置501电流失真。晶体管M501流经的电流变小。由于参考电流源I501提供的是固定电流,使得多余的电流不得不流过晶体管M502,因流过晶体管M502的电流增加,造成其栅极与其源极之间的电压(Vgs)增加。以此晶体管M502的栅极电压作为补偿偏压信号Bcp,将电容器C100耦接在晶体管M100的节点电压提升至未漏电前的理想偏压。
比较此图5的实施例与上述图2的实施例,可以看出,此实施例除了可以补偿自我校正电流源CM-1~CM-n内因开关所造成不理想效应,所导致的复制电流的误差,还因为其架构简单,节省成本。此种节省成本的实施例还可以提高产品竞争力。
图6为本发明图5实施例的自我校正电流源的误差补偿装置的进一步实施电路图。此实施例比起图5的实施例还包括电流源参考装置503,此电流源参考装置包括第四晶体管M503以及电流源I503。晶体管M503的源极耦接第一电压GND,其栅极耦接其漏极以及第二电容器C501的另一端。由于自我校正电流源CM-1~CM-n中的电容器C100并非接地,为了使仿自我校正电流源装置501更能接近自我校正电流源CM-1~CM-n的情况,故将图5实施例中的电容C501耦接于晶体管M503的栅极。此种做法同上述图4的实施例,可以使仿自我校正电流源装置501更准确的仿真出自我校正电流源CM-1~CM-n的误差,进而使补偿偏压信号Bcp更准确。
综上所述,本发明因采用仿自我校正电流源装置模仿自我校正电流源的架构,以产生与自我校正电流源所产生的误差相同的误差作为参考。在一方面,将此仿自我校正电流源装置的误差偏压信号与理想偏压作比对后,产生补偿偏压信号,再以此补偿偏压信号对自我校正电流作偏压,因此可补偿此自我校正电流源内的电容因漏电流,造成复制电流的误差,且可以补偿因开关所造成不理想效应,所导致的复制电流的误差。在另一方面,将此仿自我校正电流源装置的误差电流转移至误差补偿装置。接下来此误差补偿装置根据此电流产生补偿偏压信号对自我校正电流作偏压,因此可以用极少的成本,便可补偿上述不理想效应。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员者,在不脱离本发明之精神和范围内,当可作些许之更动与改进,因此本发明之保护范围当视权利要求所界定者为准。
Claims (15)
1.一种自我校正电流源的误差补偿装置,其特征是用以补偿至少一个自我校正电流源的误差,此装置包括:
仿自我校正电流源装置,用以模仿该自我校正电流源的架构,以产生与该自我校正电流源所产生的误差相同的误差偏压信号;
电流源参考装置,产生理想偏压信号;以及
误差补偿装置,接收该误差偏压信号与该理想偏压信号,根据该误差偏压信号与该理想偏压信号的差值,产生补偿偏压信号以补偿该自我校正电流源的误差。
2.根据权利要求1所述的自我校正电流源的误差补偿装置,其特征是该自我校正电流源包括:
第一晶体管,其源极耦接第一电压,根据其栅极与其源极的偏压,决定流经该第一晶体管的电流;
第一电容器,其一端耦接该第一晶体管的栅极,其另一端接收该补偿偏压信号;
第一开关,包括第一端以及第二端,其第一端耦接该第一晶体管的栅极,其第二端耦接该第一晶体管的漏极;以及
第二开关,包括第一端以及第二端,其第一端耦接电流源,其第二端耦接该第一开关的第二端。
3.根据权利要求1所述的自我校正电流源的误差补偿装置,其特征是该仿自我校正电流源装置包括:
第二晶体管,其源极耦接第一电压,根据其栅极与其源极的偏压,决定流经该第二晶体管的电流;
第二电容器,其一端耦接该第二晶体管的栅极,其另一端耦接该第一电压;以及
第三开关,包括第一端以及第二端,其第一端耦接该第二晶体管的栅极,其第二端耦接该第二晶体管的漏极,
其中,以该第二晶体管的栅极电压作为该误差偏压信号。
4.根据权利要求1所述的自我校正电流源的误差补偿装置,其特征是该电流源参考装置包括:
参考电流源;
第三晶体管,其源极耦接第一电压,其栅极与其漏极耦接该参考电流源,
其中,以该第三晶体管的栅极电压作为该理想偏压信号。
5.根据权利要求1所述的自我校正电流源的误差补偿装置,其特征是该误差补偿装置包括:
缓冲放大器,包括第一输入端、第二输入端以及输出端,其输出端耦接其第二输入端,其第一输入端接收该误差偏压信号;以及
误差放大电路,包括第一输入端、第二输入端以及输出端,其第一输入端接收该理想偏压信号,其第二输入端耦接该缓冲放大器的输出端,该误差放大电路将其第一输出端与其第二输出端信号的差值放大,产生该补偿偏压信号,并在其输出端输出。
6.根据权利要求5所述的自我校正电流源的误差补偿装置,其特征是该仿自我校正电流源装置包括:
第二晶体管,其源极耦接第一电压,根据其栅极与其源极的偏压,决定流经该第二晶体管的电流;
第二电容器,其一端耦接该第二晶体管的栅极,其另一端耦接该误差放大电路的第一输入端;以及
第三开关,包括第一端以及第二端,其第一端耦接该第二晶体管的栅极,其第二端耦接该第二晶体管的漏极,
其中,以该第二晶体管的栅极电压作为该误差偏压信号。
7.根据权利要求5所述的自我校正电流源的误差补偿装置,其特征是该误差放大电路包括:
第一电阻,其一端为该误差放大电路的第二输入端;
放大器,包括正输入端、负输入端以及输出端,其负输入端耦接该第一电阻的另一端,其正输入端为该误差放大电路的第一输入端,其输出端为该误差放大电路的输出端;以及
第二电阻,其一端耦接该放大器的负输入端,其另一端耦接该放大器的输出端。
8.一种自我校正电流源的误差补偿装置,其特征是用以补偿至少一个自我校正电流源的误差,此装置包括:
仿自我校正电流源装置,用以模仿该自我校正电流源的架构,以产生与该自我校正电流源所产生的误差相同的误差电流信号;以及
误差补偿装置,接收该误差电流信号,根据该误差电流信号相应产生补偿偏压信号以补偿该自我校正电流源的误差。
9.根据权利要求8所述的自我校正电流源的误差补偿装置,其特征是该自我校正电流源包括:
第一晶体管,其源极耦接第一电压,根据其栅极与其源极的偏压,决定流经该第一晶体管的电流;
第一电容器,其一端耦接该第一晶体管的栅极,其另一端接收该补偿偏压信号;
第一开关,包括第一端以及第二端,其第一端耦接该第一晶体管的栅极,其第二端耦接该第一晶体管的漏极;以及
第二开关,包括第一端以及第二端,其第一端耦接电流源,其第二端耦接该第一开关的第二端。
10.根据权利要求8所述的自我校正电流源的误差补偿装置,其特征是该仿自我校正电流源装置包括:
参考电流源;
第二晶体管,其源极耦接第一电压,其漏极耦接该参考电流源,根据其栅极与其源极的偏压,决定流经该第二晶体管的电流;
第二电容器,其一端耦接该第二晶体管的栅极,其另一端耦接该第一电压;以及
第三开关,包括第一端以及第二端,其第一端耦接该第二晶体管的栅极,其第二端耦接该第二晶体管的漏极。
11.根据权利要求10所述的自我校正电流源的误差补偿装置,其特征是该误差补偿装置包括:
第三晶体管,其源极耦接该第一电压,其栅极耦接其漏极,其漏极耦接该第二晶体管的漏极,
其中,以该第三晶体管的栅极电压作为该补偿偏压信号以补偿该自我校正电流源的误差。
12.根据权利要求8所述的自我校正电流源的误差补偿装置,其特征是该仿自我校正电流源装置包括:
参考电流源;
第二晶体管,其源极耦接第一电压,其漏极耦接该参考电流源,根据其栅极与其源极的偏压,决定流经该第二晶体管的电流;
第二电容器,其一端耦接该第二晶体管的栅极,其另一端耦接第二电压;以及
第三开关,包括第一端以及第二端,其第一端耦接该第二晶体管的栅极,其第二端耦接该第二晶体管的漏极。
13.根据权利要求12所述的自我校正电流源的误差补偿装置,其特征是该第一电压与该第二电压相同。
14.根据权利要求12所述的自我校正电流源的误差补偿装置,其特征是该误差补偿装置包括:
第三晶体管,其源极耦接该第一电压,其栅极耦接其漏极,其漏极耦接该第二晶体管的漏极,
其中,以该第三晶体管的栅极电压作为该补偿偏压信号以补偿该自我校正电流源的误差。
15.根据权利要求12项所述的自我校正电流源的误差补偿装置,其特征是还包括电流源参考装置,此电流源参考装置包括:
电流源;以及
第四晶体管,其源极耦接第一电压,其漏极耦接该电流源,其栅极耦接其漏极以及该第二电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100571766A CN100498637C (zh) | 2006-03-13 | 2006-03-13 | 自我校正电流源的误差补偿装置与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100571766A CN100498637C (zh) | 2006-03-13 | 2006-03-13 | 自我校正电流源的误差补偿装置与方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101038499A CN101038499A (zh) | 2007-09-19 |
CN100498637C true CN100498637C (zh) | 2009-06-10 |
Family
ID=38889435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100571766A Expired - Fee Related CN100498637C (zh) | 2006-03-13 | 2006-03-13 | 自我校正电流源的误差补偿装置与方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100498637C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110068765A1 (en) * | 2009-09-22 | 2011-03-24 | Qualcomm Incorporated | System and method for power calibrating a pulse generator |
CN103294093B (zh) * | 2012-02-22 | 2015-12-02 | 联咏科技股份有限公司 | 无电流误差的电阻电容校准电路 |
EP3598740B1 (en) | 2018-02-27 | 2022-09-14 | Shenzhen Goodix Technology Co., Ltd. | Image sensor and output compensation circuit of image sensor |
CN108919154B (zh) * | 2018-06-08 | 2020-10-30 | 温州大学 | 一种用于交流恒流源电流反馈信号的动态数据校正方法 |
CN110855243A (zh) * | 2019-11-29 | 2020-02-28 | 湖南国科微电子股份有限公司 | 一种电流源电路以及环形压控振荡器 |
-
2006
- 2006-03-13 CN CNB2006100571766A patent/CN100498637C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101038499A (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108665836B (zh) | 补偿测量的器件电流相对于参考电流的偏差的方法和系统 | |
US8004350B2 (en) | Impedance transformation with transistor circuits | |
US7791380B2 (en) | Current sampling method and circuit | |
KR20140135109A (ko) | 신호 처리 회로, 리졸버 디지털 컨버터 및 멀티패스 네스티드 미러 증폭 회로 | |
US8736354B2 (en) | Electronic device and method providing a voltage reference | |
CN100498637C (zh) | 自我校正电流源的误差补偿装置与方法 | |
CN109935182B (zh) | 像素电流检测电路、方法、显示装置 | |
US12088947B2 (en) | Methods and apparatus for a track and hold amplifier | |
US7292167B2 (en) | Apparatus for error compensation of self calibrating current source | |
JP2009539324A (ja) | ブースト型電荷転送回路 | |
JPWO2016203525A1 (ja) | 半導体装置 | |
US20020186054A1 (en) | Sample and hold circuit | |
US8378717B1 (en) | High-speed BiCMOS double sampling track-and-hold amplifier circuit | |
EP2654204B1 (en) | Distortion cancellation in analog circuits | |
CN111295844A (zh) | 顶板取样电路 | |
KR101271303B1 (ko) | 센서 집적 회로 | |
CN112327991A (zh) | 电流源电路与信号转换芯片 | |
Mah et al. | A precision low-power mismatch-compensated sample-and-hold circuit for biomedical applications | |
Haller | High-speed, high-resolution analog waveform sampling in VLSI technology | |
US7893729B2 (en) | Voltage/current conversion circuit | |
JP4635612B2 (ja) | サンプル・ホールド回路 | |
US11490042B2 (en) | CTIA image sensor pixel | |
JP5161909B2 (ja) | スイッチトキャパシタ回路 | |
US8410822B2 (en) | Comparator-based buffer with resistive error correction | |
CN116885935A (zh) | 电压补偿电路及dcdc变换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090610 Termination date: 20210313 |
|
CF01 | Termination of patent right due to non-payment of annual fee |