CN217133616U - 一种带隙基准电压产生电路 - Google Patents

Abstract

本实用新型公开了一种带隙基准电压产生电路，其可提升斩波带隙基准电路输出电压的精度和稳定性，同时可避免芯片面积增大，其包括依次连接的斩波带隙基准电路、动态控制开关电容滤波器、RC滤波器，斩波带隙基准电路的输入端连接电压源VDD，斩波带隙基准电路用于产生并输出带有斩波频率的第一带隙基准电压，动态控制开关电容滤波器用于对第一带隙基准电压进行动态控制，并对第一带隙基准电压中的已调制至高频的失调电压及由斩波时钟引起的噪声进行一次滤波，获得第二带隙基准电压，RC滤波器用于对第二带隙基准电压进行二次滤波，获得第三带隙基准电压，第三带隙基准电压为该带隙基准电压产生电路输出的带隙基准电压。

Description

一种带隙基准电压产生电路

技术领域

本实用新型涉及集成电路技术领域，具体为一种带隙基准电压产生电路。

背景技术

带隙基准源(带隙基准电路)是集成电路的重要组成部分，广泛应用于电压精度要求较高的MEMS芯片、模数转换器或数模转换器等电子元件中。带隙基准电路所提供的稳定且高精度的带隙基准电压是系统稳定性与精度的保证，它不但会影响到模拟电路的性能，对于数字电路也会有较大的影响。

带隙基准电路主要由晶体管、电容、运放等器件模块组成。随着制造工艺不断改进，晶体管尺寸越来越小，越来越小的沟道长度也带来了越来越大的失配影响，并且随着功耗的降低，1/f噪声抑制性能也随之严重恶化，晶体管失配、1/f噪声抑制性能的恶化严重均影响了带隙基准电路的输出精度和稳定性，另外，运放失调电压对带隙基准电压的输出精度和稳定性影响也较大。

目前常用消除运放失调电压影响的方式是自动调零技术，自动调零技术适用于开关电容等离散信号电路，采样过程中保持失调电压，再从信号中减去失调部分，缺点是会造成白噪声的折叠，增大了基带噪声。目前常用消除晶体管失配的方式为：微调技术，微调技术通常是在芯片制作完成后对器件尺寸进行调整，缺点是增大了芯片面积和投入成本，且不适用于芯片老化引起的失调。目前用于同时消除失调电压和1/f噪声抑制性能恶化的方式为：斩波调制技术，斩波调制技术适用于连续时间的斩波带隙基准电路，该电路通过斩波将失调电压与1/f噪声调制到斩波频率处，从而实现失调电压与1/f噪声的消除，但该电路易受到MOS管时钟馈通效应和电荷注入等因素影响，其输出电压也会受到斩波频率影响，因此，需要在该斩波带隙基准电路的输出端设置滤波电路将其滤除，目前常用滤波电路为RC滤波器，但要获得高精度的带隙基准电压，需要提升RC滤波器面积，这使得芯片面积增加，无法满足芯片的微小尺寸要求。

实用新型内容

针对现有技术中存在的现有斩波带隙基准电路输出电压的精度和稳定性不足，而采用调整晶体管尺寸或提升RC滤波器面积来提高斩波带隙基准电路输出电压的精度和稳定性的方式，易导致芯片面积增大，无法满足芯片微小尺寸要求的问题，本实用新型提供了一种陷波滤波器在带隙基准电压产生电路中的应用，其可提升斩波带隙基准电路输出电压的精度和稳定性，同时可避免芯片面积增大。

为实现上述目的，本实用新型采用如下技术方案：

一种带隙基准电压产生电路，其特征在于，其包括依次连接的斩波带隙基准电路、动态控制开关电容滤波器、RC滤波器，所述斩波带隙基准电路的输入端连接电压源VDD，所述斩波带隙基准电路用于产生并输出将失调电压从低频调制高频的第一带隙基准电压，所述动态控制开关电容滤波器用于对所述第一带隙基准电压进行动态控制，并对所述第一带隙基准电压中的已调制高频的失调电压及由斩波时钟引起的噪声进行一次滤波，获得第二带隙基准电压，所述RC滤波器用于对所述动态控制开关电容滤波器输出的第二带隙基准电压进行二次滤波，获得第三带隙基准电压，所述第三带隙基准电压为该带隙基准电压产生电路输出的带隙基准电压，所述斩波带隙基准电路包括差分对管。

其进一步特征在于，

所述斩波带隙基准电路还包括电流镜有源负载、开关S1～S8、电阻R1～R4、三极管Q1～Q2、尾电流管M1、二级放大电路、电容C1，所述差分对管包括MOS管M2、M3，所述电流镜有源负载包括MOS管M4、M5，所述二级放大电路包括MOS管M6、M7，所述开关S1～S8分别由两相不交叠时钟信号控制；

所述开关S1、S3、S5、S7由时钟信号CLK1_N、CLK1控制，所述开关S2、S4、S6、S8由时钟信号CLK2_N、CLK2控制，所述时钟信号CLK1与所述时钟信号CLK2为两相不交叠时钟，所述时钟信号CLK1_N为时钟信号CLK1的反相信号，所述时钟信号CLK2_N为时钟信号CLK2的反相信号；

所述差分对管中MOS管M2、M3源极连接MOS管M1，所述差分对管中MOS管M2的栅极连接开关S1、S2一端，所述MOS管M3的栅极连接所述开关S3、S4一端，所述MOS管M2漏极连接所述开关S5、S8一端、MOS管M4漏极，所述MOS管M3漏极连接所述开关S7、S6一端、MOS管M5漏极，所述开关S1另一端分别连接电阻R1、R3一端、开关S4另一端，所述开关S2分别连接所述电阻R2一端、三极管Q2发射极、开关S3另一端，所述电阻R3另一端连接所述三极管Q1发射极，所述开关S5另一端分别连接开关S6另一端、MOS管M4、M5栅极，所述开关S7另一端分别连接所述开关S8另一端、MOS管M7栅极、电容C1一端，所述电容C1另一端连接电阻R4一端，所述电阻R4另一端分别连接MOS管M7漏极、M6漏极、输出端OUT、电阻R1与R2另一端，所述三极管Q1、Q2集电极和基极、MOS管M4、M5、M7源极接地；

所述差分对管通过所述开关S1、S2、S3、S4控制轮流切换输送至MOS管M2、M3栅极的输入信号，所述开关S5、S6、S7、S8用于对MOS管M4、M5进行控制，将所述MOS管M4、M5的发射极作为第一级放大输出级，所述开关S1、S3、S5、S7同时闭合时，所述MOS管M5的发射极为第一级放大输出端，半个斩波时钟周期后所述开关S1、S3、S5、S7断开，所述开关S2、S4、S6、S8同时闭合，此时，所述MOS管的发射极为第一级放大输出级，所述开关S1～S8均由两相不交叠时钟控制；

所述MOS管M1、M6、M2、M3均为PMOS管，所述MOS管M4、M5、M7均为NMOS管；

所述动态控制开关电容滤波器为陷波滤波器。

一种陷波滤波器，其包括开关、电容、第一输入端、第一输出端，其特征在于，所述电容包括电容C2～电容C6，所述开关包括开关S9～开关S16，所述第一输入端连接并联的开关S9、S11、S10、S12一端，所述开关S9、S11、S10、S12的控制端分别输入不交叠时钟控制信号：第零时钟信号、第二时钟信号、第一时钟信号、第三时钟信号，所述开关S9一端分别连接所述开关S14另一端、电容C4一端，所述开关S11另一端分别连接所述开关S13一端、电容C2一端，所述开关S13另一端分别连接所述开关S14另一端、开关S15、S16一端、电容C6一端、所述第一输出端，所述开关S15另一端分别连接电容C3一端、开关S12一端，所述开关S16另一端分别连接电容C5一端、开关S10一端，所述开关S14、S16的控制端受第四时钟信号控制,所述开关S13、S15的控制端受第五时钟信号控制，第四时钟信号、第五时钟信号为两相不交叠时钟信号，所述第一输入端输入将失调电压从低频调制到高频的第一带隙基准电压，所述第一输出端输出一次滤波后的第二带隙基准电压。

其进一步特征在于，

所述开关S9～S16均为MOS管；

所述开关S9～S16分别为由PMOS管和NMOS管构成的传输门。

一种陷波滤波器滤波方法，其特征在于，在开关S9～S12的控制端依次输入不交叠时钟信号第零时钟信号、第一时钟信号、第二时钟信号、第三时钟信号，使所述开关S9～S12依次闭合，分别给电容C4、C5、C3、C2连续采样信号，采样时间为T；在开关S10断开，开关S11闭合之时，所述开关S14、S16的控制端根据第四时钟信号闭合，使上个周期所述电容C4、C5采集的电荷共享求平均，并给电容C6充电，在开关S12断开，开关S9闭合之时，所述开关S13、S15的控制端在第五时钟信号的控制作用下闭合，使上个周期所述电容C2、C3采集的电荷共享求平均，并给所述电容C6充电。第四时钟信号、第五时钟信号为相位相反的两相不交叠时钟，使得在时钟翻转的瞬间，所述开关S14、S16、S13、S15不会同时闭合；所述共享求平均指开关S14、S16闭合后，电容C4、C5中的电压形成通路，此时，电容C4、C5的电压均为电容C4与电容C5的电压平均值。

其进一步特征在于，

陷波滤波器控制方法的具体步骤为：A1、第零时钟信号控制所述开关S9闭合，给所述电容C4充电，充电持续时间为所述采样时间T；

A2、持续充电时间T后，所述开关S9断开，此时，所述第一时钟信号控制所述开关S10闭合，给所述电容C5充电，充电持续时间为所述采样时间T；

A3、持续充电时间T后，所述开关S10断开，此时，所述第四时钟信号控制所述开关S14、S16闭合，使上个周期所述电容C4、C5采样的电荷共享求平均，并给所述电容C6充电；

A4、给所述电容C6持续充电2T后，第四时钟信号控制所述开关S14、S16断开；

A5、第二时钟信号控制所述开关S11闭合，给所述电容C2充电，充电持续时间为所述采样时间T；

A6、持续充电时间T后，所述开关S11断开，此时，所述第一时钟信号控制所述开关S12闭合，给所述电容C3充电，充电持续时间为所述采样时间T；

A7、持续充电时间T后，所述开关S12断开，此时，所述第五时钟信号控制所述开关S13、S15闭合，使上个周期C2、C3分别采样的电荷进行共享并求平均，给所述电容C6充电；

A8、给所述电容C6持续充电2T后，第五时钟信号控制所述开关S13、S15断开；

A9、循环步骤A1-A8，使所述陷波滤波器的所述第一输出端持续输出第二带隙基准电压。

进一步的，所述采样时间T为斩波时钟的半个周期；

所述第零时钟信号～第五时钟信号均为不交叠时钟信号。

采用本实用新型上述结构及方法可以达到如下有益效果：该带隙基准电压产生电路将斩波带隙基准电路、动态控制开关电容滤波器结合在一起，斩波带隙基准电路产生具有一定斩波频率的电压信号，该电压信号为将失调电压从低频调制高频的第一带隙基准电压，第一带隙基准电压输入至动态控制开关电容滤波器，首先通过动态控制开关电容滤波器滤除斩波带隙基准电路以及电路失配对输出电压信号造成的失调噪声，再用面积较小的RC滤波器滤除由于动态控制开关电容滤波器中的开关切换引起的毛刺(即抖动噪声)，从而获得高精度且稳定的基准电压，动态控制开关电容滤波器的面积较小，结合面积较小的RC滤波器即可实现失调电压消除和噪声滤除，这样即能节约面积，又能很好的改善由于输入失调电压、1/f噪声以及器件失配带来的误差，满足了芯片微小尺寸及高精度、高稳定性要求。

附图说明

图1为本发明带隙基准电压产生电路的结构框图；

图2为本发明斩波带隙基准电路的电路原理图；

图3为本发明陷波滤波器的电路原理图；

图4为本发明分别输入至斩波带隙基准电路、陷波滤波器的时钟信号波形图；

图5为本发明带隙基准电压产生电路输出电压的频谱图；

图6为本发明带隙基准电压产生电路输出电压的波形仿真效果图。

具体实施方式

以下提供了不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

在本实用新型的一个具体实施例中，提供了一种带隙基准电压产生电路，见图1，其包括依次连接的斩波带隙基准电路1、动态控制开关电容滤波器2、RC滤波器3，斩波带隙基准电路1用于产生并输出将失调电压从低频调制高频的第一带隙基准电压，斩波带隙基准电路1的输入端连接电压源VDD，动态控制开关电容滤波器2用于对带隙基准电压进行动态控制，并对第一带隙基准电压中的已调制高频的失调电压及由斩波时钟引起的噪声进行一次滤波，获得第二带隙基准电压，RC滤波器3用于对动态控制开关电容滤波器输出的第二带隙基准电压中的失调电压及毛刺噪声进行二次滤波，获得第三带隙基准电压。

见图2，斩波带隙基准电路1包括差分对管、电流镜有源负载、开关S1～S8、电阻R1～R4、三极管Q1～Q2、尾电流管M1、二级放大电路、电容C1，差分对管包括MOS管M2、M3，电流镜有源负载包括MOS管M4、M5，二级放大电路包括MOS管M6、M7，差分对管中MOS管M2、M3的源极连接MOS管M1，差分对管中MOS管M2的栅极连接开关S1、S2一端，MOS管M3的栅极连接开关S3、S4一端，MOS管M2的漏极连接开关S5、S8一端、MOS管M4漏极，MOS管M3的漏极连接开关S7、S6一端、MOS管M5漏极，开关S1另一端分别连接电阻R1、R3一端、开关S4另一端，开关S2分别连接电阻R2一端、三极管Q2发射极、开关S3另一端，电阻R3另一端连接三极管Q1发射极，开关S5另一端分别连接开关S6另一端、MOS管M4、M5栅极，开关S7另一端分别连接开关S8另一端、MOS管M7栅极、电容C1一端，电容C1另一端连接电阻R4一端，电阻R4另一端分别连接MOS管M7漏极、M6漏极、输出端OUT、电阻R1与R2另一端，三极管Q1、Q2集电极和基极、MOS管M4、M5、M7源极接地。本实施例中，MOS管M1、M6、M2、M3均为PMOS管，MOS管M4、M5、M7均为NMOS管。

图2所示为斩波带隙基准电路的具体电路原理图，运放的失配主要是在差分输入管(MOS管M2、M3)和电流镜有源负载(MOS管M4、M5)，所以将斩波开关分别加在这几个管子上，其中，开关S1、S2、S3、S4轮流将切换送到MOS管M1和M2栅极的输入信号，开关S5、S6、S7和S8分别将MOS管M4和M5的发射极作为第一级放大的输出级。开关S1、S3、S5、S7同时闭合，此时，MOS管M5的发射极为第一级放大的输出端，半个斩波时钟周期后开关S1、S3、S5、S7断开，接着开关S2、S4、S6、S8同时闭合，此时，输入端交换级性，输入信号交换，MOS管M4的发射极为第一级放大的输出端，至此斩波一个时钟周期完成，另外，开关S1、S2、S3、S4、S5、S6、S7和S8是由两相不交叠时钟控制的，不会同时打开。上述过程可以有效的补偿差分输入管(MOS管M2、M3)和电流镜有源负载(MOS管M4、M5)不匹配所导致的失调。电路中的电容C1是弥勒补偿电容，电阻R4是消除零点的电阻。此外，MOS管M9、M10构成第二级放大，MOS管M7的发射极分别和电阻R2、R1一端相连，构成正负反馈回路；通过电阻R1、R2、R3、三极管Q1、Q2与运放得到在室温下零温漂且与电源无关的带隙基准电压。该过程中，电路中的开关S1～S8将失调电压调制到了大于1/f噪声范围的斩波频率处，从而将输出的第一带隙基准电压中的1/f噪声去除。

本实施例中，动态控制开关电容滤波器2为陷波滤波器，见图3，其包括开关、电容、第一输入端、第一输出端，电容包括电容C2～电容C5，开关包括开关S9～开关S16，第一输入端连接并联的开关S9、S11、S10、S12一端，开关S9、S11、S10、S12的控制端分别输入时钟控制信号：第零时钟信号0/0N、第二时钟信号2/2N、第一时钟信号1/1N、第三时钟信号3/3N，开关S9另一端分别连接开关S14一端、电容C4一端，开关S11另一端分别连接开关S13一端、电容C2一端，开关S13另一端分别连接开关S14另一端、开关S15、S16一端、电容C6一端、第一输出端，开关S15另一端分别连接电容C3一端、开关S12一端，开关S16另一端分别连接电容C5一端、开关S10一端，所述开关S14、S16的控制端受第四时钟信号4/4N控制,所述开关S13、S15的控制端受第五时钟信号5/5N控制，第四时钟信号、第五时钟信号为两相不交叠时钟，第一输入端连接斩波带隙基准电路的输出端，并输入将失调电压从低频调制高频的第一带隙基准电压，第一输出端连接RC滤波器的输入端，并且该第一输出端输出经陷波滤波器一次滤波后的第二带隙基准电压。本实施例中，开关S9～S16均为MOS管，开关S9～S16分别为由PMOS管和NMOS管构成的传输门。

图3为陷波滤波器电路的电路图，该陷波滤波器电路用于滤除第一带隙基准电压斩波信号中的同频率以及成倍数频率的信号噪声。滤波过程如下，在开关S9～S12的控制端依次输入时钟信号第零时钟信号、第一时钟信号、第二时钟信号、第三时钟信号，使开关S9～S12依次闭合，分别给电容C4、C5、C3、C2连续采样信号，采样时间为T，采样时间T为斩波时钟的半个周期；在开关S10断开，开关S11闭合之时，开关S14与S16根据控制端输入的第四时钟信号4/4N闭合，使上个周期电容C4与C5采集的电荷共享求平均，并给电容C6充电，在开关S12断开，开关S9闭合之时，开关S13与S15根据控制端输入的第五时钟信号5/5N闭合，使上个周期电容C2与C3采集的电荷共享求平均，并给电容C6充电。第四时钟信号与第五时钟信号均为相位相反的两相不交叠时钟，使得在时钟翻转的瞬间，第四时钟信号与第五时钟信号分别控制的相应开关不会同时闭合。共享求平均指开关S14、S16闭合后，电容C4、C5中的电压形成通路，此时，电容C4、C5的电压均为电容C4与电容C5的电压平均值，设电容C4上的电压为U4，电容C5上的电压为U5，共享求平均后，电容C4、C5的电压均转换为(U4+U5)/2；或开关S13、S15闭合后，电容C2、C3中的电压形成通路，此时，电容C2、C3中的电压均为电容C2与电容C3的电压平均值，设电容C2上的电压为U2，电容C3上的电压为U3，共享求平均后，电容C2、C3的电压均转换为(U2+U3)/2。

陷波滤波器滤波的具体步骤为：S1、时钟信号0控制所述开关S9闭合，给所述电容C4充电，充电持续时间为所述采样时间T；

S2、持续充电时间T后，所述开关S9断开，此时，所述时钟信号1控制所述开关S10闭合，给所述电容C5充电，充电持续时间为所述采样时间T；

S3、持续充电时间T后，开关S10断开，此时，第四时钟信号控制开关S14、S16闭合，使上个周期电容C4、C5采样的电荷共享求平均，并给电容C6充电；

S4、给电容C6持续充电2T后，第四时钟信号控制开关S14、S16断开；

S5、第二时钟信号控制开关S11闭合，给电容C2充电，充电持续时间为采样时间T；

S6、持续充电时间T后，开关S11断开，此时，第一时钟信号控制开关S12闭合，给电容C3充电，充电持续时间为所述采样时间T；

S7、持续充电时间T后，开关S12断开，此时，第五时钟信号控制开关S13、S15闭合，使上个周期C2、C3分别采样的电荷进行共享并求平均，给电容C6充电；

S8、给电容C6持续充电2T后，第五时钟信号控制开关S13、S15断开；至此陷波滤波器完成一个周期的工作；

S9、循环S1-S8，使陷波滤波器的第一输出端持续输出第二带隙基准电压。

该陷波滤波器中的开关S9～S16均由不交叠时钟控制信号控制，使得电容C6的电压为电容C4与C5共享求平均后的电压，或为电容C2与C3共享求平均后的电压，因此，本申请采用共享求平均的方式，有利于将失调电压从低频调制高频的第一带隙基准电压中的斩波频率信号衰减。

上述步骤S1～S9中，第零时钟信号～第五时钟信号：0、1、2、3、4、5均为不交叠时钟信号，见图4，其中第零时钟信号包括相位相反信号0和0N，第一时钟信号包括相位相反信号1和1N，第二时钟信号包括相位相反信号2和2N，第三时钟信号包括相位相反信号3和3N，第四时钟信号包括相位相反信号4和4N，第五时钟信号包括相位相反信号5和5N，见图3，以第四时钟信号、第五时钟信号为例，其中，4N是4相位相反的时钟信号，开关S14和S16是同时闭合断开的；5N是5相位相反的时钟信号，开关S13和S15是同时闭合断开的。用于开关S14和S16、开关S13和S15控制的第四时钟信号、第五时钟信号为两相不交叠时钟信号，目的是为了让开关S14(S16)与S13(S15)只能同时断开，不能同时闭合，从而降低了弱导通电流引起的能源损耗，同时进一步确保了电压稳定。经过陷波滤波器对斩波带隙基准电路输出信号的连续采样和平均，加上RC滤波器的再次过滤，最终得到受噪声干扰较小且稳定的带隙基准电压给后续其它电路模块使用。陷波滤波器为开关电容滤波器，在开关断开的瞬间，会有因MOS管时钟馈通效应和电荷注入等影响，陷波滤波器输出电压的精度也会受到影响，所反映的现象是在斩波频率翻转处电压有抖动，RC滤波器的设置，有利于将该电压抖动滤除，从而提升了输出的第三带隙基准电压的精度。

该陷波滤波器中的开关S9～S16均由不交叠时钟控制信号控制，使得电容C6的电压为电容C2与C3共享求平均后的电压，或为电容C4与C5共享求平均后的电压，本申请采用共享求平均的方式，能够有效的将失调电压从低频调制高频的第一带隙基准电压中的斩波频率信号衰减。

仿真输出第二带隙基准电压的频谱图如图5所示，图5中给，横轴表示斩波频率，纵轴表示信号的振幅强度，单位为分贝(dB)，当斩波频率为500KHz的时候，可以看到频谱图中，500KHz、1MHz、1.5MHz等500KHz倍数频率的位置，都存在凹陷的“陷波”。说明在这些频率下的信号功率很小，这是陷波滤波器的作用，可见，陷波滤波器能够适应不同频率的斩波，并且能够滤掉相应斩波频率中的噪声。

仿真输出电压的的波形如图6所示，图6中横轴表示时间，纵轴表示输出的第三带隙基准电压，从图6可以看出，在不同的斩波频率下，均能得到稳定的电压，且毛刺小于50uV。因此，本申请带隙基准电压产生电路，能够输出稳定的且消除失调和1/f噪声的带隙基准电压。并且该结构的陷波滤波器可以适应500KHz、1MHz、1.5MHz等任何频率的斩波，面积小、性能强，能够消除失调与1/f噪声，输出的带隙基准电压稳定且准确。

以上的仅是本申请的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。

Claims (5)

1.一种带隙基准电压产生电路，其特征在于，其包括依次连接的斩波带隙基准电路、动态控制开关电容滤波器、RC滤波器，所述斩波带隙基准电路的输入端连接电压源VDD，所述斩波带隙基准电路用于产生并输出将失调电压从低频调制高频的第一带隙基准电压，所述动态控制开关电容滤波器用于对所述第一带隙基准电压进行动态控制，并对所述第一带隙基准电压中的已调制高频的失调电压及由斩波时钟引起的噪声进行一次滤波，获得第二带隙基准电压，所述RC滤波器用于对所述动态控制开关电容滤波器输出的第二带隙基准电压进行二次滤波，获得第三带隙基准电压，所述第三带隙基准电压为该带隙基准电压产生电路输出的带隙基准电压，所述斩波带隙基准电路包括差分对管。

2.根据权利要求1所述的带隙基准电压产生电路，其特征在于，所述斩波带隙基准电路还包括电流镜有源负载、开关S1～S8、电阻R1～R4、三极管Q1～Q2、尾电流管M1、二级放大电路、电容C1，所述差分对管包括MOS管M2、M3，所述电流镜有源负载包括MOS管M4、M5，所述二级放大电路包括MOS管M6、M7，所述差分对管通过所述开关S1～S4控制，所述电流镜通过开关S5～S8控制，所述开关S1～S8均由两相不交叠时钟控制，所述开关S1～S8分别由两相不交叠时钟信号控制。

3.根据权利要求2所述的带隙基准电压产生电路，其特征在于，所述开关S1、S3、S5、S7由时钟信号CLK1_N、CLK1控制，所述开关S2、S4、S6、S8由时钟信号CLK2_N、CLK2控制，所述时钟信号CLK1与所述时钟信号CLK2为两相不交叠时钟，所述时钟信号CLK1_N为时钟信号CLK1的反相信号，所述时钟信号CLK2_N为时钟信号CLK2的反相信号。

4.根据权利要求3所述的带隙基准电压产生电路，其特征在于，所述差分对管中MOS管M2、M3源极连接MOS管M1，所述差分对管中MOS管M2的栅极连接开关S1、S2一端，所述MOS管M3的栅极连接所述开关S3、S4一端，所述MOS管M2漏极连接所述开关S5、S8一端、MOS管M4漏极，所述MOS管M3漏极连接所述开关S7、S6一端、MOS管M5漏极，所述开关S1另一端分别连接电阻R1、R3一端、开关S4另一端，所述开关S2分别连接所述电阻R2一端、三极管Q2发射极、开关S3另一端，所述电阻R3另一端连接所述三极管Q1发射极，所述开关S5另一端分别连接开关S6另一端、MOS管M4、M5栅极，所述开关S7另一端分别连接所述开关S8另一端、MOS管M7栅极、电容C1一端，所述电容C1另一端连接电阻R4一端，所述电阻R4另一端分别连接MOS管M7漏极、M6漏极、输出端OUT、电阻R1与R2另一端，所述三极管Q1、Q2集电极和基极、MOS管M4、M5、M7源极接地。

5.根据权利要求4所述的带隙基准电压产生电路，其特征在于，所述MOS管M1、M6、M2、M3均为PMOS管，所述MOS管M4、M5、M7均为NMOS管。

Images