CN111295743A - 在具有非平坦表面的支撑件上制造膜的方法 - Google Patents

在具有非平坦表面的支撑件上制造膜的方法 Download PDF

Info

Publication number
CN111295743A
CN111295743A CN201880070872.1A CN201880070872A CN111295743A CN 111295743 A CN111295743 A CN 111295743A CN 201880070872 A CN201880070872 A CN 201880070872A CN 111295743 A CN111295743 A CN 111295743A
Authority
CN
China
Prior art keywords
film
support
donor substrate
transferred
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880070872.1A
Other languages
English (en)
Inventor
布鲁诺·吉瑟兰
J-M·贝斯奥谢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN111295743A publication Critical patent/CN111295743A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种在具有非平坦表面的支撑件(20)上制造膜(12)的方法，其特征在于，该方法包括：‑供应具有非平坦表面的供体衬底(10)，‑在供体衬底(10)中形成脆化区(11)以界定待转移的所述膜(12)，‑在待转移的膜(12)的非平坦表面上通过沉积形成支撑件(20)，‑使供体衬底(10)沿着脆化区(11)分离，以将所述膜(12)转移到支撑件(20)上。

Description

在具有非平坦表面的支撑件上制造膜的方法
技术领域
本发明涉及一种在具有非平坦表面的支撑件上制造膜的方法。
背景技术
当膜与支撑件具有不平坦的界面(交互表面)，也就是说支撑件的所述表面包括至少一个曲率和/或凹陷或浮雕图案时，在该支撑件上生产所述膜，特别是单晶体不是容易的事。
这种特别的拓扑结构不适合于结合和层压方法，通常的趋势是走向包括通过沉积在所述支撑件上形成膜的技术。
然而，除了膜相对于支撑件的良好机械强度之外，还有必要确保膜的足够良好的结晶质量。然而，膜的结晶质量很大程度上取决于进行沉积的支撑件，特别是其表面。当考虑通过外延形成的单晶膜时更是如此。在这种情况下，因为需要具有适合于希望沉积的膜的适当晶体结构和晶格参数，支撑件的本质特别关键。能够起到支撑作用的候选列表变得非常有限，以至于在某些规范情况下无法找到解决方案。
发明内容
因此，本发明的一个目的是构思一种在具有非平坦表面的支撑件上制造膜的方法，同时确保膜的良好结晶质量和关于支撑件的性质的相当广泛的选择二者。
为此，本发明提出了一种在具有非平坦表面的支撑件上制造膜的方法，其特征在于，该方法包括以下步骤：
-供应具有非平坦表面的供体衬底，
-在供体衬底中形成脆化区，以界定待转移的所述膜，
-通过沉积在待转移的膜的非平坦表面上形成支撑件，
-使供体衬底沿着脆化区分离，以将所述膜转移到支撑件上。
根据一个实施方式，所述方法还包括：在沉积支撑件之前，在非平坦表面上沉积中间层。
脆化区的形成有利地通过在供体衬底中注入离子物质来执行。
所述注入的离子物质可以是氢和/或氦。
根据一个实施方式，通过热处理来导致供体衬底的分离。
在这种情况下，支撑件的沉积有利地以低于分离热处理的热预算来实现。
转移的膜可由选自半导体材料、压电材料、磁性材料和功能氧化物的材料制成。
以特别有利的方式，转移的膜是单晶的。
转移的膜的厚度通常介于100nm和10μm之间，优选介于100nm和1μm之间。
支撑件可由选自金属、玻璃和陶瓷的材料制成。
支撑件通常具有介于1μm和50μm之间的厚度。
优选地，支撑件的材料被选择为相对于转移的膜的材料的热系数差的绝对值小于5×10-6K-1。
支撑件的沉积可通过以下技术之一来实现：物理气相沉积、化学气相沉积、电化学沉积、旋涂、涂漆和喷涂。
根据本发明的一个实施方式，待转移的膜的表面具有至少一个弯曲部分。
根据本发明的一个实施方式，待转移的膜的表面具有至少一个凹陷或浮雕图案。
根据本发明的一个实施方式，待转移的膜的表面具有由大于1nm rms的粗糙度表征的纹理。
根据一个实施方式，待转移的膜的非平坦表面在形成脆化区之后获得(例如，通过蚀刻供体衬底)。
根据一个实施方式，待转移的膜的非平坦表面在形成脆化区之前获得(例如，通过蚀刻供体衬底)。
在分离结束时供体衬底的残余物可被回收，目的是在支撑件上实现具有非平坦表面的新膜；在所述回收之前，供体衬底的残余物经受再生其表面的操作，涉及基本上为零或适形于所述残余物的拓扑的材料去除。
根据一个实施方式，供体衬底包括铺设在晶圆的表面上的多个衬垫，各个衬垫包括界定待转移的相应膜的脆化区，并且在全部所述衬垫的表面上沉积支撑件。
根据特定实施方式，支撑件的沉积包括连续沉积至少两层不同的材料。
根据一个实施方式，该方法包括：在供体衬底分离之后，在转移的膜的与支撑件相反的面上沉积附加膜。
另一目的涉及一种在供体衬底上沉积支撑件之后获得的中间结构。所述结构包括：
-包括界定浅表膜的脆化区的供体衬底，以及
-覆盖所述膜的支撑件，
并且所述膜与所述支撑件之间的界面不平坦。
附图说明
本发明的其它特性和优点将从以下参照附图的详细描述变得清楚，附图中：
-图1A是包括具有凹陷图案的表面的供体衬底的示意性截面图；
-图1B和图1C以示意性方式示出图1A的供体衬底中形成的脆化区的两个替代；
-图1D以示意性方式示出沉积在图1B的供体衬底上的支撑件；
-结构1E示出图1D的替代，其中中间层已沉积在供体衬底与支撑件之间；
-图1F以示意性方式示出由图1E的供体衬底沿着脆化区分离而得到的结构；
-图1G以示意性方式示出在转移的膜上沉积附加膜之后图1F的结构；
-图2A和图2B以与有关步骤的相反顺序对应示出图1A至图1B的替代；
-图3A是包括弯曲表面的供体衬底的示意性截面图；
-图3B以示意性方式示出在图2A的供体衬底中形成脆化区；
-图3C以示意性方式示出在图3B的供体衬底上沉积支撑件；
-图3D以示意性方式示出由供体衬底沿着脆化区分离而得到的结构；
-图4A是包括纹理化表面的供体衬底的示意性截面图；
-图4B以示意性方式示出在图4A的供体衬底中形成脆化区；
-图4C以示意性方式示出在图4B的供体衬底上沉积支撑件；
-图4D以示意性方式示出由供体衬底沿着脆化区分离而得到的结构；
-图5A至图5E以示意性方式示出根据本发明的一个实施方式实现的方法的步骤；
-图6A至图6D以示意性方式示出根据本发明的另一实施方式的方法的步骤，
-图7A至图7G以示意性方式示出根据本发明的另一实施方式的方法的步骤；
-图8A至图8C以示意性方式示出根据本发明的另一实施方式的方法的步骤。
出于附图清晰的原因，不同的元件未必按比例表示。
具体实施方式
一般而言，本发明提供用于通过沉积在已预先脆化以界定薄膜的非平坦供体衬底上形成支撑件。所述薄膜接下来通过供体衬底的分离被转移到支撑件上。支撑件可由单一材料或依次沉积在供体衬底上的至少两种不同的材料的层叠物构成。
供体衬底的表面的非平面性可能是由于所述表面的至少一个部分的曲率(凹或凸)，和/或从所述表面延伸的至少一个凹陷或浮雕图案的存在，和/或表面纹理化(无论是否自愿)。
图1A示出供体衬底10，其包括由旨在形成薄膜的材料构成的至少一个浅表部分。尽管所述供体衬底以块状衬底的形式表示，但其也可由不同材料的层叠物形成，其中浅表层由旨在形成薄膜的材料构成。具体地，薄膜可对应于通过外延生成的该层叠物的层。
所述供体衬底10的表面10a包括相对于参考平面的一定数量的凹陷图案100(或浮雕图案(这里未示出))。
图案可有利地通过供体衬底的光刻和蚀刻来形成。它们也可例如使用掩模通过沉积来获得。
有利地，旨在形成薄膜的材料选自：半导体材料(例如：硅、碳化硅、锗、诸如AsGa、InP、GaN的III-V化合物、诸如CdTe、ZnO的II-IV化合物)、压电材料(例如：LiNbO3、LiTaO3、PZT、PMN-PT)、磁性材料和功能氧化物(例如：ZrO2、SrTiO3、YSZ、GaO2)。这些示例不是限制性的。
优选地，旨在形成薄膜的材料是单晶的。它也可以是多晶的，并且在这种情况下，重点常常放在优化其形成条件以便获得例如晶粒的特定密度和尺寸，和/或优先的晶体取向，和/或优化的粗糙度。
界定旨在转移的浅表膜12的脆化区11形成在供体衬底10中。尽管这里设想在形成图案之后执行，但脆化区的形成可在形成图案之前实现。
转移的膜的厚度由脆化区11在供体衬底10中的深度限定。有利地，该深度介于100nm和10μm之间，优选介于100nm和1μm之间。
在供体衬底10中形成脆化区12可通过注入离子物质(图1B中由箭头示意性地示出)穿过衬底的表面10a来执行。有利地，注入的物质是氢离子和/或氦离子。注入能量使得可限定注入区11的深度。选择注入剂量以便使得在施加合适的处理之后膜12能够分离。注入剂量被选择为足够低以在注入步骤时不会引起气泡的形成。根据供体衬底10的材料来选择离子物质、能量和注入剂量。这些条件已是众多出版物的主题，是本领域技术人员已知的。
如果穿过已经具有凹陷和/或浮雕图案的表面执行注入，则脆化区可遵循与这些图案基本上相同的轮廓，表面与脆化区之间的材料的厚度保持基本上恒定。
在相邻图案之间的过渡区附近膜的连续性及其质量可尤其取决于膜的厚度与浮雕的幅度之间的厚度比。对于厚膜(例如，2μm)和低台阶(例如，0.05μm)，膜12可看起来基本上连续，如图1B中所示。相反，对于薄膜(例如，0.05μm)和高台阶(例如，2μm)，膜12将很可能具有不连续性(参见图1C)，根据目标应用，这未必是不利的。在某些情况下，可考虑此现象，并且可优选确保图案的表面与参考平面的表面之间的角度小于或等于45°。
另选地(参见图2A)，如果穿过初始平坦的供体衬底10的表面10a执行注入，并且在注入之后从该表面形成凹陷和/或浮雕图案，则脆化区基本上平坦。如果膜12的不连续是不被期望的，则稍后必须执行图案100的蚀刻，使得蚀刻深度小于脆化区11的深度(参见图2B)。
为了考虑到关于脆化平面可使若干拓扑层次发挥作用的事实，可设想脆化区不是单个，而是多个和/或延伸的配置。在通过注入脆化的情况下，这可容易地通过注入能量的多次或延伸选择来完成。
参照图1D，在膜12(在这一阶段，仍形成供体衬底10的一部分)的表面上形成支撑件20。
与结合技术相反，支撑件不是预先存在的，而是直接在供体衬底上形成。可实现以下沉积技术以用于形成所述支撑件：物理气相沉积(PVD)、化学气相沉积(CVD)、通过电沉积或电铸的沉积、电镀或电化学沉积(ECD)、旋涂、涂漆和喷涂。这些技术本身是已知的，这里将不进行更详细的描述，本领域技术人员能够根据要沉积的支撑件的材料选择最适合的技术。为了不引起供体衬底的过早分离，优选相对低的温度下的沉积技术。
根据所选择的沉积技术，沉积可以是适形的，也就是说支撑件的自由表面基本上遵循与图案相同的轮廓，支撑件的表面与供体衬底的表面之间的材料的厚度保持基本上恒定。
然而，如果对于拓扑的尺寸(例如，0.5μm的台阶)，沉积的厚度是重要的(例如，大于或等于50μm)，则沉积的厚度可看起来恒定，因此支撑件的自由表面将看起来平坦。
根据其它实施方式，沉积可具有填充供体衬底的表面上存在的凹陷的效果，从而得到基本上平坦的支撑件的自由表面。在这种情况下，支撑件具有可变的厚度。
支撑件有利地由选自金属(例如：Ni、Cu、Cr、Ag、Fe、Co、Zn、Al、Mo、w及其合金)、玻璃和陶瓷(例如：二氧化硅(SiO2)、氧化铝(Al2O3)、多晶AlN、多晶硅、多晶SiC)的材料制成。这些示例不是限制性的。
支撑件的厚度通常介于1μm和50μm之间(此厚度足够低以使得支撑件可与片材类似)，但是也可以大许多。
此外，要注意支撑件在供体衬底上的粘附足以避免在膜转移方法期间支撑件分离。可通过在沉积支撑件之前在供体衬底上沉积粘合层来改进该粘附。例如，所述粘合层可由以下材料之一制成：Ti、Cr、Pt、Ta、TiW、Si3N4、TiN、CrCu。
更一般地，可在沉积支撑件20之前在膜12上沉积中间层21(最终结构表示在图1E中)。除了潜在的粘附功能之外，这种层可尤其具有以下功能：避免在沉积支撑件20期间化学物质扩散到膜12，和/或在膜12上形成电接触，和/或形成折射率跳跃，和/或使声阻抗的不连续性最小化。自然，本领域技术人员能够根据中间层的机械、电、光学、热、声学或化学功能来选择合适的材料及其厚度。
所述中间层21的厚度足够低，以使得该层的刚度不会损害支撑件的柔性(当此标准重要时)。
当支撑件和膜的热膨胀系数之间存在重要差异(通常，大于5×10-6K-1的差异)时，支撑件的材料被选择为表现出足够的韧性，以便在转移方法期间转移的膜不会遭受损害(例如，裂缝型)。足够的韧性意指支撑件的弹性极限小于膜的弹性极限与膜和支撑件之间的厚度比的乘积。
参照图1F，接下来供体衬底10沿着脆化区11分离，以将所述膜12转移到支撑件20上。在该分离结束时，留下供体衬底的残余物10’，其可能被回收以用于另一用途。
通过对支撑件20在供体衬底10上的层叠进行处理来导致分离。所述处理可以是例如热、机械或这两种类型的处理的组合。这种类型的处理是熟知的，特别是在Smart CutTM方法的上下文中，因此这里将不进行详细描述。在热处理的情况下，该处理的热预算通常大于支撑件沉积的热预算。
膜12可能用作用于沉积附加膜13的种子(参见图1G)。
由支撑件20和膜12(以及可能的附加膜)形成的结构可用于形成尤其可应用于微电子学、光子学或光学中的装置。这种结构也可参与制造传感器或换能器，或者燃料电池的隔膜。
图3A至图3D以示意性方式示出转移方法的另一实施方式，其中，供体衬底的表面具有至少一个曲率、凹形或凸形。
与图1A至图2B相同的标号指代相同的元件，因此将不再详细描述。另外，参照图1A至图2B描述的材料和方法也适用于图3A至图3D的实施方式，从而将不再详细描述它们。
参照图3A，供体衬底10的表面10a是凹的。
参照图3B，注入原子物质穿过表面10a具有在供体衬底10内形成脆化区11的效果。所述脆化区通常具有基本上平行于供体衬底10的表面的曲率，待转移的膜12的厚度基本上恒定。如先前指示的，供体衬底的表面可在形成脆化区(那时大致平坦)之后被制成凹的或凸的。
参照图3C，通过沉积在膜12(在这一阶段，仍形成供体衬底10的一部分)的表面上形成支撑件20。如先前指示的，可在沉积支撑件之前沉积中间层(未示出)。
根据所选择的沉积技术，沉积可以是适形的，也就是说，支撑件的自由表面具有与供体衬底基本上相同的曲率，支撑件的表面与供体衬底的表面之间的材料的厚度保持基本上恒定。
参照图3D，接下来供体衬底10沿着脆化区11分离，以将所述膜12转移到支撑件20上。在该分离结束时，留下供体衬底的残余物10’，其可能被回收以用于另一用途。
对于弯曲部分的形成，图3A至图3D的方法特别令人感兴趣。例如，它们可以是诸如发散或会聚透镜或者抛物线形反射镜的光学部件的涂层。例如，它们也可以是用于眼镜或增强现实眼镜的光学镜片、或者曲面屏、或者挡风玻璃或驾驶舱元件。
图4A至图4D以示意性方式示出转移方法的另一实施方式，其中，供体衬底的表面具有纹理化拓扑。所述拓扑可尤其对应于供体衬底的表面的粗糙度(无论是否自愿获得)。
与图1A至图3D相同的标号指代相同的元件，因此将不再详细描述。另外，参照图1A至图2B描述的材料和方法也适用于图4A至图4D的实施方式，从而将不再详细描述它们。
参照图4A，供体衬底10的表面10a具有特定粗糙度(例如，大于或等于1nm rms)。
参照图4B，注入原子物质穿过表面10a具有在供体衬底10内形成脆化区11的效果。如先前指示的，供体衬底的表面可能在形成脆化区之后被纹理化。
参照图4C，通过沉积在膜12(在这一阶段，仍形成供体衬底10的一部分)的表面上形成支撑件20。如先前指示的，可在沉积支撑件之前沉积中间层(未示出)。
根据所选择的沉积技术，沉积可以是适形的，也就是说支撑件的自由表面具有与供体衬底基本上相同的纹理，支撑件的表面与供体衬底的表面之间的材料的厚度保持基本上恒定。
参照图4D，接下来供体衬底10沿着脆化区11分离，以将所述膜12转移到支撑件20上。在该分离结束时，留下供体衬底的残余物10’，其可能被回收以用于另一用途。
例如对于诸如射频(RF)滤波器的声波结构，特别是为了避免寄生波在所考虑的衬底和或层的背面上的反射，图4A至图4D的方法特别令人感兴趣。
下面描述根据本发明的方法的若干应用示例(非限制性)。
示例1：在铜片上形成铌酸锂膜
铌酸锂(LiNbO3)是一种压电和热电材料，其非凡之处在于在高温下仍保持其压电性质。其居里温度为1140℃，而众多其它材料在大约100℃至250℃的温度范围时就失去其性质。
因此对于在这些温度范围内利用压电和/或热电的系统，它代表一种令人感兴趣的材料。例如，它们可以是通过回收在250℃以上的温度范围内的恶劣环境中操作的机械系统的振动和其它变形的能量来回收能量的系统。它们也可以是专用于测量温度、压力或检测气体的压电或热电传感器。
该材料是单晶的，并且当通过从铸锭抽出然后切割成几百μm厚度的块状晶圆来生产时具有良好质量。在薄膜中，当通过沉积来生产它们时，它们通常是多晶的，最多是准单晶的，但缺陷非常多。
众多目标结构必须遵循特定拓扑(例如，相对于衬底表面的平均水平移位或倒退的结构化浮式梁或浮式平台)。
提供LiNbO3衬底10。通过在衬底10中蚀刻以便限定未来悬浮的隔膜的轮廓来生成沟槽100(参见图1A)。通常，沟槽具有几十μm的宽度，并且其深度介于0.1μm和0.5μm之间。
在所述衬底10中注入氦离子，以形成脆化区11并界定薄LiNbO3膜12(参见图1B)。膜12的厚度大约为0.3μm。
通过PVD技术在膜12上沉积由Cr/Cu合金构成的粘合层21。接下来通过电化学沉积技术在所述粘合层21上沉积铜片20(参见图1E)。所述片的厚度大约为20μm。
接下来，在300℃的温度下施加退火，以便导致供体衬底10沿着脆化区11分离。
示例2：在镍片上形成钇稳定氧化锆膜
钇稳定氧化锆(YSZ)通常为多晶陶瓷的形式，少数情况下为单晶衬底的形式。
这种材料的一个用途基于其离子传导性质。因此其在SOFC(固体氧化物燃料电池)系统中用作固体隔膜以起到电解液的作用。这些系统在必须小型化时(此时这称为微型SOFC)有兴趣演进为一方面薄(也就是说，通常低于几μm厚度)，另一方面为单晶的隔膜。这些系统在高温(通常550-700℃)下操作并且经受强的热机械负荷。为了使隔膜更耐受，其被有利地赋予波纹形状，从而具有波纹管拓扑，该形状使得可通过弹簧效应更好地吸收变形。此外，这样成形可具有使可用于期望的电化学反应的暴露表面最大化的有益效果。
供应单晶YSZ衬底10(参见图7A)。通过在衬底10中蚀刻来生成沟槽100的网络，以便限定电解液隔膜的未来波纹管的轮廓(参见图7B)。通常，沟槽100具有几十μm的宽度，并且其深度大约为2μm。有利地控制沟槽的侧面100a(将限定波纹管的高区与低区之间的过渡)相对于表面10a的法线以超过45°倾斜。沟槽彼此间隔开几十μm，以形成期望的波纹。
在所述衬底10中注入氢离子，以形成脆化区11并界定薄YSZ膜12(参见图7C)。膜12的厚度大约为1μm。
通过PVD技术在膜12上沉积由Cr/Cu合金构成的粘合层21(参见图7D)。接下来通过电化学沉积技术在所述粘合层21上沉积镍片20(参见图7E)。所述片的厚度大约为20μm。
接下来，在300℃的温度下施加退火，以便导致供体衬底10沿着脆化区11分离(参见图7F)。
接下来，可蚀刻支撑件20以获得最终波纹管形状(参见图7G)。
示例3：在弯曲玻璃片上形成单晶硅膜
在生产屏幕或其它光学部件(透镜、反射镜等)的领域，非平坦或弯曲部件的生产使得难以使用诸如硅的单晶材料薄膜。此示例旨在使得薄硅膜可用在具有特定曲率的玻璃片上。该硅膜尤其可用于生产高性能晶体管(例如，为了制造高清晰度超紧凑曲面屏)。
提供块状单晶硅衬底10。
通过在该硅衬底中蚀刻来生成希望遵循的弯曲形状。在图5A所示的实施方式中，所选择的形状是在边缘上具有更明显的上升的凹形。任何其它轮廓(抛物线形、椭圆形、波纹形等)将是可能的。归功于通过机械加工的蚀刻，可生成该形状。本领域技术人员将知道如何调整蚀刻技术以最适合于期望的形状和尺寸。
衬底10经受热氧化，以生成0.2μm厚度的SiO2层14(参见图5B)。
接下来，在所述衬底10中注入氢离子穿过氧化物层14，以形成脆化区11并界定单晶硅薄膜12(参见图5C)。膜12的厚度大约为0.5μm。
在低温下(通常低于200℃，以免导致沿着脆化区过早分离)通过沉积技术在膜12上沉积由二氧化硅(玻璃)制成的片20(参见图5D)。所述片的厚度大约为20μm。在有可能出现高热机械应力的情况下，例如使用磷或硼离子对二氧化硅进行掺杂使得可更好地将玻璃的热膨胀系数调节到硅的热膨胀系数。本领域技术人员将知道如何选择掺杂水平以及尤其在温度和期望的最终厚度方面最适合的条件和沉积技术。
接下来，在500℃的温度下施加退火，以便导致供体衬底10沿着脆化区11分离(参见图5E)。
示例4：在玻璃片上形成钽酸锂膜
此示例例如以诸如射频(RF)滤波器的声波结构为目标。在某些RF结构中，试图避免所考虑的衬底和或层的背面上的寄生波的反射。一个手段包括特别是通过引入主动纹理化或其它粗糙度来使界面和后表面几何上不完美。如果设想使用某些单晶材料(例如，LiTaO3)薄膜，则难以或者甚至无法满足该约束，并且在不借助引入附加中间层的复杂层叠物的情况下是这样。
供应块状单晶LiTaO3衬底10。
在所述衬底10中注入氢离子穿过表面10a，以形成脆化区11并界定单晶LiTaO3薄膜12(参见图6A)。膜12的厚度大约为1.5μm。
通过光刻来形成表面10a的纹理化(参见图6B)。在此示例中，注入发生在纹理化步骤之前，但也可发生在之后，如图4A至图4D所示的实施方式中那样。
本领域技术人员将知道如何调整技术以最适合于纹理所期望的形状和尺寸。例如可选择纳米压印光刻技术以限定在大约0.05μm的深度上具有略微亚微米横向尺寸特征的图案。在一个替代中，通过由阴极溅射效应粗糙化来获得纹理化。根据另一替代，优选在注入步骤之前实现，可通过打磨衬底10的表面来获得纹理化。
在低温下(通常低于100℃，以免导致沿着脆化区过早分离)通过沉积技术在膜12上沉积由二氧化硅制成的片20(参见图6C)。所述片的厚度大约为10μm。本领域技术人员将知道如何在这些条件下选择尤其在温度和期望的最终厚度方面最适合的沉积技术。作为替代，片20可由金属制成，而非由二氧化硅制成。
接下来，在大约200℃的温度下施加退火，以便导致供体衬底10沿着脆化区11分离(参见图6D)。
示例5：供体衬底包括多个衬垫的情况
根据本发明的一个实施方式，供体衬底的非平坦拓扑是由于形成铺设在晶圆1000的表面上的多个衬垫1001而导致的(参见图8A)。
有利地，衬垫由选自半导体材料、压电材料、磁性材料和功能氧化物的材料形成。有利地，衬垫是单晶的。各个衬垫可单独地或共同地通过结合布置在晶圆上的适当位置。
衬垫可根据目标应用具有任何适当的尺寸和形状。衬垫可按规则的方式铺设在晶圆上，以例如形成一种网格图案。
各个衬垫1001的主表面平行于晶圆1000的主表面。然而，只要没有以足够的精度控制各个衬垫的厚度，从一个衬垫到下一衬垫可能存在略微的厚度差异(例如，大约1μm或2μm厚度)。结果，由所有衬垫表面构成的表面具有水平差异，通常为台阶的形式(这些变化的幅度在图8A中已被主动夸大)。这些不同的台阶因此形成晶圆表面的非平坦拓扑。
通常，如例如文献FR 3 041 364和US 6,562,127中所描述的，衬垫旨在用于将浅表单晶膜转移到最终支撑件上。为此，在将各个衬垫布置在晶圆上的适当位置之前或之后，在各个衬垫中形成脆化区1011以界定待转移的相应膜1012(例如，通过如上所述注入)。
与上述文献中描述的涉及将各个衬垫的主面结合在最终支撑件上的方法不同，本发明提出了在铺设在晶圆表面上的所有衬垫上沉积支撑件20(参见图8B)。因此，没有与不同衬垫的高度差异有关的组装问题。
接下来，各个衬垫沿着相应脆化区1011分离，以将对应膜1012转移到支撑件20上(参见图8c)。
无论考虑哪一实施方式，在供体衬底的分离结束时，留下残余物10’。
如果设想回收所述供体衬底，则可实现修复操作，特别是旨在再生在分离期间可能已损坏的供体衬底的表面。这些操作可特别包括清洁、蚀刻、退火、平滑和平坦化(例如，通过抛光)的步骤。
在脆化步骤之前已形成供体衬底的拓扑的情况下，供体衬底的残余物具有与供体衬底的初始拓扑相同的拓扑。就成本问题而言，保留在供体衬底中初始创建的这种拓扑(曲率、和/或凹陷图案和/或纹理化)看起来可能是有利的，目的是避免在每次回收之后不得不系统地改造它。在这种情况下，避免平坦化方法，而优选厚度上适形地去除材料，或者甚至基本上零去除材料(也就是说，低于30nm)的方法，例如等离子体蚀刻或平滑退火。

Claims (23)

1.一种在具有非平坦表面的支撑件(20)上制造膜(12)的方法，其特征在于，该方法包括以下步骤：
-供应具有非平坦表面的供体衬底(10)，
-在所述供体衬底(10)中形成脆化区(11)以界定待转移的所述膜(12)，
-在待转移的所述膜(12)的所述非平坦表面上通过沉积形成所述支撑件(20)，
-使所述供体衬底(10)沿着所述脆化区(11)分离，以将所述膜(12)转移到所述支撑件(20)上。
2.根据权利要求1所述的方法，该方法还包括：在沉积所述支撑件(20)之前在所述非平坦表面上沉积中间层(21)。
3.根据权利要求1或2中的一项所述的方法，其中，形成所述脆化区(11)的步骤通过在所述供体衬底(10)中注入离子物质来进行。
4.根据权利要求3所述的方法，其中，所注入的离子物质是氢和/或氦。
5.根据权利要求1至4中的一项所述的方法，其中，通过热处理来导致所述供体衬底(10)的分离。
6.根据权利要求5所述的方法，其中，以小于所述分离热处理的热预算来实现所述支撑件(20)的沉积。
7.根据权利要求1至6中的一项所述的方法，其中，转移的膜(12)由选自半导体材料、压电材料、磁性材料和功能氧化物的材料制成。
8.根据权利要求1至7中的一项所述的方法，其中，转移的膜(12)是单晶的。
9.根据权利要求1至8中的一项所述的方法，其中，转移的膜(12)的厚度介于100nm和10μm之间，优选介于100nm和1μm之间。
10.根据权利要求1至9中的一项所述的方法，其中，所述支撑件(20)由选自金属、玻璃和陶瓷的材料制成。
11.根据权利要求1至10中的一项所述的方法，其中，所述支撑件(20)具有介于1μm和50μm之间的厚度。
12.根据权利要求1至11中的一项所述的方法，其中，所述支撑件(20)的材料被选择为相对于转移的膜(12)的材料的热系数差的绝对值小于5×10-6K-1。
13.根据权利要求1至12中的一项所述的方法，其中，通过以下技术之一来实现所述支撑件(20)的沉积：物理气相沉积、化学气相沉积、电化学沉积、旋涂、涂漆和喷涂。
14.根据权利要求1至13中的一项所述的方法，其中，待转移的所述膜(12)的所述表面具有至少一个弯曲部分。
15.根据权利要求1至14中的一项所述的方法，其中，待转移的所述膜(12)的所述表面具有至少一个凹陷或浮雕图案(100)。
16.根据权利要求1至15中的一项所述的方法，其中，待转移的所述膜(12)的所述表面具有由大于1nm rms的粗糙度表征的纹理。
17.根据权利要求1至16中的一项所述的方法，其中，在形成所述脆化区(11)之后获得待转移的所述膜(12)的所述非平坦表面。
18.根据权利要求1至16中的一项所述的方法，其中，在形成所述脆化区(11)之前获得待转移的所述膜(12)的所述非平坦表面。
19.根据权利要求18所述的方法，其中，在所述分离结束时所述供体衬底的所述残余物(10’)被回收以期在支撑件(20)上实现具有非平坦表面的新膜(12)，并且在所述回收之前，所述供体衬底的所述残余物经受再生所述残余物的表面的操作，该操作涉及基本上为零或适形于所述残余物(10’)的拓扑的材料去除。
20.根据权利要求1至19中的一项所述的方法，其中，所述支撑件(20)的沉积包括连续沉积至少两层不同的材料。
21.根据权利要求1至20中的一项所述的方法，该方法还包括：在所述供体衬底的所述分离之后，在转移的膜(12)的与所述支撑件(20)相反的面上沉积附加膜(13)。
22.根据权利要求1至21中的一项所述的方法，其中，所述供体衬底包括铺设在晶圆(1000)的表面上的多个衬垫(1001)，各个衬垫(1001)包括界定待转移的相应膜的脆化区(1011)，并且在所有所述衬垫(1001)的表面上沉积所述支撑件(20)。
23.一种结构，该结构包括：
-包括界定浅表膜(12)的脆化区(11)的供体衬底(10)，以及
-覆盖所述膜(12)的支撑件(20)，
其中，所述膜(12)与所述支撑件(20)之间的界面不平坦。
CN201880070872.1A 2017-10-31 2018-10-31 在具有非平坦表面的支撑件上制造膜的方法 Pending CN111295743A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1760270 2017-10-31
FR1760270A FR3073082B1 (fr) 2017-10-31 2017-10-31 Procede de fabrication d'un film sur un support presentant une surface non plane
PCT/EP2018/079797 WO2019086504A1 (en) 2017-10-31 2018-10-31 Method for manufacturing a film on a support having a non-flat surface

Publications (1)

Publication Number Publication Date
CN111295743A true CN111295743A (zh) 2020-06-16

Family

ID=61224009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070872.1A Pending CN111295743A (zh) 2017-10-31 2018-10-31 在具有非平坦表面的支撑件上制造膜的方法

Country Status (9)

Country Link
US (2) US11373897B2 (zh)
EP (1) EP3704736A1 (zh)
JP (1) JP7266593B2 (zh)
KR (1) KR20200070391A (zh)
CN (1) CN111295743A (zh)
FR (1) FR3073082B1 (zh)
SG (1) SG11202003709YA (zh)
TW (1) TWI781244B (zh)
WO (1) WO2019086504A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4001399C1 (en) * 1990-01-19 1991-07-25 Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe, De Metallic microstructures - formed on substrates, by putting poly:methyl methacrylate] between moulding tool and silicon substrate
US20030108715A1 (en) * 2001-12-11 2003-06-12 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US20050266693A1 (en) * 2004-06-01 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20060019476A1 (en) * 2002-10-07 2006-01-26 Chrystelle Lagahe Method for making a detachable semiconductor substrate and for obtaining a semiconductor element
US20070228378A1 (en) * 2005-12-27 2007-10-04 Commissariat A L'energie Atomique Method for producing ordered nanostructures
US20070298593A1 (en) * 2006-06-23 2007-12-27 Ming-Hua Yu Epitaxy silicon on insulator (ESOI)
US20110030889A1 (en) * 2008-04-15 2011-02-10 Tauzin Aurelie Method for transferring a thin layer by proton exchange
CN104995713A (zh) * 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
CN105424676A (zh) * 2015-11-24 2016-03-23 郭秋泉 一种柔性表面增强拉曼光谱基底的制备方法及其应用
CN105741980A (zh) * 2016-04-01 2016-07-06 东南大学 一种表面具有微结构图案的柔性自支撑石墨烯导电薄膜及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
JP3244097B2 (ja) * 1994-03-10 2002-01-07 日本電信電話株式会社 多層構造の誘電体分離半導体基板の製造方法
JP2772270B2 (ja) 1995-11-22 1998-07-02 防衛庁技術研究本部長 酸化バナジウム膜の電気特性制御方法
US5949108A (en) * 1997-06-30 1999-09-07 Intel Corporation Semiconductor device with reduced capacitance
JPH11145481A (ja) * 1997-11-06 1999-05-28 Denso Corp 半導体基板およびその製造方法
US20050124142A1 (en) * 1998-12-31 2005-06-09 Bower Robert W. Transposed split of ion cut materials
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US6982210B2 (en) 2003-07-10 2006-01-03 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
FR2878535B1 (fr) 2004-11-29 2007-01-05 Commissariat Energie Atomique Procede de realisation d'un substrat demontable
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2961515B1 (fr) * 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
JP2012178548A (ja) * 2011-02-03 2012-09-13 Soytec 層移転用金属キャリア及びその形成方法
FR3041364B1 (fr) 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4001399C1 (en) * 1990-01-19 1991-07-25 Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe, De Metallic microstructures - formed on substrates, by putting poly:methyl methacrylate] between moulding tool and silicon substrate
US20030108715A1 (en) * 2001-12-11 2003-06-12 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US20060019476A1 (en) * 2002-10-07 2006-01-26 Chrystelle Lagahe Method for making a detachable semiconductor substrate and for obtaining a semiconductor element
US20050266693A1 (en) * 2004-06-01 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070228378A1 (en) * 2005-12-27 2007-10-04 Commissariat A L'energie Atomique Method for producing ordered nanostructures
US20070298593A1 (en) * 2006-06-23 2007-12-27 Ming-Hua Yu Epitaxy silicon on insulator (ESOI)
US20110030889A1 (en) * 2008-04-15 2011-02-10 Tauzin Aurelie Method for transferring a thin layer by proton exchange
CN104995713A (zh) * 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
CN105424676A (zh) * 2015-11-24 2016-03-23 郭秋泉 一种柔性表面增强拉曼光谱基底的制备方法及其应用
CN105741980A (zh) * 2016-04-01 2016-07-06 东南大学 一种表面具有微结构图案的柔性自支撑石墨烯导电薄膜及其制备方法

Also Published As

Publication number Publication date
EP3704736A1 (en) 2020-09-09
US11373897B2 (en) 2022-06-28
FR3073082B1 (fr) 2019-10-11
KR20200070391A (ko) 2020-06-17
JP2021501477A (ja) 2021-01-14
WO2019086504A1 (en) 2019-05-09
FR3073082A1 (fr) 2019-05-03
JP7266593B2 (ja) 2023-04-28
TWI781244B (zh) 2022-10-21
SG11202003709YA (en) 2020-05-28
TW201924944A (zh) 2019-07-01
US20220301923A1 (en) 2022-09-22
US20200303242A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
EP1702357B1 (en) Substrate with determinate thermal expansion coefficient
JP4855254B2 (ja) 両面を有するドナーウェハから半導体材料の薄層を形成するための方法
WO2010143475A1 (ja) 圧電デバイスの製造方法
KR102654904B1 (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
US20220301923A1 (en) Method for manufacturing a film on a support having a non-flat surface
US20230075685A1 (en) Method for manufacturing a film on a flexible sheet
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
JP4650113B2 (ja) 積層構造体、ドナー基板、および積層構造体の製造方法
CN109830457B (zh) 半导体器件及其形成方法
CN113140450B (zh) 一种制备薄膜的方法及应用
US11828000B2 (en) Method for producing a monocrystalline layer of lithium niobate by transferring a seed layer of yttria-stabilized zirconia to a silicon carrier substrate and epitaxially growing the monocrystalline layer of lithium niobate and substrate for epitaxial growth of a monocrystalline layer of lithium niobate
KR102636121B1 (ko) Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판
CN114242770A (zh) 一种异质薄膜晶圆及制备方法
TW202123321A (zh) Soi襯底的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination