CN111293069A - 器件芯片的制造方法 - Google Patents

器件芯片的制造方法 Download PDF

Info

Publication number
CN111293069A
CN111293069A CN201911211330.4A CN201911211330A CN111293069A CN 111293069 A CN111293069 A CN 111293069A CN 201911211330 A CN201911211330 A CN 201911211330A CN 111293069 A CN111293069 A CN 111293069A
Authority
CN
China
Prior art keywords
wafer
die bonding
water
resin
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911211330.4A
Other languages
English (en)
Inventor
蓝丽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN111293069A publication Critical patent/CN111293069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供器件芯片的制造方法，不使配设于晶片的芯片接合用树脂变质而通过等离子蚀刻对晶片进行分割。该方法对形成有器件的晶片进行分割，具有如下的步骤：芯片接合用树脂配设步骤，向晶片的背面侧提供液态的芯片接合用树脂；水溶性树脂配设步骤，利用水溶性树脂覆盖芯片接合用树脂；激光加工步骤，从晶片的背面侧照射对于晶片具有吸收性的波长的激光束，沿着分割预定线将芯片接合用树脂和水溶性树脂去除；蚀刻步骤，在利用水溶性树脂对芯片接合用树脂进行保护的同时对在晶片的背面侧露出的部分进行蚀刻而将晶片分割成器件芯片；以及水溶性树脂去除步骤，向晶片的背面侧提供水而将水溶性树脂去除，从而得到带芯片接合用树脂的器件芯片。

Description

器件芯片的制造方法
技术领域
本发明涉及器件芯片的制造方法，对晶片进行分割而制造配置有作为芯片贴装膜(DAF)发挥功能的芯片接合(die bond)用树脂的器件芯片。
背景技术
搭载有器件的器件芯片是通过将在正面上形成有多个器件的晶片按照每个该器件进行分割而形成的。近年来，搭载器件芯片的电子设备的小型化、薄型化的倾向显著，对器件芯片的薄化的要求提高。因此，在对晶片进行分割之前，从背面侧对晶片进行磨削而使晶片薄化，对薄化的晶片进行分割而制造薄型的器件芯片。
作为对晶片进行分割的方法，已知有如下的方法：使具有圆环状的切刃的切削刀具一边旋转一边沿着分割预定线切入至晶片而对该晶片进行切削加工的方法；以及沿着分割预定线对该晶片照射激光束而对该晶片进行激光加工的方法。所形成的器件芯片安装于规定的安装对象而进行使用。
在通过这些加工对晶片进行分割的情况下，有时在所形成的器件芯片的切断面或端部产生缺损或结晶的应变等。当在器件芯片上产生缺损或结晶的应变时，会产生该器件芯片的抗弯强度降低的问题。因此，开发了如下的技术：在对晶片进行磨削而使晶片薄化之前，在晶片上形成沿着分割预定线的槽，然后对晶片进行薄化而对晶片进行分割。
另外，为了提高器件芯片的抗弯强度，开发了通过等离子蚀刻对晶片进行分割的技术(参照专利文献1)。在该技术中，在晶片的正面或背面上形成抗蚀膜，将该抗蚀膜部分地去除(形成图案)而使晶片沿着分割预定线露出，对蚀刻气体进行等离子化而作用于晶片露出的部分。然后，将所有的抗蚀膜去除。在该情况下，在抗蚀膜的形成、图案形成以及抗蚀膜的去除中花费成本。
但是，为了器件芯片的安装面积的省面积化、高集成化，开发了将多个器件芯片层叠而进行封装化的技术。当在各器件芯片预先配置被称为芯片贴装膜(DAF)的粘接膜且借助DAF而将各器件芯片相互粘贴时，能够形成封装。另外，DAF在将单层的器件芯片安装于规定的安装对象时也是有用的。带DAF的器件芯片通过在晶片上粘贴DAF且将DAF与晶片一起分割而得到。
不过，薄化后的晶片的强度降低，因此当向该晶片粘贴DAF时使用辊等将DAF按压至晶片时，担心会产生损伤。另外，在利用切削刀具将DAF与晶片一起切断的情况下，会在DAF上产生较大的飞边。因此开发了如下的技术：通过旋涂法将液态的芯片接合用树脂涂布至晶片上并使芯片接合用树脂固化，将晶片连同芯片接合用树脂一起分割(参照专利文献2)。固化的芯片接合用树脂作为DAF发挥功能。
专利文献1：日本特许第4447325号公报
专利文献2：日本特许第5384972号公报
在对晶片涂布液态的芯片接合用树脂并使其固化之后，若能够通过等离子蚀刻对该晶片进行分割，则能够有效地制造带芯片接合用树脂的器件芯片。例如若能够在配设于晶片的芯片接合用树脂上形成图案而用作抗蚀膜，则无需另外准备抗蚀膜。并且，芯片接合用树脂作为DAF进行使用，因此也无需将作为抗蚀膜进行使用的芯片接合用树脂去除。
但是，当将配设有芯片接合用树脂的晶片搬入至等离子蚀刻装置的处理腔室中，在排气后的该处理腔室内将蚀刻气体等离子化而作用于该晶片时，芯片接合用树脂发生变质。变质后的芯片接合用树脂作为DAF的性能受损，因此在将所形成的器件芯片接合于规定的对象时，担心无法适当地实施粘贴而产生粘接不良。
发明内容
本发明是鉴于该问题点而完成的，其目的在于提供器件芯片的制造方法，在通过等离子蚀刻对晶片进行分割而形成器件芯片时，抑制配设于晶片的芯片接合用树脂的变质。
根据本发明的一个方式，提供器件芯片的制造方法，对在正面上设定有相互交叉的多条分割预定线且在该正面的由该分割预定线划分的各区域内形成有器件的晶片进行分割，其特征在于，该器件芯片的制造方法具有如下的步骤：保护部件配设步骤，在该晶片的该正面侧配设保护部件；芯片接合用树脂配设步骤，在该保护部件配设步骤之后，对该晶片的背面侧提供液态的芯片接合用树脂并使该芯片接合用树脂固化；水溶性树脂配设步骤，在该芯片接合用树脂配设步骤之后，对固化后的该芯片接合用树脂的表面提供液态的水溶性树脂，利用该水溶性树脂覆盖该芯片接合用树脂；激光加工步骤，在该水溶性树脂配设步骤之后，从该晶片的该背面侧照射对于该晶片具有吸收性的波长的激光束，沿着该分割预定线将该芯片接合用树脂和该水溶性树脂去除而使该晶片的该背面沿着该分割预定线部分地露出；蚀刻步骤，在该激光加工步骤之后，向该晶片的该背面侧提供等离子状态的蚀刻气体，在利用该水溶性树脂对该芯片接合用树脂进行保护的同时对在该晶片的该背面侧露出的部分进行蚀刻，将该晶片分割成器件芯片；以及水溶性树脂去除步骤，在该蚀刻步骤之后，向该晶片的该背面侧提供水而将该水溶性树脂去除，从而得到带该芯片接合用树脂的器件芯片。
优选该器件芯片的制造方法具有如下的磨削步骤：在该芯片接合用树脂配设步骤之前，对该晶片的该背面进行磨削而将该晶片薄化至该器件芯片的规定的完工厚度。
在本发明的一个方式的器件芯片的制造方法中，在实施蚀刻步骤之前，利用水溶性树脂覆盖形成于晶片的背面的芯片接合用树脂。并且，在通过激光束沿着分割预定线进行激光加工而使晶片的背面侧部分地露出之后，对晶片的背面露出的部分进行等离子蚀刻而对晶片进行分割。
在该情况下，在实施等离子蚀刻时，芯片接合用树脂和水溶性树脂成为一体而作为抗蚀膜发挥功能，对晶片的分割预定线以外的部分进行保护，并且该水溶性树脂对芯片接合用树脂进行保护。因此，可防止芯片接合用树脂的变质。然后，当利用水对晶片进行清洗而将水溶性树脂去除时，得到在背面侧配设有芯片接合用树脂的器件芯片。
因此，根据本发明，提供器件芯片的制造方法，在通过等离子蚀刻对晶片进行分割而形成器件芯片时，可抑制配设于晶片的芯片接合用树脂的变质。
附图说明
图1的(A)是示意性示出包含晶片的框架单元的立体图，图1的(B)是将晶片放大而示意性示出的剖视图。
图2是示意性示出磨削步骤的剖视图。
图3的(A)是示意性示出芯片接合用树脂配设步骤的剖视图，图3的(B)是将配设有芯片接合用树脂的晶片放大而示意性示出的剖视图。
图4的(A)是示意性示出水溶性树脂配设步骤的剖视图，图4的(B)是将配设有水溶性树脂的晶片放大而示意性示出的剖视图。
图5的(A)是将实施激光加工步骤时的晶片放大而示意性示出的剖视图，图5的(B)是将通过激光加工步骤形成有加工槽的晶片放大而示意性示出的剖视图，图5的(C)是将实施蚀刻步骤而被分割的晶片放大而示意性示出的剖视图。
图6是示意性示出水溶性树脂去除步骤的剖视图。
标号说明
1：晶片；1a：正面；1b：背面；1c：器件芯片；3：分割预定线；5：器件；7：保护部件；9：框架；11：框架单元；13：芯片接合用树脂；15：水溶性树脂；17、19：加工槽；2：磨削装置；4、16、26：保持工作台；4a、16a、26a：夹具；6：磨削单元；8：主轴；10：磨轮安装座；12：磨削磨轮；12a：磨削磨具；14：涂布装置；18、18a、28：喷出喷嘴；20：液态的芯片接合用树脂；20a：液态的水溶性树脂；22：紫外线；22a：激光束；24：清洗装置；30：清洗液。
具体实施方式
参照附图，对本发明的实施方式进行说明。在本实施方式的器件芯片的制造方法中，通过等离子蚀刻对在正面上形成有多个器件的晶片进行分割，从而制造器件芯片。
图1的(A)是示意性示出包含利用本实施方式的器件芯片的制造方法进行加工的晶片1的框架单元11的立体图。首先，对作为被加工物的晶片1进行说明。另外，在图1的(A)中，将晶片1的背面1b示于上方。在图1的(A)中，将形成于正面1a的从背面1b侧无法视认的构造物等通过虚线表示。
晶片1例如是由Si(硅)、SiC(碳化硅)、GaN(氮化镓)、GaAs(砷化镓)或其他半导体等材料、或者蓝宝石、玻璃、石英等材料构成的大致圆板状的基板等。该玻璃例如是碱玻璃、无碱玻璃、钠钙玻璃、铅玻璃、硼硅酸盐玻璃、石英玻璃等。
在晶片1的正面1a上设定有相互交叉的多条分割预定线3而进行划分。另外，在晶片1的正面1a的由分割预定线3划分的各区域内形成有IC(Integrated Circuit，集成电路)、LSI(Large-Scale Integrated circuit，大规模集成电路)、LED(Light EmittingDiode，发光二极管)等器件5。在本实施方式的器件芯片的制造方法中，通过等离子蚀刻沿着分割预定线3对晶片1进行分割，形成搭载有器件5的各个器件芯片。
接着，对本实施方式的器件芯片的制造方法的各步骤进行说明。在该制造方法中，首先实施保护部件配设步骤S1，在晶片1的正面1a侧配设保护部件。在图1的(A)中，示出在正面1a侧配设有保护部件7的晶片1。
保护部件7例如是具有比晶片1的直径大的直径的粘接带，该保护部件7的粘接面粘贴于晶片1的正面1a上。保护部件7的材料只要是对后述的等离子蚀刻处理以及基于包含水的清洗液的清洗具有耐性的材料，则没有特别限制。
在该保护部件7的外周部可以粘贴由金属等形成的环状的框架9。在该情况下，首先，按照将正面1a侧朝向上方的晶片1定位于框架9的开口的中央的方式将框架9和晶片1载置于规定的工作台面上，接着，按照覆盖框架9和晶片1的上方的方式将保护部件7粘贴于框架9和晶片1上。
这样，当将晶片1、保护部件7以及框架9一体化时，能够形成框架单元11。当形成框架单元11时，在以后的步骤中借助保护部件7和框架9对晶片1进行处理，因此晶片1的处理变得容易。另外，通过对晶片1进行分割而形成的各个器件芯片借助保护部件7而支承于框架9，因此器件芯片的处理也容易。
图1的(B)是将实施了保护部件配设步骤S1而在正面1a上配设有保护部件7的晶片1放大而示意性示出的剖视图。如图1的(A)和图1的(B)所示，当实施保护部件配设步骤S1时，能够利用保护部件7对晶片1的正面1a侧进行保护，晶片1的背面1b侧向上方露出。
另外，在将晶片1放大而示意性示出的图1的(B)等剖视图中，省略了形成于晶片1的正面1a的与分割预定线3重叠的区域的构造物。例如在晶片1的正面1a的器件5之间可以形成有在器件5中使用的层间绝缘膜或布线层，也可以形成有TEG(Test Element Group，测试元件组)。在对晶片1进行分割时，将这些构造与晶片1一起去除。
在本实施方式的器件芯片的制造方法中，在将芯片接合用树脂配设于晶片1的背面1b之前，为了将晶片1薄化至规定的厚度，可以实施对晶片1的背面1b进行磨削的磨削步骤S2。图2是示意性示出磨削步骤S2的剖视图。在图2中示出实施磨削步骤S2时的晶片1等的剖视图。
对实施磨削步骤S2的磨削装置2进行说明。该磨削装置2具有：保持工作台4，其对作为被加工物的晶片1进行保持；以及磨削单元6，其对该保持工作台4所保持的晶片1进行磨削。保持工作台4例如在上表面上具有多孔质部件，在内部具有一端与该多孔质部件连接的吸引路。该吸引路的另一端与吸引源连接。在保持工作台4的上表面的外周设置有对框架9进行把持的多个夹具4a。
在对晶片1进行磨削时，使晶片1的正面1a侧朝向下方，在保持工作台4的上表面上隔着保护部件7而载置晶片1，通过夹具4a对框架9进行把持。并且，使该吸引源进行动作而通过该吸引路和该多孔质部件对晶片1作用负压，使晶片1吸引保持于保持工作台4。即，保持工作台4的该上表面作为吸附面。另外，保持工作台4能够绕沿着与该保持面垂直的方向的轴旋转。
配设在保持工作台4的上方的磨削单元6具有：主轴8，其沿着与保持工作台4的保持面垂直的方向；以及磨轮安装座10，其配设于主轴8的下端。主轴8与使该主轴8绕沿着该垂直的方向的轴旋转的电动机等旋转驱动源连接。在磨轮安装座10的下表面上固定有磨削磨轮12。在该磨削磨轮12的外周部的下表面上安装有多个磨削磨具12a。
该磨削磨具12a具有金刚石等微小的磨粒以及分散保持该磨粒的结合材料。当使主轴8旋转时，磨削磨轮12进行旋转，磨削磨具12a在旋转轨迹上移动。在磨削装置2中，按照该旋转轨迹包含保持工作台4的保持面的中央上方的方式，调整磨削单元6和保持工作台4的水平方向的相对位置关系。
在磨削步骤S2中，使晶片1吸引保持于保持工作台4上，使晶片1的背面1b侧朝向上方露出。接着，使保持工作台4和主轴8旋转，使磨削单元6下降。当在旋转轨迹上移动的磨削磨具12a的下表面与晶片1的背面1b接触时，对晶片1进行磨削而使其薄化。并且，使磨削单元6下降至晶片1成为规定的完工厚度为止。这里，该规定的完工厚度例如是指对晶片1进行分割而形成的器件芯片的完工厚度。
另外，磨削步骤S2也可以在保护部件配设步骤S1之前实施。在该情况下，在晶片1的正面1a侧预先粘贴具有与晶片1同程度的直径的保护带，一边利用该保护带对晶片1的正面1a侧进行保护一边实施磨削步骤S2。然后，将该保护带剥离，实施保护部件配设步骤S1而将晶片1、保护部件7以及框架9一体化，形成框架单元11，利用保护部件7对该晶片1的正面1a侧进行保护。
另外，当通过磨削步骤S2将晶片1薄化时，晶片1的强度降低，因此在将该保护带从晶片1的正面1a剥离时，预先在背面1b侧粘贴带状的支承部件即可。在该情况下，在之后实施了保护部件配设步骤S1之后，将该支承部件从晶片1的背面1b剥离。
在本实施方式的器件芯片的制造方法中，接着实施芯片接合用树脂配设步骤S3，向晶片1的背面1b侧提供液态的芯片接合用树脂并使该芯片接合用树脂固化。图3的(A)是示意性示出芯片接合用树脂配设步骤S3的剖视图。在图3的(A)中示出晶片1等的剖视图。
在芯片接合用树脂配设步骤S3中，例如使用图3的(A)所示的涂布装置14。涂布装置14具有：保持工作台16，其对晶片1进行保持；以及喷出喷嘴18，其对该保持工作台16上所保持的晶片1喷出液态的芯片接合用树脂20。
在保持工作台16的上表面的外周部设置有对包含晶片1的框架单元11的框架9进行把持的多个夹具16a。喷出喷嘴18具有朝向下方的喷出口(未图示)，能够一边从该喷出口喷出液态的芯片接合用树脂一边在通过保持工作台16的中央上方的轨迹上移动。
在芯片接合用树脂配设步骤S3中，首先使晶片1的正面1a侧朝向下方，隔着保护部件7而载置于保持工作台16上。接着，使保持工作台16绕沿着与上表面垂直的方向的轴高速旋转。并且，一边从喷出喷嘴18按照规定的滴加速度将液态的芯片接合用树脂20滴加至晶片1的背面1b，一边使该喷出喷嘴18沿水平方向在通过晶片1的背面1b的中央上方的路径上往复移动。
配设于晶片1的背面1b侧的芯片接合用树脂13的厚度可以通过从喷出喷嘴18滴加的液态的芯片接合用树脂的量、保持工作台16的旋转速度进行调节。另外，芯片接合用树脂13可以通过丝网印刷法提供至晶片1的背面1b侧，也可以通过作用离心力而在背面1b上进行平坦化来配设。
接着，使提供至晶片1的背面1b侧的液态的芯片接合用树脂13固化。图3的(B)是将使提供至晶片1的背面1b侧的液态的芯片接合用树脂13固化的情况放大而示意性示出的剖视图。例如若芯片接合用树脂13是通过紫外线的照射而固化的材料，则芯片接合用树脂13的固化能够通过照射紫外线22而实施。或者，也可以通过对芯片接合用树脂13进行加热而使芯片接合用树脂13固化。
另外，芯片接合用树脂13的固化可以使晶片1移动至具有能够对芯片接合用树脂13照射紫外线22的紫外线照射单元的紫外线照射装置而实施。或者，也可以使晶片1移动至具有热源且具有能够对晶片1进行加热的加热单元的加热装置而实施。或者，涂布装置14可以具有该紫外线照射单元或加热单元，在该情况下，芯片接合用树脂13的固化在涂布装置14的保持工作台16上实施。
另外，芯片接合用树脂13可以由多个层叠的芯片接合用树脂构成。在该情况下，在将第1芯片接合用树脂涂布至晶片1的背面1b侧并使其固化之后，将第2芯片接合用树脂涂布至晶片1的背面1b侧并使其固化。这样，一个一个将芯片接合用树脂层叠，从而在晶片1的背面1b侧形成规定的厚度的芯片接合用树脂13。
在未根据本实施方式的器件芯片的制造方法而将芯片贴装膜(DAF)粘贴于晶片1的背面1b侧的情况下，当使用辊等将DAF朝向晶片1按压时，担心晶片1发生破损。特别是，实施磨削步骤S2而薄化的晶片1的强度降低，因此容易发生破损。
与此相对，在将液态的芯片接合用树脂13提供至晶片1的背面1b侧并使该芯片接合用树脂13固化的情况下，施加至晶片1的负荷比较小，因此不容易使晶片1产生损伤。因此，根据本实施方式的器件芯片的制造方法，能够不使晶片1产生损伤而将作为DAF发挥功能的芯片接合用树脂13配置于晶片1的背面1b侧。
在本实施方式的器件芯片的制造方法中，接着实施水溶性树脂配设步骤S4，对固化的芯片接合用树脂13的表面提供液态的水溶性树脂，利用该水溶性树脂覆盖该芯片接合用树脂13。图4的(A)是示意性示出水溶性树脂配设步骤S4的剖视图。在图4的(A)中示意性示出被提供水溶性树脂的晶片1的剖面。
水溶性树脂配设步骤S4例如可以利用实施了芯片接合用树脂配设步骤S3的涂布装置14接着芯片接合用树脂配设步骤S3继续实施。或者，也可以将晶片1移设至与涂布装置14同样地构成的其他涂布装置来实施。在利用同一涂布装置14实施芯片接合用树脂配设步骤S3和水溶性树脂配设步骤S4的情况下，例如可以使用与在液态的芯片接合用树脂20的提供中使用的喷出喷嘴18不同的喷出喷嘴18a。
在水溶性树脂配设步骤S4中，与芯片接合用树脂配设步骤S3同样地使对晶片1进行保持的保持工作台16绕沿着与上表面垂直的方向的轴高速旋转。并且，从喷出喷嘴18a按照规定的滴加速度将液态的水溶性树脂20a滴加至晶片1的背面1b上。于是，在晶片1的背面1b上配设水溶性树脂15。
图4的(B)是将实施了水溶性树脂配设步骤S4之后的晶片1放大而示意性示出的剖视图。如图4的(B)所示，当实施水溶性树脂配设步骤S4时，芯片接合用树脂13被水溶性树脂15覆盖，因此在后述的蚀刻步骤中，芯片接合用树脂13被水溶性树脂15保护。另外，该水溶性树脂15例如可以使用株式会社迪思科生产的“HOGOMAX(注册商标)”系列。
在水溶性树脂配设步骤S4之后，实施激光加工步骤S5，沿着分割预定线3将芯片接合用树脂13和水溶性树脂15去除，使晶片1的背面1b沿着分割预定线3部分地露出。图5的(A)是将实施激光加工步骤S5的晶片1放大而示意性示出的剖视图。
激光加工步骤S5利用激光加工装置来实施，该激光加工装置具有：保持工作台，其对晶片1进行保持；以及激光加工单元，其配设于该保持工作台的上方。该激光加工单元能够振荡出对于晶片1具有吸收性(晶片1能够吸收)的波长的激光，能够使激光束22a会聚至晶片1的背面1b。该激光加工单元和该保持工作台能够在水平方向上相对地移动。
在激光加工步骤S5中，首先将晶片1载置于该激光加工装置的该保持工作台上。并且，通过激光加工单元使激光束22a会聚至晶片1的背面1b上，并且使晶片1和激光束22a在水平方向上相对移动，从而沿着分割预定线3对晶片1照射激光束22a。
当激光束22a到达晶片1的背面1b时，激光束22a被晶片1吸收而对晶片1进行烧蚀加工。图5的(B)是将加工后的晶片1放大而示意性示出的剖视图。如图5的(B)所示，通过激光束22a在晶片1的背面1b侧形成沿着分割预定线3的加工槽17，并且在与该加工槽17重叠的区域内，芯片接合用树脂13和水溶性树脂15被去除。
当实施激光加工步骤S5而在晶片1的背面1b侧形成沿着分割预定线3的加工槽17时，晶片1的背面1b在该加工槽17的底部露出。在接下来实施的蚀刻步骤中，对晶片1的露出的部位进行蚀刻。
当对晶片1进行激光加工时，所去除的晶片1、芯片接合用树脂13以及水溶性树脂15飞散至晶片1的背面1b上而附着于该水溶性树脂15上。但是，水溶性树脂15在后述的水溶性树脂去除步骤中被去除。因此，附着于水溶性树脂15的附着物连同水溶性树脂15一起被去除，不会残留在所形成的器件芯片上，因此在使用芯片接合用树脂13将该器件芯片安装于规定的对象时，不会因该附着物而产生粘接不良。
接着，在本实施方式的器件芯片的制造方法中，实施蚀刻步骤S6。在蚀刻步骤S6中，向晶片1的背面1b侧提供等离子状态的蚀刻气体，对在晶片1的背面1b侧露出的部分进行蚀刻而将晶片1分割成器件芯片。即，在蚀刻步骤S6中，在通过激光加工步骤S5形成的加工槽17的底部对晶片1进行蚀刻而对晶片1进行分割。
蚀刻步骤S6通过具有处理室的等离子蚀刻装置(未图示)来实施。在该处理室的内部按照在上下方向上面对的方式配置有与高频电源连接的一对电极。下方的该高频电极收纳于对晶片1进行保持的保持工作台的内部，在该保持工作台配设有对晶片1进行冷却的冷却机构。
在实施蚀刻步骤S6时，将晶片1载置于该等离子蚀刻装置的该处理室的内部的保持工作台上，对处理室的内部进行吸引而将内部的空气排气。并且，向该处理室的内部导入蚀刻气体，并且通过该高频电源对该一对电极施加高频的电压。于是，在该保持工作台附近，蚀刻气体被等离子化，等离子化的蚀刻气体作用于晶片1的露出部分而对晶片1进行蚀刻。
另外，在晶片1明显比形成于晶片1的背面1b侧的加工槽17的宽度厚的情况下，担心在对晶片1进行蚀刻的期间，晶片1的壁面由于蚀刻而严重损伤。因此，可以在使晶片1的蚀刻行进至某一程度之后，形成对所形成的该壁面进行保护的保护膜，然后再次开始进行蚀刻。并且，可以重复进行晶片1的加工槽17的底部的蚀刻和壁面的保护而朝向晶片1的正面1a不断削挖晶片1。
这里，作为蚀刻气体，例如使用六氟化硫(SF6)等。另外，在通过蚀刻露出的晶片1的壁面上形成保护膜的情况下，例如使C4F8等气体作用于该壁面而形成保护膜。
图5的(C)是将实施了蚀刻步骤S6的晶片1放大而示意性示出的剖视图。如图5的(C)所示，当通过蚀刻步骤S6沿着分割预定线3形成底部到达形成于晶片1的正面1a的保护部件7的加工槽19时，晶片1被分割而形成器件芯片。所形成的各个器件芯片借助粘贴于晶片1的正面1a的保护部件7而被框架9支承。
另外，在实施蚀刻步骤S6的期间，配设于晶片1的背面1b侧的芯片接合用树脂13被水溶性树脂15保护，因此芯片接合用树脂13不容易产生变质等。即，通过水溶性树脂15进行保护，芯片接合用树脂13作为DAF的功能未丧失。
在本实施方式的器件芯片的制造方法中，接着实施水溶性树脂去除步骤S7，向晶片1的背面1b侧提供水而将水溶性树脂15去除，从而得到带芯片接合用树脂13的器件芯片。图6是示意性示出水溶性树脂去除步骤S7的剖视图。水溶性树脂去除步骤S7例如利用图6所示的清洗装置24来实施。
清洗装置24具有：保持工作台26，其隔着保护部件7而对从晶片1形成的各个器件芯片1c进行保持；以及喷出喷嘴28，其对该保持工作台26上所保持的器件芯片1c喷出清洗液30。
在保持工作台26的上表面的外周部设置有多个夹具26a，它们对粘贴于保护部件7的外周部的框架9进行把持。喷出喷嘴28具有朝向下方的喷出口(未图示)，能够一边从该喷出口喷出清洗液30一边在通过保持工作台26的中央上方的轨迹上移动。另外，例如该清洗液30可以是纯水，或者可以是高压空气和纯水混合而成的混合流体。
在水溶性树脂去除步骤S7中，首先将从晶片1形成的器件芯片1c载置于保持工作台26上，通过夹具26a对框架9进行把持。接着，使保持工作台26绕沿着与上表面垂直的方向的轴旋转。并且，一边从喷出喷嘴28按照规定的滴加速度将清洗液30喷射于保持工作台26上，一边使喷出喷嘴28沿水平方向在通过保持工作台26的中央上方的路径上往复移动。
当将清洗液30提供至器件芯片1c的背面侧时，将水溶性树脂15去除而得到带芯片接合用树脂13的器件芯片1c。然后，将残留在保护部件7上的各个器件芯片1c从保护部件7拾取而借助该芯片接合用树脂13粘贴于规定的对象上。在从保护部件7拾取器件芯片1c时，为了容易进行作业，可以使保护部件7向外周方向扩展而将各器件芯片1c间的距离扩展。
如以上所说明的那样，根据本实施方式的器件芯片的制造方法，能够制造在背面侧配设有芯片接合用树脂13的器件芯片1c。通过等离子蚀刻对晶片1进行分割，因此不容易在器件芯片1c上产生缺损或裂纹等损伤，器件芯片1c的抗弯强度提高。另外，在实施等离子蚀刻之前，将水溶性树脂15配设在芯片接合用树脂13上，因此可抑制等离子蚀刻中的芯片接合用树脂13的变质。
并且，芯片接合用树脂13和水溶性树脂15作为等离子蚀刻所需的抗蚀膜发挥功能，因此无需另外在晶片1上形成抗蚀膜。水溶性树脂15通过包含水的清洗液30去除，因此无需另外实施清洗工序而能够容易且可靠地将附着于水溶性树脂15上的附着物去除。并且，在芯片接合用树脂13上未残留附着物，因此在将带芯片接合用树脂13的器件芯片1c安装于规定的安装对象时，不容易产生粘接不良。
另外，本发明不限于上述实施方式的记载，可以进行各种变更并实施。例如在上述实施方式中，对在激光加工步骤S5中通过激光束22a对晶片1进行烧蚀加工而将芯片接合用树脂13和水溶性树脂15可靠地去除的情况进行了说明，但本发明的一个方式不限于此。
例如也可以仅将芯片接合用树脂13和水溶性树脂15去除，不在晶片1的背面1b侧形成槽。不过，若无法将芯片接合用树脂13和水溶性树脂15可靠地去除，则有可能无法适当地实施后述的等离子蚀刻，因此优选充分地实施芯片接合用树脂13和水溶性树脂15的去除。
上述实施方式的构造、方法等只要不脱离本发明的目的的范围，则可以适当变更并实施。

Claims (2)

1.一种器件芯片的制造方法，对在正面上设定有相互交叉的多条分割预定线且在该正面的由该分割预定线划分的各区域内形成有器件的晶片进行分割，其特征在于，
该器件芯片的制造方法具有如下的步骤：
保护部件配设步骤，在该晶片的该正面侧配设保护部件；
芯片接合用树脂配设步骤，在该保护部件配设步骤之后，对该晶片的背面侧提供液态的芯片接合用树脂并使该芯片接合用树脂固化；
水溶性树脂配设步骤，在该芯片接合用树脂配设步骤之后，对固化后的该芯片接合用树脂的表面提供液态的水溶性树脂，利用该水溶性树脂覆盖该芯片接合用树脂；
激光加工步骤，在该水溶性树脂配设步骤之后，从该晶片的该背面侧照射对于该晶片具有吸收性的波长的激光束，沿着该分割预定线将该芯片接合用树脂和该水溶性树脂去除而使该晶片的该背面沿着该分割预定线部分地露出；
蚀刻步骤，在该激光加工步骤之后，向该晶片的该背面侧提供等离子状态的蚀刻气体，在利用该水溶性树脂对该芯片接合用树脂进行保护的同时对在该晶片的该背面侧露出的部分进行蚀刻，将该晶片分割成器件芯片；以及
水溶性树脂去除步骤，在该蚀刻步骤之后，向该晶片的该背面侧提供水而将该水溶性树脂去除，从而得到带该芯片接合用树脂的器件芯片。
2.根据权利要求1所述的器件芯片的制造方法，其特征在于，
该器件芯片的制造方法具有如下的磨削步骤：在该芯片接合用树脂配设步骤之前，对该晶片的该背面进行磨削而将该晶片薄化至该器件芯片的规定的完工厚度。
CN201911211330.4A 2018-12-06 2019-12-02 器件芯片的制造方法 Pending CN111293069A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-229006 2018-12-06
JP2018229006A JP7171138B2 (ja) 2018-12-06 2018-12-06 デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
CN111293069A true CN111293069A (zh) 2020-06-16

Family

ID=70971152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911211330.4A Pending CN111293069A (zh) 2018-12-06 2019-12-02 器件芯片的制造方法

Country Status (4)

Country Link
US (1) US11024542B2 (zh)
JP (1) JP7171138B2 (zh)
CN (1) CN111293069A (zh)
TW (1) TWI831886B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022054537A (ja) * 2020-09-28 2022-04-07 株式会社ディスコ ウエーハの加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026122A (zh) * 2015-09-18 2017-08-08 株式会社迪思科 晶片的加工方法
US20180114696A1 (en) * 2016-10-24 2018-04-26 Disco Corporation Wafer dividing method
CN108063118A (zh) * 2016-11-08 2018-05-22 株式会社迪思科 晶片的加工方法
JP2018125448A (ja) * 2017-02-02 2018-08-09 株式会社ディスコ ウエーハの加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071591A1 (fr) 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法
JP5384972B2 (ja) 2009-03-02 2014-01-08 株式会社ディスコ ウエーハの処理方法およびウエーハの処理装置
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
JP2018190858A (ja) * 2017-05-09 2018-11-29 株式会社ディスコ ウェーハの加工方法
US10818553B2 (en) * 2018-03-26 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Method for cutting element chip by laser scribing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026122A (zh) * 2015-09-18 2017-08-08 株式会社迪思科 晶片的加工方法
US20180114696A1 (en) * 2016-10-24 2018-04-26 Disco Corporation Wafer dividing method
CN108063118A (zh) * 2016-11-08 2018-05-22 株式会社迪思科 晶片的加工方法
JP2018125448A (ja) * 2017-02-02 2018-08-09 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US11024542B2 (en) 2021-06-01
US20200185275A1 (en) 2020-06-11
JP2020092191A (ja) 2020-06-11
TWI831886B (zh) 2024-02-11
JP7171138B2 (ja) 2022-11-15
TW202032640A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
JP4927484B2 (ja) 積層用デバイスの製造方法
KR20160072775A (ko) 웨이퍼의 가공 방법
JP2008283025A (ja) ウエーハの分割方法
KR20100023737A (ko) 광 디바이스 웨이퍼의 가공 방법
JP6918420B2 (ja) ウェーハの加工方法
TW201917783A (zh) 晶圓加工方法
KR20170066251A (ko) 웨이퍼의 가공 방법
CN111463162B (zh) 载体板的去除方法
JP2016100346A (ja) ウェーハの加工方法
CN111293069A (zh) 器件芯片的制造方法
JP7313775B2 (ja) ウェーハの加工方法
JP7262904B2 (ja) キャリア板の除去方法
JP6991673B2 (ja) 剥離方法
JP2020061494A (ja) ウェーハの加工方法
JP7262903B2 (ja) キャリア板の除去方法
TWI845749B (zh) 載板之除去方法
KR20230050240A (ko) 디바이스 칩의 제조 방법
TW202111793A (zh) 晶圓加工方法
KR20230050239A (ko) 디바이스 칩의 제조 방법
JP2020061501A (ja) ウェーハの加工方法
CN113964074A (zh) 载体板的去除方法
JP2020061500A (ja) ウェーハの加工方法
JP2020061440A (ja) ウェーハの加工方法
JP2021034498A (ja) ウェーハの加工方法
JP2020061463A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination