CN111289884A - 一种存储器电压测试的测试装置、芯片及方法 - Google Patents
一种存储器电压测试的测试装置、芯片及方法 Download PDFInfo
- Publication number
- CN111289884A CN111289884A CN201811610501.6A CN201811610501A CN111289884A CN 111289884 A CN111289884 A CN 111289884A CN 201811610501 A CN201811610501 A CN 201811610501A CN 111289884 A CN111289884 A CN 111289884A
- Authority
- CN
- China
- Prior art keywords
- voltage
- supply voltage
- memory
- data
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31704—Design for test; Design verification
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开涉及一种存储器电压测试的测试装置、芯片及方法,其中,装置包括:电压调节器和控制处理器,电压调节器和控制处理器均连接于存储器;电压调节器,用于输出电压给存储器,调节存储器的第一供电电压和第二供电电压;控制处理器,用于对存储器进行数据的写入和读取,并根据数据写入和读取所得到的比较结果,控制电压调节器的输出电压,以及得到由第一供电电压和第二供电电压产生的最大电压差。通过电压调节器和控制处理器之间的相互配合,根据本公开实施例的存储器电压测试的测试装置、芯片及方法,能够自动且高精度地测量存储器的第一供电电压与第二供电电压之间产生的最大电压差。
Description
技术领域
本公开涉及存储器领域,尤其涉及一种存储器电压测试的测试装置、芯片及方法。
背景技术
静态随机存储器(SRAM)广泛应用于我们的日常生活的电子产品里面,低功耗是便携式电子产品中一项非常重要的指标。双轨供电SRAM由两个电源提供电流:VDDP给SRAM的外围电路提供电流,VDDC则只给SRAM存储阵列提供电流。由于可以分别调整VDDP与VDDC的电压大小,带有双轨供电电源特性的SRAM存储器具有很好的低功耗性能。因此,双轨供电SRAM在SoC(System of Chip,芯片级系统)系统中的应用量也就越来越大。
但是,采用双轨电源给SRAM供电的方式中的VDDP与VDDC之间的电压差(ΔV=VDDP-VDDC或者ΔV=VDDC-VDDP)一旦过大,会造成SRAM不能正常工作。因此,在SRAM设计时,设计工程师会根据VDDP与VDDC之间电压差值的规格要求来设计电路。
传统的测试做法是通过外部测试机台分别提供VDDP与VDDC给SRAM,再通过写入与读取存储单元,确定ΔV的最大值。由于每次的VDDP或者VDDC的电压值的调节与每一次对存储单元的读和写只能通过外部机台来操作,测试效率很低;而且由于芯片内部的电源走线的匹配问题以及从外部测试机台的电源输出端到芯片的电源输入端通路的电压降的匹配问题,从外部测试机台量测到ΔV的精确度较低,偏差往往会达到30%以上。
发明内容
有鉴于此,本公开提出了一种存储器电压测试的测试装置、芯片及方法,能够自动且高精度地测量存储器的第一供电电压与第二供电电压之间产生的最大电压差。
根据本公开的第一方面,提供了一种存储器电压测试的测试装置,所述装置包括电压调节器和控制处理器,所述电压调节器和所述控制处理器均连接于所述存储器;所述电压调节器,用于输出电压给所述存储器,调节所述存储器的第一供电电压和第二供电电压;所述控制处理器,用于对所述存储器进行数据的写入和读取,并根据数据写入和读取所得到的比较结果,控制所述电压调节器的输出电压,以及得到由所述第一供电电压和所述第二供电电压产生的最大电压差。
在一种可能的实现方式中,所述控制处理器包括数据比较器和BIST控制电路,所述数据比较器的输入端与所述存储器的输出端连接,所述BIST控制电路的输入端与所述数据比较器的输出端连接,所述BIST控制电路的输出端分别与所述电压调节器的输入端和所述存储器的输入端连接;其中,所述数据比较器,用于读取存储器的数据,得到第一数据,将所述第一数据与写入存储器的第二数据进行比较,生成所述比较结果;所述BIST控制电路,用于根据所述比较结果,控制所述电压调节器的输出电压,以及确定所述最大电压差。
在一种可能的实现方式中,所述BIST控制电路的输出端还与所述数据比较器的输入端连接,用于向所述数据比较器发送使能信号。
在一种可能的实现方式中,所述BIST控制电路在所述比较结果为一致时控制所述电压调节器调节输出电压;在所述比较结果为不一致时控制所述电压调节器保持当前的输出电压不变,确定所述最大电压差。
在一种可能的实现方式中,所述电压调节器根据所述控制处理器的控制信号,增加所述第一供电电压与所述第二供电电压之间的供电电压差值。
在一种可能的实现方式中,所述电压调节器根据控制处理器的控制信号,保持所述第一供电电压不变,增加所述第二供电电压。
在一种可能的实现方式中,所述电压调节器根据控制处理器的控制信号,调整所述第一供电电压与所述第二供电电压保持一致后,保持所述第二供电电压不变,增加所述第一供电电压。
在一种可能的实现方式中,所述装置封装于芯片内部。
在一种可能的实现方式中,所述装置还与测试机台连接,所述测试机台的输入端分别与所述控制处理器的输出端和所述存储器连接,所述测试机台的输出端分别与电压调节器的输入端和控制处理器的输入端连接。
在一种可能的实现方式中,所述存储器包括相互连接的存储阵列和外围电路,所述存储阵列由所述第一供电电压供电,所述外围电路由所述第二供电电压供电。
根据本公开的第二方面,提供了一种存储器电压测试的测试方法,包括以下步骤:控制处理器向电压调节器发出控制信号,调节第一供电电压与第二供电电压之间的供电电压差值为零;向所述存储器写入第二数据;读取所述存储器内的第一数据;在所述第二数据与所述第一数据一致时,控制电压调节器增加所述供电电压差值,并返回读取所述存储器内的第一数据的步骤;在所述第二数据与所述第一数据不一致时,读取所述供电电压差值,得到所述存储器的最大电压差。
在一种可能的实现方式中,控制电压调节器增加所述供电电压差值,包括:在所述第二供电电压大于所述第一供电电压时,控制电压调节器保持所述第一供电电压不变,增加所述第二供电电压。
在一种可能的实现方式中,控制电压调节器增加所述供电电压差值,包括:在所述第一供电电压大于所述第二供电电压时,控制电压调节器调整所述第一供电电压与所述第二供电电压保持一致后,保持所述第二供电电压不变,增加所述第一供电电压。
根据本公开的第三方面,提供了一种芯片,所述芯片由电压调节器和控制处理器整合内嵌实现,其中,所述电压调节器和所述控制处理器均连接于存储器;所述电压调节器,用于输出电压给所述存储器,调节所述存储器的第一供电电压和第二供电电压;所述控制处理器,用于对所述存储器进行数据的写入和读取,并根据数据写入和读取所得到的比较结果,控制所述电压调节器的输出电压,以及得到由所述第一供电电压和所述第二供电电压产生的最大电压差。
在一种可能的实现方式中,所述控制处理器包括数据比较器和BIST控制电路,所述数据比较器的输入端与所述存储器的输出端连接,所述BIST控制电路的输入端与所述数据比较器的输出端连接,所述BIST控制电路的输出端分别与所述电压调节器的输入端和所述存储器的输入端连接;其中,所述数据比较器,用于读取存储器的数据,得到第一数据,将所述第一数据与写入存储器的第二数据进行比较,生成所述比较结果;所述BIST控制电路,用于根据所述比较结果,控制所述电压调节器的输出电压,以及确定所述最大电压差。
在一种可能的实现方式中,所述BIST控制电路的输出端还与所述数据比较器的输入端连接,用于向所述数据比较器发送使能信号。
在一种可能的实现方式中,所述BIST控制电路在所述比较结果为一致时控制所述电压调节器调节输出电压;在所述比较结果为不一致时控制所述电压调节器保持当前的输出电压不变,确定所述最大电压差。
在一种可能的实现方式中,所述电压调节器根据所述控制处理器的控制信号,增加所述第一供电电压与所述第二供电电压之间的供电电压差值。
在一种可能的实现方式中,所述电压调节器根据控制处理器的控制信号,保持所述第一供电电压不变,增加所述第二供电电压。
在一种可能的实现方式中,所述电压调节器根据控制处理器的控制信号,调整所述第一供电电压与所述第二供电电压保持一致后,保持所述第二供电电压不变,增加所述第一供电电压。
在一种可能的实现方式中,所述芯片还与测试机台连接,所述测试机台的输入端分别与所述控制处理器的输出端和所述存储器连接,所述测试机台的输出端分别与电压调节器的输入端和控制处理器的输入端连接。
根据本公开实施例的存储器电压测试的测试装置、芯片及方法,通过控制处理器根据存储器的读写操是否成功作来判断当前存储器的第一供电电压和第二供电电压之间是否达到最大电压差,在未达到最大电压差的时候控制电压调节器调节第一供电电压和第二供电电压,可以实现对最大电压差的全自动化测试,同时由于供电电压是由电压调节器进行提供,因此测试得到的电压差值准确度更高,大大提高了测试精度。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出带有双供电电源特性的存储器的基本架构图。
图2示出目前对存储器进行电压测试的测试装置的框图。
图3示出目前对存储器进行电压测试的测试方法的流程图。
图4示出目前对存储器进行电压测试的测试方法的流程图。
图5示出根据本公开一实施例的存储器电压测试的测试装置的框图。
图6示出根据本公开一实施例的存储器电压测试的测试装置的框图。
图7示出根据本公开一实施例的存储器电压测试的测试装置的框图。
图8示出根据本公开一应用示例的示意图。
图9示出根据本公开一应用示例的示意图。
图10示出根据本公开一应用示例的示意图。
图11示出根据本公开一实施例的存储器电压测试的测试方法的流程图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
如图1所示,为带有双供电电源特性的存储器的基本架构图,从图中可以看出,该存储器由外围电路与存储阵列组成,存储阵列用来存储用户信息,而外围电路控制对存储阵列的读与写操作,VDDP给外围电路供电,VDDC给存储阵列供电。采用这种双轨电源给存储器供电的方式与普通的单一电源给存储器供电的方式相比,更具有功耗上的优势。但是,采用双轨电源给存储器供电的方式中的VDDP与VDDC之间的电压差(ΔV=VDDP-VDDC或者ΔV=VDDC-VDDP)一旦过大,会造成存储器不能正常工作。比如,如果VDDP-VDDC大于临界值后,会导致存储器的读操作的时序余量偏低,从而从存储器读取数据失败。再比如,如果VDDC-VDDP大于临界值后,会导致写数据的余量偏低,从而写入数据失败。因此,在存储器设计时,设计工程师会根据VDDP与VDDC之间电压差值的规格要求来设计电路。
为了测量出存储器中VDDP与VDDC之间的电压差值,现有的一种测试装置如图2所示,从图中可以看出,现有的测试装置主要通过外部测试机台分别提供VDDP与VDDC给存储器,再通过写入与读取存储单元,确定ΔV的最大值。如图3和图4所示为通过外部机台测试ΔV的基本流程。从中可以看出,由于每次的VDDP或者VDDC的电压值的调节与每一次对存储单元的读和写只能通过外部机台来操作,测试效率很低;而且由于芯片内部的电源走线的匹配问题以及从外部测试机台的电源输出端到芯片的电源输入端通路的电压降的匹配问题,从外部测试机台量测到ΔV的精确度较低,由测试数据可知,通过外部测试机台来测量存储器供电电压可以达到的最大差值,测试结果的偏差往往会达到30%以上。
为了解决相关技术中测试存储器的最大电压差值的方法效率低且精度低的问题,本实施例公开一种存储器电压测试的测试装置的应用示例,在本示例中,测试装置可以包括电压调节器和控制处理器,通过控制处理器对存储器进行数据的写入和读取,并比较数据的读取和写入结果,根据比较结果自动控制电压调节器输出到存储器的第一供电电压和第二供电电压,来得到第一供电电压和第二供电电压之间产生的最大电压差。
图5示出根据本公开一实施例的存储器电压测试的测试装置的框图。如图5所示,该装置10可以包括电压调节器11和控制处理器12,电压调节器11和控制处理器12均连接于存储器13;电压调节器11,用于输出电压给存储器13,调节存储器13的第一供电电压和第二供电电压;控制处理器12,用于对存储器13进行数据的写入和读取,并根据数据写入和读取所得到的比较结果,控制电压调节器11的输出电压,以及得到由第一供电电压和第二供电电压产生的最大电压差。
最大电压差可以是第一供电电压减去第二供电电压所能达到的最大电压差,也可以是第二供电电压减去第一供电电压所能达到的最大电压差。存储器13可以是具有两个供电端的存储器,在一个示例中,存储器可以由相互连接的存储阵列和外围电路构成,两个供电端分别为存储阵列和外围电路供电,在一个示例中,第一供电电压为存储阵列供电,第二供电电压为外围电路供电;在一个示例中,第一供电电压为外围电路供电,第二供电电压为存储阵列供电;在一个示例中,存储器是静态随机存储器(SRAM),第一供电电压可以称为VDDC,为SRAM的存储阵列提供电流,第二供电电压可以称为VDDP,为SRAM的外围电路提供电流。
在一种可能的实现方式中,电压调节器11的实现方式可以有多种形式,在一个示例中,电压调节器11可以是集成于芯片内部的具有电压调节功能的集成电路,可以是独立的具有电压调节功能的元器件,也可以是由多个元器件通过组合构成的可以实现电压调节的组合结构,可以实现对存储器13的供电电压进行调节的功能。在一个示例中,电压调节器11可以实现的功能可以包括:接收来自外部测试机台的复位信号、接收控制处理器12发送的电压调节器使能信号、输出第一供电电压调整配置位与第二供电电压调整配置位,为存储器13提供工作电源第一供电电压和第二供电电压。控制处理器12的实现方式可以有多种形式,在一个示例中,控制处理器12可以是独立封装后的控制元件,也可以是通过多个元器件共同组合而成的集成电路,可以实现控制功能。在一个示例中,控制处理器12可以实现的功能可以包括:接收外部的测试机台送入的时钟信号、使能信号以及复位信号;产生信号来调整电压调节器11输出第一供电电压与第二供电电压的电压大小与电压调节器使能信号;产生“存储器13的数据输入与控制信号”如片选信号、存储器工作时钟、写使能信号、读使能信号、地址输入总线以及数据输入总线,可以控制存储器13的写与读操作;产生用于数据比较的参考数据,接收存储器13读出的存储阵列数据,将存储阵列数据与参考数据作比较。在一个示例中,控制处理器12对存储器13进行数据写入操作,再对存储器12进行数据读取操作,并比较读取的数据和写入的数据是否一致,如果一致的话,控制处理器12控制电压调节器11调节对存储器13的供电电压,具体的调节方式可以是增加第一供电电压和第二供电电压之间的电压差,在一个示例中,增加电压差的方式是保持第一供电电压不变增加第二供电电压,在一个示例中,增加电压差的方式是保持第二供电电压不变增加第一供电电压,在一个示例中,增加电压差的方式是先调整第一供电电压和第二供电电压一致后,再增加第一供电电压,在一个示例中,增加电压差的方式是先调整第一供电电压和第二供电电压一致后,再增加第二供电电压,在一个示例中,增加电压差的方式同时增加第一供电电压和第二供电电压,但是确保第一供电电压和第二供电电压之间的电压差增大。
图6示出根据本公开一实施例的存储器电压测试的测试装置的框图,如图6所示,在一种可能的实现方式中,控制处理器12可以包括数据比较器122和BIST控制电路121,数据比较器122的输入端与存储器13的输出端连接,BIST控制电路121的输入端与数据比较器122的输出端连接,BIST控制电路121的输出端分别与电压调节器11的输入端和存储器13的输入端连接;其中,数据比较器122,用于读取存储器13的数据,得到第一数据,将第一数据与写入存储器13的第二数据进行比较,生成比较结果;BIST控制电路121,用于根据比较结果,控制电压调节器11的输出电压,以及确定最大电压差。图7示出根据本公开一实施例的存储器电压测试的测试装置的框图,如图7所示,在一种可能的实现方式中,BIST控制电路121的输入端与数据比较器122的输出端连接的同时,BIST控制电路121的输出端还与数据比较器122的输入端连接,用于向数据比较器122发送使能信号。
在一种可能的实现方式中,BIST控制电路121可以有多种实现形式,具体的电路连接关系不做限定,BIST控制电路121可以是在电路中植入上述功能用于提供电路进行自动测试,BIST控制电路121可以实现的功能可以包括:接收外部的测试机台送入的时钟信号、使能信号以及复位信号,接收来自数据比较器122产生的比较结果信号(Pass/Fail Flag);产生信号来调整电压调节器11输出第一供电电压与第二供电电压的电压大小与电压调节器使能信号;产生“存储器13的数据输入与控制信号”如片选信号、存储器工作时钟、写使能信号、读使能信号、地址输入总线以及数据输入总线,可以控制存储器13的写与读操作;产生用于数据比较的参考数据与数据比较器122的使能信号,控制参考数据产生器。在一个示例中,数据比较器122的实现形式不唯一,可以是单独封装的元器件,也可以是多个元器件通过一定的连接关系组合而成的具有数据比较功能的集成电路。在一个示例中,数据比较器122可以实现的功能可以包括:接收来自BIST控制电路121送入的“数据比较使能”信号与参考数据,接收存储器13读出的存储阵列数据,将存储阵列数据与参考数据作比较,送出“数据比较结果”信号到测试机台与BIST控制电路121,在一个示例中,送出的“数据比较结果信号”被送入到BIST控制电路121内部包含的状态机中。
在一种可能的实现方式中,BIST控制电路121在比较结果为一致时控制电压调节器11调节输出电压;在比较结果为不一致时控制电压调节器保持当前的输出电压不变,确定最大电压差。在一种可能的实现方式中,电压调节器11根据控制处理器12的控制信号,增加第一供电电压与第二供电电压之间的供电电压差值。
在一种可能的实现方式中,测量最大电压差是测量第二供电电压减去第一供电电压的最大电压差。在一个示例中,测量最大电压差的方法可以包括如下过程:控制处理器12接受复位信号开始复位,复位完成后控制处理器12控制电压调节器11调节第一供电电压和第二供电电压,使二者保持相等的状态,此时第一供电电压和第二供电电压的值可以是某一典型电压值,这一典型电压值可以由人为设定,设定依据可以是根据历史数据得出的某一具有较好初始效果的供电电压值,也可以是根据经验得出的某一供电电压值,典型电压值的选取不唯一,设定依据也不受限定。在电压调节器11调节完毕后,控制处理器12开始对存储器13写入数据,写入后控制处理器12再从存储器13内部读取数据,并判断读取的数据是否和写入的数据一致。在一个示例中,判断可以是直接将读取的数据和写入的数据进行比较来判断是否一致。在一个示例中,判断可以是在写入数据的过程中产生一个参考数据,控制处理器12再将读取的数据和参考数据进行比较,来判断是否一致。如果判断的结果是不一致的,说明达到了最大电压差,可以停止操作,读取此时的第二供电电压和第一供电电压,并通过差值计算得到最大电压差。如果判断的结果是一致的,那么控制处理器12可以自动对电压调节器11发出控制信号,控制电压调节器11调节输出的供电电压,来增大供电电压差值。在一个示例中,增大供电电压差值的方法可以是保持第一供电电压不变,增大第二供电电压。在一个示例中,增大供电电压差值的方法可以是同时增大第一供电电压和第二供电电压,但是第二供电电压减去第一供电电压的差值大于上一次的供电电压差值。在完成了对电压调节器11的控制操作后,控制处理器12可以返回继续对存储器13执行读取数据的操作,重复执行上述操作过程直到判断的结果不一致来跳出循环。
在一种可能的实现方式中,测量最大电压差是测量第一供电电压减去第二供电电压的最大电压差。在一个示例中,测量最大电压差的方法可以包括如下过程:控制处理器12接受复位信号开始复位,复位完成后控制处理器12控制电压调节器11调节第一供电电压和第二供电电压,使二者保持相等的状态,此时第一供电电压和第二供电电压的值可以是某一典型电压值,这一典型电压值可以由人为设定,设定依据可以是根据历史数据得出的某一具有较好初始效果的供电电压值,也可以是根据经验得出的某一供电电压值,典型电压值的选取不唯一,设定依据也不受限定。在电压调节器11调节完毕后,控制处理器12开始对存储器13写入数据,写入后控制处理器12再从存储器13内部读取数据,在读取数据结束后,首先控制处理器12可以再次对电压调节器11发出控制信号,控制电压调节器的输出复位,这个复位可以是再次调节电压调节器输出的第一供电电压值与第二供电电压值相等,在复位完毕后,控制处理器12可以控制存储器13执行初始化操作,在初始化结束后,控制处理器12可以开始判断读取的数据是否和写入的数据一致。在一个示例中,判断可以是直接将读取的数据和写入的数据进行比较来判断是否一致。在一个示例中,判断可以是在写入数据的过程中产生一个参考数据,控制处理器12再将读取的数据和参考数据进行比较,来判断是否一致。如果判断的结果是不一致的,说明达到了最大电压差,可以停止操作,读取此时的第一供电电压和第二供电电压,并通过差值计算得到最大电压差。如果判断的结果是一致的,那么控制处理器12可以自动对电压调节器11发出控制信号,控制电压调节器11调节输出的供电电压,来增大供电电压差值。在一个示例中,增大供电电压差值的方法可以是保持第二供电电压不变,增大第一供电电压。在一个示例中,增大供电电压差值的方法可以是同时增大第一供电电压和第二供电电压,但是第一供电电压减去第二供电电压的差值大于上一次的供电电压差值。在完成了对电压调节器11的控制操作后,控制处理器12可以返回继续对存储器13执行写入数据的操作,重复执行上述操作过程直到判断的结果不一致来跳出循环。
在一种可能的实现方式中,上述测量最大电压差的过程中控制处理器12的操作可以是分别由BIST控制电路121和数据比较器122来执行的。在一个示例中,上述过程中比较读取数据和写入数据是否一致的过程可以由数据比较器122来进行操作,对存储器13进行数据的读取、写入操作以及对电压调节器11发出控制信号的操作可以是由BIST控制电路121来执行的。在一个示例中,通过BIST控制电路121和数据比较器122来测量第二供电电压减去第一供电电压的最大电压差的操作过程可以为:
BIST控制电路121接受复位信号开始复位,复位完成后BIST控制电路121控制电压调节器11调节第一供电电压和第二供电电压,使二者保持相等的状态,此时第一供电电压和第二供电电压的值可以是某一典型电压值,这一典型电压值可以由人为设定,设定依据可以是根据历史数据得出的某一具有较好初始效果的供电电压值,也可以是根据经验得出的某一供电电压值,典型电压值的选取不唯一,设定依据也不受限定。在电压调节器11调节完毕后,BIST控制电路121开始对存储器13写入数据,写入后BIST控制电路121再向存储器13内部发送读取数据的控制信号,存储器13在接收到这一控制信号后,会输出数据到数据比较器122,数据比较器122根据存储器13输出的数据,判断读取的数据是否和BIST控制电路121写入的数据一致。在一个示例中,判断可以是BIST控制电路121在向存储器13写入数据的过程中,向数据比较器122同时传输写入的数据,数据比较器122将存储器13输出的数据和BIST控制电路121传输过来的数据进行比较来判断是否一致。在一个示例中,判断可以是在BIST控制电路121在写入数据的过程中产生一个参考数据,并将这个参考数据传输到数据比较器122中,数据比较器122将存储器13输出的数据和BIST控制电路121传输过来的参考数据进行比较来判断是否一致。在一个示例中,判断可以是在BIST控制电路121在写入数据的过程中产生一个参考数据使能信号,并将这个参考数据使能信号发送到数据比较器122中,数据比较器122在接收到参考数据使能信号后生成一个参考数据,并将存储器13输出的数据和参考数据进行比较来判断是否一致。判断完毕后,数据比较器将判断的结果发送到BIST控制电路121中,可以直接发送到BIST控制电路内,也可以发送到BIST控制电路121的状态机内,BIST控制电路读取判断的结果,如果判断的结果是不一致的,说明达到了最大电压差,可以停止操作,读取此时的第二供电电压和第一供电电压,并通过差值计算得到最大电压差。如果判断的结果是一致的,那么BIST控制电路121可以自动对电压调节器11发出控制信号,控制电压调节器11调节输出的供电电压,来增大供电电压差值。在一个示例中,增大供电电压差值的方法可以是保持第一供电电压不变,增大第二供电电压。在一个示例中,增大供电电压差值的方法可以是同时增大第一供电电压和第二供电电压,但是第二供电电压减去第一供电电压的差值大于上一次的供电电压差值。在完成了对电压调节器11的控制操作后,BIST控制电路121可以返回继续对存储器13发送读取数据的信号,重复执行上述操作过程直到判断的结果不一致来跳出循环。
在一个示例中,通过BIST控制电路121和数据比较器122来测量第二供电电压减去第一供电电压的最大电压差的操作过程与上述过程类似,结合上述流程可以推断出,在此就不再赘述。
在一种可能的实现方式中,上述装置可以独立封装在芯片内部,再将封装后的芯片内嵌于SoC(System of Chip,芯片级系统)系统中,也可以内嵌于存储器的测试芯片中。在一种可能的实现方式中,上述装置可以直接以电路的形式内嵌于SoC系统中,也可以直接以电路的形式内嵌于存储器的测试芯片中,在内嵌完成后再统一封装成芯片的形式。
在一种可能的实现方式中,装置还与测试机台连接,测试机台的输入端分别与控制处理器12的输出端和存储器13连接,测试机台的输出端分别与电压调节器11的输入端和控制处理器12的输入端连接。测试机台可以为电压调节器11供电以及送入复位信号,也可以向控制处理器12送入时钟信号、使能信号以及复位信号,可以接收数据比较器输出的数据比较结果,可以显示最终测量得到的最大电压差。在测试机台的帮助下,测试人员可以利用本示例中的装置进行测试,在测试机台发出“开始”测试信号后,测试人员可以在测试机台端检查从芯片内部送出的“数据比较结果”信号以及电压调节器输出电压的可选配置位,调节电压调节器输出的第一供电电压和第二供电电压来给存储器供电。后续过程可以由测试装置自动完成。
这样,通过电压调节器11和控制处理器12二者的相互配合,可以根据对存储器13进行数据读取的结果自动调节存储器13的第一供电电压和第二供电电压,直至测量出二者之间的最大电压差值,自动化完成全部的测试过程,摆脱了现有技术中需要手动多次操作来测量存储器的最大电压差的局限。同时通过电压调节器11来调节存储器13的供电电压,与外部测试机台来调节存储器的供电电压的方式相比,由于电压调节器11与存储器13之间的连接关系较为直接,因此可以尽量克服电源走线匹配问题和电压降的匹配问题,从而提高测试精度。
图8~10示出了本公开一应用示例的示意图,该应用示例仅为便于理解本公开实施例,不对本公开实施例进行限制。
如图8所示,本示例中对存储器1进行电压测试的测试装置主要由3部分构成,分别是电压调节器2、BIST控制电路3和数据比较器4,三者构成的测试装置可以内嵌于SoC(System of Chip,芯片级系统)或存储器1的测试芯片等芯片级的结构中。
从图8可以看出,为了测量存储器1的第一供电电压(VDDC,为存储阵列供电)和第二供电电压(VDDP,为外围电路供电)之间可以达到的最大电压差(ΔV=VDDP-VDDC或者ΔV=VDDC-VDDP),本示例中电压调节器2、BIST控制电路3和数据比较器4与存储器1之间的具体连接关系如下:
电压调节器2的输出端分别连接到存储器1的VDDC供电端和VDDP供电端,为存储器1提供可以调节电压的工作电源VDDC和VDDP;电压调节器2的输入端与BIST控制电路3的输出端连接,连接的三个端口分别为输出电压VDDP调整配置位OPT_0[X:0]、VDDC调整配置位OPT_1[X:0]以及电压调节器使能信号接收位VG_EN。
BIST控制电路3的输出端一方面如上所述连接到电压调节器2的输入端的三个端口,另一方面又会连接到存储器1的多个输入端口,从图中可以看出,有CEB端、CKM端、WEB/REB端、ADDR端以及DI端,实现的功能主要包括:产生“存储器数据输入与控制”如片选信号,存储器工作时钟,写使能信号与读使能信号,地址输入总线,数据输入总线,控制存储器的写与读操作;除此之外,BIST控制电路3的输出端还会连接到数据比较器4的两个输入端REF_DATA和COMP_EN,作用为:产生用于数据比较的参考数据与比较器使能信号,控制参考数据产生器。BIST控制电路3的输入端主要是与数据比较器4的输出端进行连接,用来接收来自数据比较器4产生的比较结果信号(Pass/Fail Flag,通过/失败标示)。
数据比较器4的输入端和输出端除了上述中提到的与BIST控制电路3之间存在连接关系以外,数据比较器4的输入端还与存储器1的输出端D0存在连接关系,从而可以,接收存储器1读出的存储阵列数据,将存储阵列数据与参考数据作比较。
通过上述的连接关系,本示例中装置进行测试时的主要工作原理为:BIST控制电路3内部的状态机根据数据比较器4传入的“数据比较结果”,通过BIST控制器3产生可选信号OPT_0[X:0]与OPT_1[X:0]对电压调节器2输出的电压VDDP(存储器的外围电路供电电源)与VDDC(存储器的存储阵列的供电电源)进行调节、利用BIST控制电路3产生存储器1的工作时钟(CKM)对存储器1进行写数据操作与读数据操作、控制参考数据的产生、控制数据比较器4对数据进行比较并且反馈至BIST控制电路3内部的状态机。
由于在进行最大电压差的测试过程中,最大电压差包含两种情况,分别是ΔV=VDDP-VDDC以及ΔV=VDDC-VDDP,因此本示例中,根据上述原理来测试ΔV的具体测试流程分别如图9和图10所示。
图9的流程主要是针对ΔV=VDDP-VDDC测试过程,从图中可以看出,该测试的具体过程如下:首先BIST控制电路3在接收到复位信号后进入启动状态,启动后向电压调节器2发出控制信号,控制电压调节器2输出的电压满足VDDP=VDDC=典型电压这一情况,典型电压可以是根据经验或历史数据得出的预设值,在电压调节器2根据BIST控制电路3的控制信号输出了上述电压后,BIST控制电路3开始向存储器1进行写入数据的操作,与此同时,BIST控制电路会将写入的数据传递到数据比较器4内部,控制数据比较器4产生用于后续进行比较的参考数据;在BIST控制电路3完成了数据写入的操作后,再对存储器1执行数据的读取操作,此时存储器1会将读取的数据输入到数据比较器4内部,数据比较器4将接收到的数据与之前产生的参考数据进行比较,判断是否一致,如果一致说明数据读取成功,不一致则说明读取失败,数据比较器4将读取成功或失败的标志传递到BIST控制电路3的状态机内部,BIST控制电路3的状态机根据接收到的标志进行判断,如果是读取失败,则说明ΔV此时达到了最大,测试完成;如果是读取成功,则控制电压调节器2调节输出电压,具体是保持VDDC电压值不变,增加VDDP电压值,在电压调节器2完成了输出电压的调节后,BIST控制电路3会再一次返回到对存储器1进行数据读取这一操作步骤,不断循环操作上述过程直至读取失败。
图10的流程主要是针对ΔV=VDDC-VDDP测试过程,从图中可以看出,该测试的具体过程如下:首先BIST控制电路3在接收到复位信号后进入启动状态,启动后向电压调节器2发出控制信号,控制电压调节器2输出的电压满足VDDP=VDDC=典型电压这一情况,典型电压可以是根据经验或历史数据得出的预设值,在电压调节器2根据BIST控制电路3的控制信号输出了上述电压后,BIST控制电路3开始向存储器1进行写入数据的操作,与此同时,BIST控制电路会将写入的数据传递到数据比较器4内部,控制数据比较器4产生用于后续进行比较的参考数据;在BIST控制电路3完成了数据写入的操作后,再对存储器1执行数据的读取操作,此时存储器1会将读取的数据输入到数据比较器4内部,数据比较器4将接收到的数据与之前产生的参考数据进行比较,判断是否一致,如果一致说明数据读取成功,不一致则说明读取失败,数据比较器4将读取成功或失败的标志传递到BIST控制电路3的状态机内部,BIST控制电路3的状态机根据接收到的标志进行判断,如果是读取失败,则说明ΔV此时达到了最大,测试完成;如果是读取成功,则控制电压调节器2调节输出电压,具体是首先调节VDDC电压值回到与VDDP电压值保持相等的状态,然后对存储器1中的存储单元进行初始化,在初始化完成后,保持VDDP电压值不变,增加VDDC电压值,同时要保证本次中VDDC与VDDP之间的电压差大于上一次操作过程中VDDC与VDDP之间的电压差,在电压调节器2完成了输出电压的调节后,BIST控制电路3会再一次返回到对存储器1进行数据写入这一操作步骤,不断循环操作上述过程直至读取失败。
从图8中可以看出,本示例中的测试装置除了连接到存储器1以外,还连接到了测试机台5,测试机台5在本示例中的作用于传统测试方法中的作用不再一致,传统测试方法中测试机台是用于进行供电电压的调节以及对存储器进行数据的读取和写入,但是在本示例中,供电电压的调节可以由电压调节器2来执行,数据的写入和读取操作可以由BIST控制电路3来执行,测试机台的主要作用则是为电压调节器2供电以及送入复位信号RESET,以及向BIST控制电路3送入时钟信号RX_CLK、使能信号BIST_EN以及复位信号RESET,接收数据比较器输出的数据比较结果,同时显示最终测量得到的最大电压差。在测试机台的帮助下,测试人员利用本示例中的装置进行测试时,在测试机台发出“开始”测试信号后,测试人员只需要在测试机台端检查从芯片内部送出的“数据比较结果”信号以及电压调节器输出电压的可选配置位“OPT_0[X:0]”,调节电压调节器的输出电压VDDP、VDDC给存储器供电。后续过程均可由测试装置自动完成,如果测量ΔV=VDDP-VDDC,则通过BIST控制电路产生的OPT_0[X:0]可选信号稳定VDDC的电压,同时增大VDDP,对存储器进行反复读操作,确定ΔV的最大值。如果测量ΔV=VDDC-VDDP,通过BIST控制电路产生的OPT_1[X:0]可选信号稳定VDDP的电压,同时增大VDDC,对存储器进行反复写操作,确定ΔV的最大值。
图11示出根据本公开一实施例的存储器电压测试的测试方法的流程图,如图11所示,该方法可以包括:
S21:控制处理器向电压调节器发出控制信号,调节第一供电电压与第二供电电压之间的供电电压差值为零。
S22:向存储器写入第二数据。
S23:读取存储器内的第一数据。
S24:在第二数据与第一数据一致时,控制电压调节器增加供电电压差值,并返回步骤S23。
S25:在第二数据与第一数据不一致时,读取供电电压差值,得到存储器的最大电压差。
在一种可能的实现方式中,控制电压调节器增加供电电压差值,可以包括:在第二供电电压大于第一供电电压时,控制电压调节器保持第一供电电压不变,增加第二供电电压。
在一种可能的实现方式中,控制电压调节器增加供电电压差值,可以包括:在第一供电电压大于所述第二供电电压时,控制电压调节器调整第一供电电压与第二供电电压保持一致后,保持第二供电电压不变,增加第一供电电压。
上述可能的实现方式中存储器电压测试的测试方法的具体示例,与存储器电压测试的测试装置中内部的工作过程的具体示例基本一致,在此不再赘述。
本实施例还公开了一种芯片,该芯片由电压调节器和控制处理器整合内嵌实现,其中,电压调节器和控制处理器均连接于存储器;电压调节器,用于输出电压给存储器,调节存储器的第一供电电压和第二供电电压;控制处理器,用于对存储器进行数据的写入和读取,并根据数据写入和读取所得到的比较结果,控制电压调节器的输出电压,以及得到由第一供电电压和第二供电电压产生的最大电压差。
在一种可能的实现方式中,控制处理器可以包括数据比较器和BIST控制电路,数据比较器的输入端与存储器的输出端连接,BIST控制电路的输入端与数据比较器的输出端连接,BIST控制电路的输出端分别与电压调节器的输入端和存储器的输入端连接;其中,数据比较器,可以用于读取存储器的数据,得到第一数据,将第一数据与写入存储器的第二数据进行比较,生成比较结果;BIST控制电路,可以用于根据比较结果,控制电压调节器的输出电压,以及确定最大电压差。
在一种可能的实现方式中,BIST控制电路的输出端还可以与数据比较器的输入端连接,用于向数据比较器发送使能信号。
在一种可能的实现方式中,BIST控制电路可以在比较结果为一致时控制电压调节器调节输出电压;在比较结果为不一致时控制电压调节器保持当前的输出电压不变,确定最大电压差。
在一种可能的实现方式中,电压调节器可以根据控制处理器的控制信号,增加第一供电电压与第二供电电压之间的供电电压差值。
在一种可能的实现方式中,电压调节器可以根据控制处理器的控制信号,保持第一供电电压不变,增加第二供电电压。
在一种可能的实现方式中,电压调节器可以根据控制处理器的控制信号,调整第一供电电压与第二供电电压保持一致后,保持第二供电电压不变,增加第一供电电压。
在一种可能的实现方式中,芯片还可以与测试机台连接,测试机台的输入端分别与控制处理器的输出端和所述存储器连接,测试机台的输出端分别与电压调节器的输入端和控制处理器的输入端连接。
上述芯片内部的具体工作过程和原理与存储器电压测试的测试装置的工作过程和原理基本一致,在此不再赘述。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (21)
1.一种存储器电压测试的测试装置,其特征在于,所述装置包括电压调节器和控制处理器,所述电压调节器和所述控制处理器均连接于所述存储器;
所述电压调节器,用于输出电压给所述存储器,调节所述存储器的第一供电电压和第二供电电压;
所述控制处理器,用于对所述存储器进行数据的写入和读取,并根据数据写入和读取所得到的比较结果,控制所述电压调节器的输出电压,以及得到由所述第一供电电压和所述第二供电电压产生的最大电压差。
2.根据权利要求1所述的存储器电压测试的测试装置,其特征在于,所述控制处理器包括数据比较器和BIST控制电路,所述数据比较器的输入端与所述存储器的输出端连接,所述BIST控制电路的输入端与所述数据比较器的输出端连接,所述BIST控制电路的输出端分别与所述电压调节器的输入端和所述存储器的输入端连接;其中,
所述数据比较器,用于读取存储器的数据,得到第一数据,将所述第一数据与写入存储器的第二数据进行比较,生成所述比较结果;
所述BIST控制电路,用于根据所述比较结果,控制所述电压调节器的输出电压,以及确定所述最大电压差。
3.根据权利要求2所述的存储器电压测试的测试装置,其特征在于,所述BIST控制电路的输出端还与所述数据比较器的输入端连接,用于向所述数据比较器发送使能信号。
4.根据权利要求2所述的存储器电压测试的测试装置,其特征在于,所述BIST控制电路在所述比较结果为一致时控制所述电压调节器调节输出电压;在所述比较结果为不一致时控制所述电压调节器保持当前的输出电压不变,确定所述最大电压差。
5.根据权利要求1所述的存储器电压测试的测试装置,其特征在于,所述电压调节器根据所述控制处理器的控制信号,增加所述第一供电电压与所述第二供电电压之间的供电电压差值。
6.根据权利要求5所述的存储器电压测试的测试装置,其特征在于,所述电压调节器根据控制处理器的控制信号,保持所述第一供电电压不变,增加所述第二供电电压。
7.根据权利要求5所述的存储器电压测试的测试装置,其特征在于,所述电压调节器根据控制处理器的控制信号,调整所述第一供电电压与所述第二供电电压保持一致后,保持所述第二供电电压不变,增加所述第一供电电压。
8.根据权利要求1所述的存储器电压测试的测试装置,其特征在于,所述装置封装于芯片内部。
9.根据权利要求1所述的存储器电压测试的测试装置,其特征在于,所述装置还与测试机台连接,所述测试机台的输入端分别与所述控制处理器的输出端和所述存储器连接,所述测试机台的输出端分别与电压调节器的输入端和控制处理器的输入端连接。
10.根据权利要求1所述的存储器电压测试的测试装置,其特征在于,所述存储器包括相互连接的存储阵列和外围电路,所述存储阵列由所述第一供电电压供电,所述外围电路由所述第二供电电压供电。
11.一种存储器电压测试的测试方法,其特征在于,包括以下步骤:
控制处理器向电压调节器发出控制信号,调节第一供电电压与第二供电电压之间的供电电压差值为零;
向所述存储器写入第二数据;
读取所述存储器内的第一数据;
在所述第二数据与所述第一数据一致时,控制电压调节器增加所述供电电压差值,并返回读取所述存储器内的第一数据的步骤;
在所述第二数据与所述第一数据不一致时,读取所述供电电压差值,得到所述存储器的最大电压差。
12.根据权利要求11所述的存储器电压测试的测试方法,其特征在于,控制电压调节器增加所述供电电压差值,包括:
在所述第二供电电压大于所述第一供电电压时,控制电压调节器保持所述第一供电电压不变,增加所述第二供电电压。
13.根据权利要求11所述的存储器电压测试的测试方法,其特征在于,控制电压调节器增加所述供电电压差值,包括:
在所述第一供电电压大于所述第二供电电压时,控制电压调节器调整所述第一供电电压与所述第二供电电压保持一致后,保持所述第二供电电压不变,增加所述第一供电电压。
14.一种芯片,其特征在于,所述芯片由电压调节器和控制处理器整合内嵌实现,其中,所述电压调节器和所述控制处理器均连接于存储器;
所述电压调节器,用于输出电压给所述存储器,调节所述存储器的第一供电电压和第二供电电压;
所述控制处理器,用于对所述存储器进行数据的写入和读取,并根据数据写入和读取所得到的比较结果,控制所述电压调节器的输出电压,以及得到由所述第一供电电压和所述第二供电电压产生的最大电压差。
15.根据权利要求14所述的芯片,其特征在于,所述控制处理器包括数据比较器和BIST控制电路,所述数据比较器的输入端与所述存储器的输出端连接,所述BIST控制电路的输入端与所述数据比较器的输出端连接,所述BIST控制电路的输出端分别与所述电压调节器的输入端和所述存储器的输入端连接;其中,
所述数据比较器,用于读取存储器的数据,得到第一数据,将所述第一数据与写入存储器的第二数据进行比较,生成所述比较结果;
所述BIST控制电路,用于根据所述比较结果,控制所述电压调节器的输出电压,以及确定所述最大电压差。
16.根据权利要求15所述的芯片,其特征在于,所述BIST控制电路的输出端还与所述数据比较器的输入端连接,用于向所述数据比较器发送使能信号。
17.根据权利要求15所述的芯片,其特征在于,所述BIST控制电路在所述比较结果为一致时控制所述电压调节器调节输出电压;在所述比较结果为不一致时控制所述电压调节器保持当前的输出电压不变,确定所述最大电压差。
18.根据权利要求14所述的芯片,其特征在于,所述电压调节器根据所述控制处理器的控制信号,增加所述第一供电电压与所述第二供电电压之间的供电电压差值。
19.根据权利要求18所述的芯片,其特征在于,所述电压调节器根据控制处理器的控制信号,保持所述第一供电电压不变,增加所述第二供电电压。
20.根据权利要求18所述的芯片,其特征在于,所述电压调节器根据控制处理器的控制信号,调整所述第一供电电压与所述第二供电电压保持一致后,保持所述第二供电电压不变,增加所述第一供电电压。
21.根据权利要求14所述的芯片,其特征在于,所述芯片还与测试机台连接,所述测试机台的输入端分别与所述控制处理器的输出端和所述存储器连接,所述测试机台的输出端分别与电压调节器的输入端和控制处理器的输入端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811610501.6A CN111289884A (zh) | 2018-12-27 | 2018-12-27 | 一种存储器电压测试的测试装置、芯片及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811610501.6A CN111289884A (zh) | 2018-12-27 | 2018-12-27 | 一种存储器电压测试的测试装置、芯片及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111289884A true CN111289884A (zh) | 2020-06-16 |
Family
ID=71026589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811610501.6A Pending CN111289884A (zh) | 2018-12-27 | 2018-12-27 | 一种存储器电压测试的测试装置、芯片及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111289884A (zh) |
Citations (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050049845A1 (en) * | 2003-08-25 | 2005-03-03 | Legend Design Technology, Inc. | Verification and characterization of noise margin in integrated circuit designs |
TW200527441A (en) * | 2003-10-28 | 2005-08-16 | Renesas Tech Corp | Semiconductor memory device |
CN1690724A (zh) * | 2004-04-23 | 2005-11-02 | 冲电气工业株式会社 | 测试半导体器件的电路和方法 |
CN1813232A (zh) * | 2003-06-30 | 2006-08-02 | 英特尔公司 | 参考电压发生器 |
CN101303888A (zh) * | 2007-02-15 | 2008-11-12 | 意法半导体公司 | 具有电压的可转换电源组的sram |
US20100302880A1 (en) * | 2009-06-02 | 2010-12-02 | Mediatek Inc. | Dual power rail word line driver and dual power rail word line driver array |
US20120033520A1 (en) * | 2010-08-04 | 2012-02-09 | Nguyen Huy B | Memory with low voltage mode operation |
CN102831932A (zh) * | 2011-06-14 | 2012-12-19 | 群联电子股份有限公司 | 数据读取方法、存储器控制器及存储器储存装置 |
US20130135944A1 (en) * | 2011-11-30 | 2013-05-30 | International Business Machines Corporation | Dual power supply memory array having a control circuit that dyanmically selects a lower of two supply voltages for bitline pre-charge operations and an associated method |
CN103187100A (zh) * | 2011-12-27 | 2013-07-03 | 美国博通公司 | 量化存储器位单元的读取和写入裕量 |
CN103366831A (zh) * | 2013-07-25 | 2013-10-23 | 上海宏力半导体制造有限公司 | 存储器的检测方法 |
CN103943146A (zh) * | 2014-03-20 | 2014-07-23 | 广东博观科技有限公司 | 一种快速设定目标电压的装置和方法 |
TW201435908A (zh) * | 2013-03-01 | 2014-09-16 | Advanced Risc Mach Ltd | 組合電路及操作此種組合電路的方法 |
US20140313819A1 (en) * | 2013-04-19 | 2014-10-23 | Samsung Electronics Co., Ltd. | System on chip including dual power rail and voltage supply method thereof |
CN104425008A (zh) * | 2013-08-30 | 2015-03-18 | 三星电子株式会社 | 含双电力线的静态随机存取存储器件及其位线预充电方法 |
US20150098267A1 (en) * | 2013-10-03 | 2015-04-09 | Stmicroelectronics International N.V. | Method and Circuit to Enable Wide Supply Voltage Difference in Multi-Supply Memory |
TW201515006A (zh) * | 2013-09-26 | 2015-04-16 | Advanced Risc Mach Ltd | 記憶體裝置與操作該記憶體裝置之方法 |
US20150248928A1 (en) * | 2014-03-03 | 2015-09-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Boost system for dual-port sram |
CN105677527A (zh) * | 2016-02-18 | 2016-06-15 | 苏州无离信息技术有限公司 | 一种自动测量嵌入式存储器最大工作频率的系统及方法 |
CN105989900A (zh) * | 2015-03-05 | 2016-10-05 | 展讯通信(上海)有限公司 | 片上系统芯片及其嵌入式存储器最低工作电压的测量 |
CN106057248A (zh) * | 2016-05-30 | 2016-10-26 | 上海华力微电子有限公司 | 一种验证数据保持能力的系统及方法 |
CN106556793A (zh) * | 2016-11-09 | 2017-04-05 | 上海东软载波微电子有限公司 | 芯片测试系统及测试方法 |
-
2018
- 2018-12-27 CN CN201811610501.6A patent/CN111289884A/zh active Pending
Patent Citations (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1813232A (zh) * | 2003-06-30 | 2006-08-02 | 英特尔公司 | 参考电压发生器 |
US20050049845A1 (en) * | 2003-08-25 | 2005-03-03 | Legend Design Technology, Inc. | Verification and characterization of noise margin in integrated circuit designs |
TW200527441A (en) * | 2003-10-28 | 2005-08-16 | Renesas Tech Corp | Semiconductor memory device |
CN1690724A (zh) * | 2004-04-23 | 2005-11-02 | 冲电气工业株式会社 | 测试半导体器件的电路和方法 |
CN101303888A (zh) * | 2007-02-15 | 2008-11-12 | 意法半导体公司 | 具有电压的可转换电源组的sram |
US20100302880A1 (en) * | 2009-06-02 | 2010-12-02 | Mediatek Inc. | Dual power rail word line driver and dual power rail word line driver array |
US20120033520A1 (en) * | 2010-08-04 | 2012-02-09 | Nguyen Huy B | Memory with low voltage mode operation |
CN102831932A (zh) * | 2011-06-14 | 2012-12-19 | 群联电子股份有限公司 | 数据读取方法、存储器控制器及存储器储存装置 |
US20130135944A1 (en) * | 2011-11-30 | 2013-05-30 | International Business Machines Corporation | Dual power supply memory array having a control circuit that dyanmically selects a lower of two supply voltages for bitline pre-charge operations and an associated method |
CN103187100A (zh) * | 2011-12-27 | 2013-07-03 | 美国博通公司 | 量化存储器位单元的读取和写入裕量 |
TW201435908A (zh) * | 2013-03-01 | 2014-09-16 | Advanced Risc Mach Ltd | 組合電路及操作此種組合電路的方法 |
US20140313819A1 (en) * | 2013-04-19 | 2014-10-23 | Samsung Electronics Co., Ltd. | System on chip including dual power rail and voltage supply method thereof |
CN103366831A (zh) * | 2013-07-25 | 2013-10-23 | 上海宏力半导体制造有限公司 | 存储器的检测方法 |
CN104425008A (zh) * | 2013-08-30 | 2015-03-18 | 三星电子株式会社 | 含双电力线的静态随机存取存储器件及其位线预充电方法 |
TW201515006A (zh) * | 2013-09-26 | 2015-04-16 | Advanced Risc Mach Ltd | 記憶體裝置與操作該記憶體裝置之方法 |
US20170040052A1 (en) * | 2013-10-03 | 2017-02-09 | STMicroelectronics International N.V | Method and Circuit to Enable Wide Supply Voltage Difference in Multi-Supply Memory |
US20150098267A1 (en) * | 2013-10-03 | 2015-04-09 | Stmicroelectronics International N.V. | Method and Circuit to Enable Wide Supply Voltage Difference in Multi-Supply Memory |
US20150248928A1 (en) * | 2014-03-03 | 2015-09-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Boost system for dual-port sram |
CN104900255A (zh) * | 2014-03-03 | 2015-09-09 | 台湾积体电路制造股份有限公司 | 用于双端口sram的升压系统 |
CN103943146A (zh) * | 2014-03-20 | 2014-07-23 | 广东博观科技有限公司 | 一种快速设定目标电压的装置和方法 |
CN105989900A (zh) * | 2015-03-05 | 2016-10-05 | 展讯通信(上海)有限公司 | 片上系统芯片及其嵌入式存储器最低工作电压的测量 |
CN105677527A (zh) * | 2016-02-18 | 2016-06-15 | 苏州无离信息技术有限公司 | 一种自动测量嵌入式存储器最大工作频率的系统及方法 |
CN106057248A (zh) * | 2016-05-30 | 2016-10-26 | 上海华力微电子有限公司 | 一种验证数据保持能力的系统及方法 |
CN106556793A (zh) * | 2016-11-09 | 2017-04-05 | 上海东软载波微电子有限公司 | 芯片测试系统及测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107771273B (zh) | 用于宽带供应噪声环境中的温度检测的环形振荡器 | |
US7616509B2 (en) | Dynamic voltage adjustment for memory | |
US7523373B2 (en) | Minimum memory operating voltage technique | |
US20100293406A1 (en) | Method to calibrate start values for write leveling in a memory system | |
EP1032845A1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
US8278952B2 (en) | Voltage adjusting circuits and voltage adjusting methods | |
JP2002366421A (ja) | メモリ制御回路とメモリ制御方法 | |
CN110928731A (zh) | 一种基于硬件自测模块的dram眼图评估方法 | |
KR102547449B1 (ko) | 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로 | |
CN111289884A (zh) | 一种存储器电压测试的测试装置、芯片及方法 | |
US9945888B2 (en) | On-die measurement technique for I/O DC parameters VOL and VOH | |
CN112382328A (zh) | 内存测试装置以及测试电压调整方法 | |
US6996727B1 (en) | Power supply for universal serial bus interface with programmable bus pullup resistor | |
KR100871698B1 (ko) | 비휘발성 메모리 장치의 고전압 레귤레이터 | |
JP2006514494A (ja) | プログラミング装置によって補聴器をプログラムする方法 | |
US20220238149A1 (en) | Method for performing memory calibration, associated system on chip integrated circuit and non-transitory computer-readable medium | |
CN113193926B (zh) | 测试电路、测试夹具、nb通信模组测试方法和测试系统 | |
US11250903B2 (en) | Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell | |
CN101498746A (zh) | 电压调整电路 | |
KR100813553B1 (ko) | 반도체 메모리 장치의 전압 생성 회로 | |
KR100605602B1 (ko) | 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치 | |
JPH07176185A (ja) | リフレッシュ制御装置 | |
US8120983B2 (en) | Semiconductor device having plurality of operation modes | |
US20220238166A1 (en) | Dynamic trim selection based on operating voltage levels for semiconductor devices and associated methods and systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200616 |