CN105989900A - 片上系统芯片及其嵌入式存储器最低工作电压的测量 - Google Patents
片上系统芯片及其嵌入式存储器最低工作电压的测量 Download PDFInfo
- Publication number
- CN105989900A CN105989900A CN201510098340.7A CN201510098340A CN105989900A CN 105989900 A CN105989900 A CN 105989900A CN 201510098340 A CN201510098340 A CN 201510098340A CN 105989900 A CN105989900 A CN 105989900A
- Authority
- CN
- China
- Prior art keywords
- voltage
- data
- line memory
- chip
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
片上系统芯片及其嵌入式存储器最低工作电压的测量方法及装置，所述片上系统包括：CPU、嵌入式存储器和外围电路，电压调节器输入基准电压，向嵌入式存储器输出测试电压，电压调节器能够连接测试机台；嵌入式存储器连接数据比较器；参考数据产生器连接数据比较器；数据比较器能够连接所述测试机台；状态机连接嵌入式存储器、数据比较器和加法器/减法器，状态机能够连接所述测试机台；加法器/减法器连接电压调节器。本发明在测量片上系统芯片的嵌入式存储器最低工作电压的过程中，采用片上系统芯片内置的电压调节器来向嵌入式存储器提供测试电压，从而大大减少了每次调节测试电压之后等待电压稳定所花费的时间，显著提高了测试效率。
Description
技术领域
本发明涉及集成电路技术领域，特别是涉及一种片上系统芯片及其嵌入式存储器最低工作电压的测量方法及装置。
背景技术
片上系统(System on Chip，System on a Chip，SoC)又称系统级芯片，指的是在单个芯片上集成一个完整的系统，对部分或全部必要的电子电路进行包分组的技术。一个完整的片上系统通常包括CPU(Central Processing Unit，中央处理单元)、嵌入式存储器以及外围电路等。
存储器的最低工作电压是各类产品研发过程中一个重要的参数，对于片上系统，现有技术中通常通过以下方式来测量嵌入式存储器(即片上系统自带的处理器)的最低工作电压。
如图1所示，测试机台直接与嵌入式存储器交互，在某个测试电压下对嵌入式存储器进行写操作和读操作，测试机台将从嵌入式存储器读出的数据与参考数据进行比较，从而判断嵌入式存储器在该测试电压下能否正常工作(如果读出的数据与参考数据一致，则认定嵌入式存储器在该测试电压能够正常工作；反之，如果读出的数据与参考数据不一致，则认定嵌入式存储器在该测试电压不能正常工作)。测试机台调节提供给嵌入式存储器的测试电压，逐渐逼近使得嵌入式存储器能够正常工作与不能正常工作的电压临界值，即为该嵌入式存储器的最低工作电压。
上述现有技术的方案中，在每次测试机台调节提供给嵌入式存储器的测试电压后，需要先等待电压稳定(通常需要几秒的时间)，然后才能在该测试电压下对嵌入式存储器进行写操作和读操作。
由于存储器最低工作电压的测量过程中需要经过几百、几千次甚至是更多次的测试电压调节，因此，整个测量过程中需要花费大量的时间(视测量预期精度的不同，通常需要几十分钟或几小时)用于等待电压稳定，从而导致测量效率过低。
此外，该方法需要将测试机台直接连接嵌入式存储器，数据通道中的管数不少于嵌入式存储器内部的扇入扇出与最大地址数，因而会大大增加片上系统芯片的封装成本。
发明内容
本发明解决的技术问题是：在测量片上系统芯片的嵌入式存储器最低工作电压的过程中，如何减小因测试电压调节后等待电压稳定的时间对测试效率带来的不利影响。
为了解决上述技术问题，本发明实施例提供一种片上系统芯片，包括：CPU、嵌入式存储器和外围电路，其特征在于，电压调节器输入基准电压，向嵌入式存储器输出测试电压，电压调节器能够连接测试机台；嵌入式存储器连接数据比较器；参考数据产生器连接数据比较器；数据比较器能够连接所述测试机台；状态机连接嵌入式存储器、数据比较器和加法器/减法器，状态机能够连接所述测试机台；加法器/减法器连接电压调节器；
其中，所述电压调节器是所述片上系统芯片内置的，所述测试机台是外接的测试机台。
可选的，所述数据比较器、参考数据产生器、状态机和加法器/减法器是所述片上系统芯片内置的。
为了解决上述技术问题，本发明实施例还提供一种片上系统芯片的嵌入式存储器最低工作电压的测量方法，包括：
通过电压调节器向嵌入式存储器提供第一电压，以所述第一电压作为测试电压，所述电压调节器输出的测试电压的电位是可以调节的；
在电压调节器提供的所述第一电压下对所述嵌入式存储器进行写操作；
在电压调节器提供的所述第一电压下对所述嵌入式存储器进行读操作，所述读操作与所述写操作针对嵌入式存储器中相同的存储单元；
通过数据比较器将所述读操作读出的数据与所述参考数据进行比较，判断所述读操作读出的数据与所述参考数据是否相符；
若是，则将电压调节器输出的电压调节为第二电压，所述第二电压小于第一电压；若否，则将电压调节器输出的电压调节为第二电压，所述第二电压大于第一电压；
循环执行上述步骤，直至获得所述嵌入式存储器的最低工作电压；
其中，所述电压调节器是所述片上系统芯片内置的，所述片上系统芯片能够连接外接的测试机台。
可选的，所述数据比较器、参考数据产生器、状态机和加法器/减法器是所述片上系统芯片内置的。
可选的，嵌入式存储器响应于接收到的第一控制信号，对所述嵌入式存储器进行写操作，所述第一控制信号包括：片选信号、时钟信号、写使能信号以及存储器寻址信号；嵌入式存储器响应于接收到的第二控制信号，对所述嵌入式存储器进行读操作，所述第二控制信号包括：片选信号、时钟信号、读使能信号以及存储器寻址信号。
可选的，所述第一控制信号和所述第二控制信号由状态机发出。
可选的，参考数据产生器响应于状态机发出的参考数据使能信号，产生参考数据并送至数据比较器。
可选的，数据比较器响应于由状态机送出的数据比较使能信号，从而进行所述比较；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据一致，数据比较结果状态信号置为“1”；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据不一致，数据比较结果状态信号置为“0”。
可选的，数据比较器将数据比较结果送至所述系统内置的状态机；所述内置的状态机根据接收到的数据比较结果控制状态机向加法器/减法器发出进位使能信号，经由加法器/减法器调节电压调节器输出的测试电压的电位。
可选的，电压调节器输出的测试电压与数据比较器输出的数据比较结果信号还送至所述测试机台。
为了解决上述技术问题，本发明实施例还提供一种片上系统芯片的嵌入式存储器最低工作电压的测量装置，包括：电压提供单元、写操作单元、读操作单元、数据比较单元和电压调节单元；其中：
电压提供单元，用于通过电压调节器向嵌入式存储器提供第一电压，以所述第一电压作为测试电压，所述电压调节器输出的测试电压的电位是可以调节的；
写操作单元，用于在所述电压提供单元执行操作之后，在电压调节器提供的所述第一电压下对所述嵌入式存储器进行写操作；
读操作单元，用于在所述写操作单元执行操作之后，在电压调节器提供的所述第一电压下对所述嵌入式存储器进行读操作，所述读操作与所述写操作针对嵌入式存储器中相同的存储单元；
数据比较单元，用于在所述读操作单元执行操作之后，通过数据比较器将所述读操作读出的数据与所述参考数据进行比较，判断所述读操作读出的数据与所述参考数据是否相符；
电压调节单元，用于在所述数据比较单元执行操作之后，若是，则将电压调节器输出的电压调节为第二电压，所述第二电压小于第一电压；若否，则将电压调节器输出的电压调节为第二电压，所述第二电压大于第一电压；
各单元循环执行操作，直至获得所述嵌入式存储器的最低工作电压；
其中，所述电压调节器是所述片上系统芯片内置的，所述片上系统芯片能够连接外接的测试机台。
可选的，所述数据比较器、参考数据产生器、状态机和加法器/减法器是所述片上系统芯片内置的。
可选的，嵌入式存储器响应于接收到的第一控制信号，对所述嵌入式存储器进行写操作，所述第一控制信号包括：片选信号、时钟信号、写使能信号以及存储器寻址信号；嵌入式存储器响应于接收到的第二控制信号，对所述嵌入式存储器进行读操作，所述第二控制信号包括：片选信号、时钟信号、读使能信号以及存储器寻址信号。
可选的，所述第一控制信号和所述第二控制信号由状态机发出。
可选的，参考数据产生器响应于状态机发出的参考数据使能信号，产生参考数据并送至数据比较器。
可选的，数据比较器响应于由状态机送出的数据比较使能信号，从而进行所述比较；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据一致，数据比较结果状态信号置为“1”；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据不一致，数据比较结果状态信号置为“0”。
可选的，数据比较器将数据比较结果送至所述系统内置的状态机；所述内置的状态机根据接收到的数据比较结果控制状态机向加法器/减法器发出进位使能信号，经由加法器/减法器调节电压调节器输出的测试电压的电位。
可选的，电压调节器输出的测试电压与数据比较器输出的数据比较结果信号还送至所述测试机台。
为了解决上述技术问题，本发明实施例还提供一种片上系统芯片，所述片上系统芯片包括：CPU、嵌入式存储器和外围电路，还包括上述片上系统芯片的嵌入式存储器最低工作电压的测量装置。
与现有技术相比，本发明的技术方案具有以下有益效果：
在测量片上系统芯片的嵌入式存储器最低工作电压的过程中，采用片上系统芯片内置的电压调节器来向嵌入式存储器提供测试电压，从而大大减少了每次调节测试电压之后等待电压稳定所花费的时间(内建的电压调节器每次等待电压稳定的时间通常仅为毫秒级)，显著提高了测试效率。
进一步地，片上系统芯片还内置有数据比较器、参考数据产生器、状态机和加法器/减法器，从而外部的测试机台只需要向状态机指示开始测试、接收数据比较器输出的数据比较结果、以及确定电压调节器输出的测试电压的电位，其他工作则是由该片上系统芯片内置的相关硬件模块来完成。
进一步地，外部的测试机台连接片上系统芯片，而非直接连接嵌入式存储器，从而可以显著减少交互的管脚数量，降低了片上系统芯片的封装成本。
附图说明
图1为现有技术中片上系统芯片的嵌入式存储器最低工作电压测试示意图；
图2为本发明实施例中片上系统芯片的嵌入式存储器最低工作电压测试示意图；
图3为本发明实施例中片上系统芯片的嵌入式存储器最低工作电压的测量方法流程图。
具体实施方式
根据背景技术部分的分析可知，对于片上系统嵌入式存储器最低工作电压的测量，现有技术的方案，在每次测试机台调节提供给嵌入式存储器的测试电压后，需要先等待电压稳定(通常需要几秒的时间)，然后才能在该测试电压下对嵌入式存储器进行写操作和读操作。由于存储器最低工作电压的测量过程中需要经过几百、几千次甚至是更多次的测试电压调节，因此，整个测量过程中需要花费大量的时间(视测量预期精度的不同，通常需要几十分钟或几小时)用于等待电压稳定，从而导致测量效率过低。
此外，该方法需要将测试机台直接连接嵌入式存储器，数据通道中的管数不少于嵌入式存储器内部的扇入扇出与最大地址数，因而会大大增加片上系统芯片的封装成本。
对于现有技术的上述缺陷，发明人经研究后提出了对片上系统芯片的嵌入式存储器采用内建自测试的构想，并具体提供以下实施例。
实施例一提供一种片上系统芯片，该片上系统芯片内置有电压调节器，还可以内置有数据比较器、参考数据产生器、状态机和加法器/减法器，从而能够利用这些新增的硬件模块对该片上系统芯片的嵌入式存储器最低工作电压进行测量。
实施例二提供一种片上系统芯片的嵌入式存储器最低工作电压的测量方法，该测量方法采用实施例一中提供的片上系统芯片对该片上系统芯片的嵌入式存储器最低工作电压进行测量。
实施例三提供一种片上系统芯片的嵌入式存储器最低工作电压的测量装置，该测量装置是与实施二的测量方法对应的软件程序，该软件程序采用实施例一中提供的片上系统芯片对该片上系统芯片的嵌入式存储器最低工作电压进行测量。
实施例四提供一种片上系统芯片，该片上系统芯片内置有电压调节器，还可以内置有数据比较器、参考数据产生器、状态机和加法器/减法器，从而可以利用这些新增的硬件模块对该片上系统芯片的嵌入式存储器最低工作电压进行测量，该片上系统芯片中安装有实施例三中提供的软件程序。
为使本领域技术人员更好地理解和实现本发明，以下参照附图，通过具体实施例进行详细说明。
实施例一
如下所述，本发明实施例提供一种片上系统芯片。
所述片上系统芯片包括：CPU、嵌入式存储器和外围电路，与现有技术的不同之处在于，内置有电压调节器，还可以内置有数据比较器、参考数据产生器、状态机和加法器/减法器。
如图2所示，各硬件模块连接关系如下：电压调节器输入基准电压，向嵌入式存储器输出测试电压，电压调节器能够连接外部的测试机台；嵌入式存储器连接数据比较器；参考数据产生器连接数据比较器；数据比较器能够连接所述测试机台；状态机连接嵌入式存储器、数据比较器和加法器/减法器，状态机能够连接所述测试机台；加法器/减法器连接电压调节器。
本实施例所提供的片上系统芯片能够对该片上系统芯片的嵌入式存储器最低工作电压进行内建式自动测量。
在测量该片上系统芯片的嵌入式存储器最低工作电压的过程中，外部的测试机台只需要向状态机指示开始测试、接收数据比较器输出的数据比较结果、以及确定电压调节器输出的测试电压的电位，其他工作则是由该片上系统芯片内置的相关硬件模块(前述的电压调节器、数据比较器、参考数据产生器、状态机和加法器/减法器)来完成。
上述新增的各硬件模块的主要功能如下：
电压调节器：接收输入的基准电压(该基准电压可以由测试机台提供)，向嵌入式存储器输出测试电压，并将测试电压送至测试机台，电压调节器输出的测试电压的电位是可以调节的。
数据比较器：接收状态机送入的数据比较使能信号，接收从嵌入式存储器读出的数据，接收参考数据比较器送入的参考数据，将从嵌入式存储器读出的数据与参考数据进行比较，送出数据比较结果到测试机台与状态机。
参考数据产生器：接收状态机送入的参考数据使能信号，产生参考数据并送至数据比较器。
状态机：接收测试机台送入的时钟信号、开始信号、以及数据比较结果；产生控制信号(如片选信号、时钟信号、写使能信号、读使能信号等)控制存储器的写操作与读操作；产生参考数据使能信号控制参考数据产生器；产生进位使能信号控制加法器/减法器。
加法器/减法器：接收状态机送入的进位使能信号，产生用于调节电压调节器可选择位，从而调节电压调节器输出电压的电位。
需要说明的是：电压调节器、数据比较器、参考数据产生器、状态机和加法器/减法器均为现有的硬件模块，但现有技术中的片上系统芯片中通常并不包括上述硬件模块或并未采用上述连接关系，本实施例在片上系统芯片中设置了电压调节器、数据比较器、参考数据产生器、状态机和加法器/减法器，并以上述连接关系相连接，从而该片上系统芯片可以利用这些硬件模块对该片上系统芯片的嵌入式存储器最低工作电压进行测量。
如前所述，现有技术在每次测试机台调节提供给嵌入式存储器的测试电压后，需要先等待电压稳定(通常需要几秒的时间)，然后才能在该测试电压下对嵌入式存储器进行写操作和读操作。
而本实施例在测量片上系统芯片的嵌入式存储器最低工作电压的过程中，采用片上系统芯片内置的电压调节器来向嵌入式存储器提供测试电压，从而大大减少了每次调节测试电压之后等待电压稳定所花费的时间(内建的电压调节器每次等待电压稳定的时间通常仅为毫秒级)，显著提高了测试效率。
进一步地，片上系统芯片还内置有数据比较器、参考数据产生器、状态机和加法器/减法器，从而外接的测试机台只需要向状态机指示开始测试、接收数据比较器输出的数据比较结果、以及确定电压调节器输出的测试电压的电位，其他工作则是由该片上系统芯片内置的相关硬件模块来完成。
进一步地，外接的测试机台连接片上系统芯片，而非直接连接嵌入式存储器，从而可以显著减少交互的管脚数量，降低了片上系统芯片的封装成本。
实施例二
如下所述，本发明实施例提供一种片上系统芯片的嵌入式存储器最低工作电压的测量方法。
首先，本实施例中的片上系统芯片的嵌入式存储器最低工作电压的测量方法的实现，对于片上系统芯片本身有一定的要求。
具体地，所述片上系统芯片包括：CPU、嵌入式存储器和外围电路，与现有技术的不同之处在于，内置有电压调节器，还可以内置有数据比较器、参考数据产生器、状态机和加法器/减法器。
如图2所示，各硬件模块连接关系如下：电压调节器输入基准电压，向嵌入式存储器输出测试电压，电压调节器连接外部的测试机台；嵌入式存储器连接数据比较器；参考数据产生器连接数据比较器；数据比较器连接所述测试机台；所述测试机台连接状态机；状态机连接嵌入式存储器、数据比较器和加法器/减法器；加法器/减法器连接电压调节器。
参照图3所示的片上系统芯片的嵌入式存储器最低工作电压的测量方法流程图，以下通过具体步骤进行详细说明：
S301，通过电压调节器向嵌入式存储器提供第一电压。
在测试过程中，电压调节器作为嵌入式存储器的电源，向嵌入式存储器提供测试电压，电压调节器输出的测试电压的电位是可以调节的。
在具体实施中，可以由外部的测试机台通过状态机向内置硬件测试系统发出测试使能信号与时钟信号，使得系统内部嵌入式存储器最低工作电压测试动作开始。
在具体实施中，可以由数据比较器输出的比较结果信号通过状态机向加法器/减法器发出进位使能信号，从而经由加法器/减法器来调节电压调节器输出电压的电位。
在具体实施中，电压调节器输出的测试电压与数据比较器输出结果信号还可以送至所述测试机台，从而所述测试机台可以以此确定电压调节器输出的测试电压的电位。
假定先以第一电压作为测试电压，测试嵌入式存储器在第一电压下能否正常工作。
S302，在电压调节器提供的所述第一电压下对所述嵌入式存储器进行写操作。
嵌入式存储器响应于接收到的第一控制信号，对所述嵌入式存储器进行写操作。其中，所述第一控制信号具体可以包括：片选信号、时钟信号、写使能信号以及存储器寻址信号。
在具体实施中，所述第一控制信号可以由状态机发出。
S303，在电压调节器提供的所述第一电压下对所述嵌入式存储器进行读操作。
所述读操作与所述写操作针对嵌入式存储器中相同的存储单元。
嵌入式存储器响应于接收到的第二控制信号，对所述嵌入式存储器进行读操作。其中，所述第二控制信号具体可以包括：片选信号、时钟信号、读使能信号以及存储器寻址信号。
在具体实施中，所述第二控制信号可以由状态机发出。
S304，通过数据比较器将所述读操作读出的数据与所述参考数据进行比较，判断所述读操作读出的数据与所述参考数据是否相符。
一方面，从嵌入式存储器读出的数据输出给数据比较器，另一方面，由参考信号产生器产生参考数据，并将参考数据送至数据比较器。
在具体实施中，参考数据产生器可以响应于状态机发出的参考数据使能信号，产生参考数据并送至数据比较器。
数据比较器将所述读操作读出的数据与所述参考数据进行比较，判断两者是否相符，从而决定后续应当在更低的电压下进行测试、还是在更高的电压下进行测试、还是此前的测试已经足以确定所述嵌入式存储器的最低工作电压。
在具体实施中，数据比较器可以响应于由状态机送出的数据比较使能信号，从而进行所述比较；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据一致，数据比较结果状态信号置为“1”；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据不一致，数据比较结果状态信号置为“0”。
S305，若是，则将电压调节器输出的电压调节为第二电压，所述第二电压小于第一电压。
S306，若否，则将电压调节器输出的电压调节为第二电压，所述第二电压大于第一电压。
若所述读操作读出的数据与所述参考数据相符，则说明嵌入式存储器在第一电压下能够正常工作，该嵌入式存储器的最低工作电压小于第一电压，因此，后续在更低的电压下进行测试。
反之，若所述读操作读出的数据与所述参考数据不相符，则说明嵌入式存储器在第一电压下不能正常工作，该嵌入式存储器的最低工作电压大于第一电压，因此，后续在更高的电压下进行测试。
在具体实施中，数据比较器可以先将数据比较结果送至所述内置的状态机，再由所述内置的状态机根据接收到的数据比较结果控制加法器/减法器。
所述内置的状态机根据接收到的数据比较结果向加法器/减法器发出进位使能信号，从而经由加法器/减法器调节电压调节器输出的测试电压的电位。
所述测试机台根据接收到的数据比较结果控制状态机向加法器/减法器发出进位使能信号，从而经由加法器/减法器调节电压调节器输出的测试电压的电位。
循环执行上述步骤，直至获得使得所述嵌入式存储器能够正常工作与不能正常工作的电压临界值，该电压临界值即为所述嵌入式存储器的最低工作电压。
在测量嵌入式存储器最低工作电压的过程中，通常需要经过几百、几千次甚至是更多次的上述循环，具体可以通过一些现有的数学算法来逼近最低工作电压的实际值，视测量预期精度的不同，所需的循环次数也会有所不同。
如前所述，现有技术在每次测试机台调节提供给嵌入式存储器的测试电压后，需要先等待电压稳定(通常需要几秒的时间)，然后才能在该测试电压下对嵌入式存储器进行写操作和读操作。
而本实施例在测量片上系统芯片的嵌入式存储器最低工作电压的过程中，采用片上系统芯片内置的电压调节器来向嵌入式存储器提供测试电压，从而大大减少了每次调节测试电压之后等待电压稳定所花费的时间(内建的电压调节器每次等待电压稳定的时间通常仅为毫秒级)，显著提高了测试效率。
进一步地，片上系统芯片还内置有数据比较器、参考数据产生器、状态机和加法器/减法器，从而外接的测试机台只需要向状态机指示开始测试、接收数据比较器输出的数据比较结果、以及确定电压调节器输出的测试电压的电位，其他工作则是由该片上系统芯片内置的相关硬件模块来完成。
进一步地，外接的测试机台连接片上系统芯片，而非直接连接嵌入式存储器，从而可以显著减少交互的管脚数量，降低了片上系统芯片的封装成本。
在具体实施中，测试者通过观测测试机台数据比较结果信号的状态跳变以及跳变时对应的电压调节器输出的测试电压数值来判定嵌入式存储器的最低工作电压。
在具体实施中，测试者通过观测测试机台数据比较结果信号的状态跳变有以下第一种可能情形：如果在电压调节器输出第一电压时，数据比较器输出的数据比较结果信号为“1”，表示嵌入式存储其在电压调节器输出第一电压时读写操作正常，当内置状态机控制加法器/减法器逐步降低电压调节器输出电压后，数据比较器输出的数据比较结果信号会由“1”变“0”，此时从外部测试机台读出的电压调节器的输出电压即为该嵌入式存储器的最低工作电压。
在具体实施中，测试者通过观测测试机台数据比较结果信号的状态跳变有以下第二种可能情形：如果在电压调节器输出第一电压时，数据比较器输出的数据比较结果信号为“0”，表示嵌入式存储其在电压调节器输出第一电压时读写操作错误，当内置状态机控制加法器/减法器逐步增加电压调节器输出电压后，数据比较器输出的数据比较结果信号会由“0”变“1”，此时从外部测试机台读出的电压调节器的输出电压即为该嵌入式存储器的最低工作电压。
实施例三
如下所述，本发明实施例提供一种片上系统芯片的嵌入式存储器最低工作电压的测量装置。
所述片上系统芯片的嵌入式存储器最低工作电压的测量装置包括：电压提供单元、写操作单元、读操作单元、数据比较单元和电压调节单元；其中各单元的主要功能如下：
电压提供单元，用于通过电压调节器向嵌入式存储器提供第一电压，以所述第一电压作为测试电压，所述电压调节器输出的测试电压的电位是可以调节的；
写操作单元，用于在所述电压提供单元执行操作之后，在电压调节器提供的所述第一电压下对所述嵌入式存储器进行写操作；
读操作单元，用于在所述写操作单元执行操作之后，在电压调节器提供的所述第一电压下对所述嵌入式存储器进行读操作，所述读操作与所述写操作针对嵌入式存储器中相同的存储单元；
数据比较单元，用于在所述读操作单元执行操作之后，通过数据比较器将所述读操作读出的数据与所述参考数据进行比较，判断所述读操作读出的数据与所述参考数据是否相符；
电压调节单元，用于在所述数据比较单元执行操作之后，若是，则将电压调节器输出的电压调节为第二电压，所述第二电压小于第一电压；若否，则将电压调节器输出的电压调节为第二电压，所述第二电压大于第一电压；
各单元循环执行操作，直至获得所述嵌入式存储器的最低工作电压；
其中，所述电压调节器是所述片上系统芯片内置的，所述片上系统芯片能够连接外接的测试机台。
通过以上对技术方案的描述可以看出：本实施例中，在测量片上系统芯片的嵌入式存储器最低工作电压的过程中，采用片上系统芯片内置的电压调节器来向嵌入式存储器提供测试电压，从而大大减少了每次调节测试电压之后等待电压稳定所花费的时间(内建的电压调节器每次等待电压稳定的时间通常仅为毫秒级)，显著提高了测试效率。
在具体实施中，所述数据比较器、参考数据产生器、状态机和加法器/减法器可以是所述片上系统芯片内置的。
通过以上对技术方案的描述可以看出：本实施例中，片上系统芯片还内置有数据比较器、参考数据产生器、状态机和加法器/减法器，从而外接的测试机台只需要向状态机指示开始测试、接收数据比较器输出的数据比较结果、以及确定电压调节器输出的测试电压的电位，其他工作则是由该片上系统芯片内置的相关硬件模块来完成。
进一步地，外接的测试机台连接片上系统芯片，而非直接连接嵌入式存储器，从而可以显著减少交互的管脚数量，降低了片上系统芯片的封装成本。
在具体实施中，嵌入式存储器可以响应于接收到的第一控制信号，对所述嵌入式存储器进行写操作，所述第一控制信号包括：片选信号、时钟信号、写使能信号以及存储器寻址信号；嵌入式存储器可以响应于接收到的第二控制信号，对所述嵌入式存储器进行读操作，所述第二控制信号包括：片选信号、时钟信号、读使能信号以及存储器寻址信号。
在具体实施中，所述第一控制信号和所述第二控制信号可以由状态机发出。
在具体实施中，参考数据产生器可以响应于状态机发出的参考数据使能信号，产生参考数据并送至数据比较器。
在具体实施中，数据比较器可以响应于由状态机送出的数据比较使能信号，从而进行所述比较；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据一致，数据比较结果状态信号置为“1”；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据不一致，数据比较结果状态信号置为“0”。
在具体实施中，数据比较器可以将数据比较结果送至所述内置状态机，所述内置状态机可以根据接收到的数据比较结果向加法器/减法器发出进位使能信号，经由加法器/减法器调节电压调节器输出的测试电压的电位。
在具体实施中，电压调节器输出的测试电压与数据比较器输出的比较结果信号还可以送至所述测试机台。
在具体实施中，测试者通过观测测试机台数据比较结果信号的状态跳变以及跳变时对应的电压调节器输出的测试电压数值来判定嵌入式存储器的最低工作电压。
在具体实施中，测试者通过观测测试机台数据比较结果信号的状态跳变有以下第一种可能情形：如果在电压调节器输出第一电压时，数据比较器输出的数据比较结果信号为“1”，表示嵌入式存储其在电压调节器输出第一电压时读写操作正常，当内置状态机控制加法器/减法器逐步降低电压调节器输出电压后，数据比较器输出的数据比较结果信号会由“1”变“0”，此时从外部测试机台读出的电压调节器的输出电压即为该嵌入式存储器的最低工作电压。
在具体实施中，测试者通过观测测试机台数据比较结果信号的状态跳变有以下第二种可能情形：如果在电压调节器输出第一电压时，数据比较器输出的数据比较结果信号为“0”，表示嵌入式存储其在电压调节器输出第一电压时读写操作错误，当内置状态机控制加法器/减法器逐步增加电压调节器输出电压后，数据比较器输出的数据比较结果信号会由“0”变“1”，此时从外部测试机台读出的电压调节器的输出电压即为该嵌入式存储器的最低工作电压。
实施例四
如下所述，本发明实施例提供一种片上系统芯片。
所述片上系统芯片包括：CPU、嵌入式存储器和外围电路。
与现有技术的不同之处在于，该片上系统芯片还包括：电压调节器、数据比较器、参考数据产生器、状态机和加法器/减法器，还包括如本发明实施例中所提供的片上系统芯片的嵌入式存储器最低工作电压的测量装置。因而该片上系统芯片在测量片上系统芯片的嵌入式存储器最低工作电压的过程中，采用片上系统芯片内置的电压调节器来向嵌入式存储器提供测试电压，从而大大减少了每次调节测试电压之后等待电压稳定所花费的时间(内建的电压调节器每次等待电压稳定的时间通常仅为毫秒级)，显著提高了测试效率。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种片上系统芯片，包括：CPU、嵌入式存储器和外围电路，其特征在于，电压调节器输入基准电压，向嵌入式存储器输出测试电压，电压调节器能够连接测试机台；嵌入式存储器连接数据比较器；参考数据产生器连接数据比较器；数据比较器能够连接所述测试机台；状态机连接嵌入式存储器、数据比较器和加法器/减法器，状态机能够连接所述测试机台；加法器/减法器连接电压调节器；
其中，所述电压调节器是所述片上系统芯片内置的，所述测试机台是外部的测试机台。
2.如权利要求1所述的片上系统芯片，其特征在于，所述数据比较器、参考数据产生器、状态机和加法器/减法器是所述片上系统芯片内置的。
3.一种片上系统芯片的嵌入式存储器最低工作电压的测量方法，其特征在于，包括：
通过电压调节器向嵌入式存储器提供第一电压，以所述第一电压作为测试电压，所述电压调节器输出的测试电压的电位是可以调节的；
在电压调节器提供的所述第一电压下对所述嵌入式存储器进行写操作；
在电压调节器提供的所述第一电压下对所述嵌入式存储器进行读操作，所述读操作与所述写操作针对嵌入式存储器中相同的存储单元；
通过数据比较器将所述读操作读出的数据与所述参考数据进行比较，判断所述读操作读出的数据与所述参考数据是否相符；
若是，则将电压调节器输出的电压调节为第二电压，所述第二电压小于第一电压；若否，则将电压调节器输出的电压调节为第二电压，所述第二电压大于第一电压；
循环执行上述步骤，直至获得所述嵌入式存储器的最低工作电压；
其中，所述电压调节器是所述片上系统芯片内置的，所述片上系统芯片能够连接外部的测试机台。
4.如权利要求3所述的片上系统芯片的嵌入式存储器最低工作电压的测量方法，其特征在于，所述数据比较器、参考数据产生器、状态机和加法器/减法器是所述片上系统芯片内置的。
5.如权利要求3所述的片上系统芯片的嵌入式存储器最低工作电压的测量方法，其特征在于，嵌入式存储器响应于接收到的第一控制信号，对所述嵌入式存储器进行写操作，所述第一控制信号包括：片选信号、时钟信号、写使能信号以及存储器寻址信号；嵌入式存储器响应于接收到的第二控制信号，对所述嵌入式存储器进行读操作，所述第二控制信号包括：片选信号、时钟信号、读使能信号以及存储器寻址信号。
6.如权利要求5所述的片上系统芯片的嵌入式存储器最低工作电压的测量方法，其特征在于，所述第一控制信号和所述第二控制信号由状态机发出。
7.如权利要求3所述的片上系统芯片的嵌入式存储器最低工作电压的测量方法，其特征在于，参考数据产生器响应于状态机发出的参考数据使能信号，产生参考数据并送至数据比较器。
8.如权利要求3所述的片上系统芯片的嵌入式存储器最低工作电压的测量方法，其特征在于，数据比较器响应于由状态机送出的数据比较使能信号，从而进行所述比较；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据一致，数据比较结果状态信号置为“1”；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据不一致，数据比较结果状态信号置为“0”。
9.如权利要求3所述的片上系统芯片的嵌入式存储器最低工作电压的测量方法，其特征在于，数据比较器将数据比较结果送至所述系统内置的状态机；所述内置的状态机根据接收到的数据比较结果控制状态机向加法器/减法器发出进位使能信号，经由加法器/减法器调节电压调节器输出的测试电压的电位。
10.如权利要求3所述的片上系统芯片的嵌入式存储器最低工作电压的测量方法，其特征在于，电压调节器输出的测试电压与数据比较器输出的数据比较结果信号还送至所述测试机台。
11.一种片上系统芯片的嵌入式存储器最低工作电压的测量装置，其特征在于，包括：电压提供单元、写操作单元、读操作单元、数据比较单元和电压调节单元；其中：
电压提供单元，用于通过电压调节器向嵌入式存储器提供第一电压，以所述第一电压作为测试电压，所述电压调节器输出的测试电压的电位是可以调节的；
写操作单元，用于在所述电压提供单元执行操作之后，在电压调节器提供的所述第一电压下对所述嵌入式存储器进行写操作；
读操作单元，用于在所述写操作单元执行操作之后，在电压调节器提供的所述第一电压下对所述嵌入式存储器进行读操作，所述读操作与所述写操作针对嵌入式存储器中相同的存储单元；
数据比较单元，用于在所述读操作单元执行操作之后，通过数据比较器将所述读操作读出的数据与所述参考数据进行比较，判断所述读操作读出的数据与所述参考数据是否相符；
电压调节单元，用于在所述数据比较单元执行操作之后，若是，则将电压调节器输出的电压调节为第二电压，所述第二电压小于第一电压；若否，则将电压调节器输出的电压调节为第二电压，所述第二电压大于第一电压；
各单元循环执行操作，直至获得所述嵌入式存储器的最低工作电压；
其中，所述电压调节器是所述片上系统芯片内置的，所述片上系统芯片能够连接外部的测试机台。
12.如权利要求11所述的片上系统芯片的嵌入式存储器最低工作电压的测量装置，其特征在于，所述数据比较器、参考数据产生器、状态机和加法器/减法器是所述片上系统芯片内置的。
13.如权利要求11所述的片上系统芯片的嵌入式存储器最低工作电压的测量装置，其特征在于，嵌入式存储器响应于接收到的第一控制信号，对所述嵌入式存储器进行写操作，所述第一控制信号包括：片选信号、时钟信号、写使能信号以及存储器寻址信号；嵌入式存储器响应于接收到的第二控制信号，对所述嵌入式存储器进行读操作，所述第二控制信号包括：片选信号、时钟信号、读使能信号以及存储器寻址信号。
14.如权利要求13所述的片上系统芯片的嵌入式存储器最低工作电压的测量装置，其特征在于，所述第一控制信号和所述第二控制信号由状态机发出。
15.如权利要求11所述的片上系统芯片的嵌入式存储器最低工作电压的测量装置，其特征在于，参考数据产生器响应于状态机发出的参考数据使能信号，产生参考数据并送至数据比较器。
16.如权利要求11所述的片上系统芯片的嵌入式存储器最低工作电压的测量装置，其特征在于，数据比较器响应于由状态机送出的数据比较使能信号，从而进行所述比较；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据一致，数据比较结果状态信号置为“1”；当从嵌入式存储器读出的数据与参考数据产生器输出的预期数据不一致，数据比较结果状态信号置为“0”。
17.如权利要求11所述的片上系统芯片的嵌入式存储器最低工作电压的测量装置，其特征在于，数据比较器将数据比较结果送至所述系统内置的状态机；所述内置的状态机根据接收到的数据比较结果控制状态机向加法器/减法器发出进位使能信号，经由加法器/减法器调节电压调节器输出的测试电压的电位。
18.如权利要求11所述的片上系统芯片的嵌入式存储器最低工作电压的测量装置，其特征在于，电压调节器输出的测试电压与数据比较器输出的数据比较结果信号还送至所述测试机台。
19.一种片上系统芯片，所述片上系统芯片包括：CPU、嵌入式存储器和外围电路，其特征在于，还包括电压调节器、数据比较器、参考数据产生器、状态机和加法器/减法器，还包括如权利要求11至18中任一项所述的片上系统芯片的嵌入式存储器最低工作电压的测量装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510098340.7A CN105989900B (zh) | 2015-03-05 | 2015-03-05 | 片上系统芯片及其嵌入式存储器最低工作电压的测量 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510098340.7A CN105989900B (zh) | 2015-03-05 | 2015-03-05 | 片上系统芯片及其嵌入式存储器最低工作电压的测量 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105989900A true CN105989900A (zh) | 2016-10-05 |
| CN105989900B CN105989900B (zh) | 2019-06-07 |
Family
ID=57039671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510098340.7A Active CN105989900B (zh) | 2015-03-05 | 2015-03-05 | 片上系统芯片及其嵌入式存储器最低工作电压的测量 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105989900B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109062743A (zh) * | 2018-07-18 | 2018-12-21 | 建荣半导体（深圳）有限公司 | 一种实现SoC芯片低压实时检测的系统及其检测方法 |
| CN110956998A (zh) * | 2019-12-02 | 2020-04-03 | 江苏芯盛智能科技有限公司 | 一种存储器测试装置与系统 |
| CN111289884A (zh) * | 2018-12-27 | 2020-06-16 | 展讯通信（上海）有限公司 | 一种存储器电压测试的测试装置、芯片及方法 |
| CN111289873A (zh) * | 2019-05-10 | 2020-06-16 | 展讯通信（上海）有限公司 | 芯片测试方法、芯片参数设置方法及芯片 |
| CN112835842A (zh) * | 2021-03-05 | 2021-05-25 | 深圳市汇顶科技股份有限公司 | 端序处理方法、电路、芯片以及电子终端 |
| CN115598406A (zh) * | 2022-11-15 | 2023-01-13 | 武汉凌久微电子有限公司（Cn） | 一种基于状态机的低功耗电压监测方法及系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315293A (zh) * | 2008-06-20 | 2008-12-03 | 南京农业大学 | 基于DSP的ZigBee网络的农田数据流处理系统 |
| US20090116290A1 (en) * | 2006-08-25 | 2009-05-07 | Micron Technology, Inc. | Methods and apparatuses relating to automatic cell threshold voltage measurement |
| CN101743598A (zh) * | 2007-07-13 | 2010-06-16 | 飞思卡尔半导体公司 | 用于存储器的动态电压调节 |
| CN202216989U (zh) * | 2011-08-24 | 2012-05-09 | 山东艾诺仪器有限公司 | 基于fifo结构总线控制方式的直流电子负载 |
| US20140040692A1 (en) * | 2012-08-06 | 2014-02-06 | Texas Instruments, Incorporated | Error prediction in logic and memory devices |
| CN203455841U (zh) * | 2013-09-10 | 2014-02-26 | 浪潮集团有限公司 | 一种基于fpga的pcie转psram桥 |
-
2015
- 2015-03-05 CN CN201510098340.7A patent/CN105989900B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090116290A1 (en) * | 2006-08-25 | 2009-05-07 | Micron Technology, Inc. | Methods and apparatuses relating to automatic cell threshold voltage measurement |
| CN101743598A (zh) * | 2007-07-13 | 2010-06-16 | 飞思卡尔半导体公司 | 用于存储器的动态电压调节 |
| CN101315293A (zh) * | 2008-06-20 | 2008-12-03 | 南京农业大学 | 基于DSP的ZigBee网络的农田数据流处理系统 |
| CN202216989U (zh) * | 2011-08-24 | 2012-05-09 | 山东艾诺仪器有限公司 | 基于fifo结构总线控制方式的直流电子负载 |
| US20140040692A1 (en) * | 2012-08-06 | 2014-02-06 | Texas Instruments, Incorporated | Error prediction in logic and memory devices |
| CN203455841U (zh) * | 2013-09-10 | 2014-02-26 | 浪潮集团有限公司 | 一种基于fpga的pcie转psram桥 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109062743A (zh) * | 2018-07-18 | 2018-12-21 | 建荣半导体（深圳）有限公司 | 一种实现SoC芯片低压实时检测的系统及其检测方法 |
| CN109062743B (zh) * | 2018-07-18 | 2021-12-28 | 建荣半导体（深圳）有限公司 | 一种实现SoC芯片低压实时检测的系统及其检测方法 |
| CN111289884A (zh) * | 2018-12-27 | 2020-06-16 | 展讯通信（上海）有限公司 | 一种存储器电压测试的测试装置、芯片及方法 |
| CN111289873A (zh) * | 2019-05-10 | 2020-06-16 | 展讯通信（上海）有限公司 | 芯片测试方法、芯片参数设置方法及芯片 |
| CN110956998A (zh) * | 2019-12-02 | 2020-04-03 | 江苏芯盛智能科技有限公司 | 一种存储器测试装置与系统 |
| CN110956998B (zh) * | 2019-12-02 | 2022-01-04 | 江苏芯盛智能科技有限公司 | 一种存储器测试装置与系统 |
| CN112835842A (zh) * | 2021-03-05 | 2021-05-25 | 深圳市汇顶科技股份有限公司 | 端序处理方法、电路、芯片以及电子终端 |
| CN112835842B (zh) * | 2021-03-05 | 2024-04-30 | 深圳市汇顶科技股份有限公司 | 端序处理方法、电路、芯片以及电子终端 |
| CN115598406A (zh) * | 2022-11-15 | 2023-01-13 | 武汉凌久微电子有限公司（Cn） | 一种基于状态机的低功耗电压监测方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105989900B (zh) | 2019-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105989900A (zh) | 片上系统芯片及其嵌入式存储器最低工作电压的测量 | |
| CN109346119B (zh) | 一种半导体存储器老化测试核心板 | |
| US20060200714A1 (en) | Test equipment for semiconductor | |
| KR101370728B1 (ko) | 테스트 장치 | |
| US20110078525A1 (en) | Method and Apparatus of ATE IC Scan Test Using FPGA-Based System | |
| US6883128B2 (en) | PC and ATE integrated chip test equipment | |
| CN106597250A (zh) | 一种可编程逻辑器件测试方法及设备 | |
| JP2005181222A (ja) | 半導体装置の製造方法 | |
| CN116719684B (zh) | 一种3d封装的芯片测试系统 | |
| CN112595966A (zh) | 一种基于IEEE标准Chiplet电路测试方法 | |
| US20020066056A1 (en) | Testing board for semiconductor memory, method of testing semiconductor memory and method of manufacturing semiconductor memory | |
| JP4334463B2 (ja) | 半導体集積回路のテスト装置および方法 | |
| US20020163351A1 (en) | Method for producing test patterns for testing an integrated circuit | |
| US9244115B1 (en) | Test engine for integrated circuit chip testing | |
| CN110928731B (zh) | 一种基于硬件自测模块的dram眼图评估方法 | |
| KR20160145107A (ko) | 테스트 기기 보호 회로 | |
| CN116153384A (zh) | 芯片测试装置 | |
| CN108877868A (zh) | 并行芯片测试装置及测试方法 | |
| US10127996B2 (en) | Test circuit for memory device and semiconductor integrated device including the test circuit | |
| US5511162A (en) | Automatic LSI testing apparatus using expert system | |
| TW201522999A (zh) | 使用測試向量測試連接插槽之系統及其方法 | |
| TWI392884B (zh) | 多晶片封裝體之測試方法及測試電路 | |
| CN112147482A (zh) | 一种并行测试系统及其测试方法 | |
| US7653852B2 (en) | Semiconductor device and method of adding tester circuit for the same | |
| CN115825797A (zh) | 一种供电性能测试方法及相关组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |