CN111223436A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种阵列基板、显示面板及显示装置。该阵列基板的第一组数据线在异形端部与第二边缘之间延伸，第二组数据线在主体段与第二边缘之间延伸；第一组数据线电连接第一静电释放电路，第一静电释放电路设置在第二边缘远离第一边缘且在列方向上与异形端部对应；第一组数据线的各数据线通过第一输出线与驱动电路电连接；第一输出线包括相互连接的第一端部、过渡段及第二端部，第一端部及第二端部沿列方向上延伸，过渡段沿行方向弯折延伸，过渡段包括至少两个相互电连接的子过渡段，其中一个子过渡段沿显示区指向驱动电路的方向延伸，另一个子过渡段沿驱动电路指向显示区的方向延伸。根据本申请实施例，能够实现阵列基板的窄边框化。

Description

阵列基板、显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的发展，用户的需求越来越多样化、个性化。传统的矩形阵列基板已经难以满足用户的多样化的显示需求。因而异形基板逐渐成为显示技术的一个发展方向。

异形基板的异形区域的空间紧张，目前通常将异形区域的信号线对应的静电释放电路与驱动电路同侧设置，导致需要增加驱动电路所在侧的边框尺寸才能放置下静电释放电路，无法实现该侧的窄边框需求。

申请内容

为了解决上述技术问题，本申请实施例提供了一种阵列基板、显示面板及显示装置。

第一方面，本申请实施例提供一种阵列基板，具有显示区和非显示区，非显示区至少部分围绕显示区，显示区具有在列方向上相对的第一边缘和第二边缘，其中第一边缘在自身延伸方向上具有相继分布的异形端部和主体段，阵列基板包括：

数据线，包括第一组数据线与第二组数据线，第一组数据线在异形端部与第二边缘之间延伸，第二组数据线在主体段与第二边缘之间延伸；

静电释放电路，在非显示区与数据线电连接设置，静电释放电路包括与第一组数据线连接的第一静电释放电路，第一静电释放电路设置在第二边缘远离第一边缘一侧且在列方向上与异形端部对应；

驱动电路，在非显示区与第一静电释放电路同侧设置，第一组数据线的各数据线通过一根第一输出线与驱动电路电连接；

其中，第一输出线包括相互连接的第一端部、过渡段及第二端部，第一端部及第二端部沿列方向上延伸，过渡段沿行方向弯折延伸，过渡段包括至少两个相互电连接的子过渡段，其中一个子过渡段沿显示区指向驱动电路的方向延伸，另一个子过渡段沿驱动电路指向显示区的方向延伸。

第二方面，本申请实施例提供一种显示面板，包括第一方面的技术方案中的阵列基板。

第三方面，本申请实施例提供一种显示装置，包括第二方面的技术方案中的显示面板。

根据本申请实施例提供的阵列基板，一方面，异形端部对应异形显示区，异形显示区内的第一组数据线对应的第一静电释放电路设置为与驱动电路同侧，避免在异形端部周边设置静电释放电路，能够实现阵列基板上边框的窄边框化。另一方面，第一组数据线通过第一输出线与驱动电路电连接，第一输出线中的过渡段包括至少两个相互电连接的子过渡段，其中一个子过渡段沿显示区指向驱动电路的方向延伸，另一个子过渡段沿驱动电路指向显示区的方向延伸。两个延伸方向不同的子过渡段能够充分利用下边框的空间，与下边框处未设置静电释放电路相比，可以不用额外增加下边框的尺寸，也能将第一静电释放电路及第一输出线放置下，能够实现阵列基板的下边框的窄边框化。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出根据本申请一种实施例提供的阵列基板的俯视示意图；

图2示出根据本申请一种实施例提供的图1中Q区域的放大示意图；

图3示出根据本申请又一种实施例提供的图1中Q区域的放大示意图；

图4示出根据本申请又一种实施例提供的阵列基板的俯视示意图；

图5示出根据本申请一种实施例提供的图4中W区域的放大示意图；

图6示出根据本申请又一种实施例提供的阵列基板的俯视示意图；

图7示出根据本申请一种实施例提供的图1中BB向的剖视结构示意图；

图8示出根据本申请一种实施例提供的静电释放电路的等效电路示意图；

图9示出根据本申请又一种实施例提供的阵列基板的俯视示意图。

附图标记说明：

100-阵列基板；AA-显示区；NA-非显示区；S1-第一边缘；S2-第二边缘；S10-异形端部；S20-主体段；S21-异形弯曲段；S22-直线段；

10-数据线；11-第一组数据线；12-第二组数据线；121-第一子组数据线；122-第二子组数据线；01-衬底；02-绝缘层；

20-静电释放电路；21-第一静电释放电路；22-第二静电释放电路；23-第三静电释放电路；

30-驱动电路；

40-输出线；41-第一输出线；42-第二输出线；411-第一端部；412-第二端部；413-过渡段；413a-第一子过渡段；413b-第二子过渡段；413c-第三子过渡段；

50-测试模块；60-公共电压信号线；70-连接线；

X-行方向；Y-列方向。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

为了更好的理解本申请，下面结合图1至图9对本申请实施例进行描述。图1、图4、图6、图9中，为了清楚的示出静电释放电路20、输出线40、数据线10的分布结构，隐藏绘示了电连接静电释放电路20与数据线10的连接线。

参照图1至图6，本申请实施例提供的阵列基板100具有显示区AA和非显示区NA。非显示区NA至少部分围绕显示区AA。如图1所示，非显示区NA可以完全包围显示区AA。显示区AA具有在列方向Y上相对的第一边缘S1和第二边缘S2。第一边缘S1为阵列基板100的上边缘。第二边缘S2为阵列基板100的下边缘。

第一边缘S1在自身延伸方向上具有相继分布的异形端部S10和主体段S20。异形端部S10的数量可以是一个或者两个。例如，异形端部S10的数量为两个，在行方向X上，异形端部S10位于主体段S20的两侧。异形端部S10可以是如图1所示的曲线，也可以是如图4所示的直线。异形端部S10对应的显示区为异形显示区，主体段S20对应的显示区位矩形显示区。

具体的，阵列基板100包括数据线10、静电释放电路20、驱动电路30。

数据线10包括第一组数据线11与第二组数据线12。第一组数据线11在异形端部S10与第二边缘S2之间延伸。具体的，第一组数据线11位于异形显示区，沿列方向Y延伸且在行方向X上并列分布。第二组数据线12在主体段S20与第二边缘S2之间延伸。第二组数据线12位于矩形显示区，沿列方向Y延伸且在行方向X上并列分布。附图中，第一组数据线11的数据线的数量是六条，这仅仅是一种示意，可以根据实际需求设置第一组数据线11及第二组数据线12的数据线的数量。

另外，显示区AA包括多条并列设置的、沿行方向X延伸的扫描线(图中未示出)，多条扫描线与多条数据线10绝缘交叉，定义出多个像素区域。

静电释放电路20设置在非显示区NA，且静电释放电路20与数据线10电连接。静电释放电路20包括与第一组数据线11连接的第一静电释放电路21，第一静电释放电路21设置在第二边缘S2远离第一边缘S1一侧且在列方向Y上与异形端部S10对应。示例性的，附图中示出了第一组数据线11包括六条数据线10，第一静电释放电路21的数量可以是六个，第一组数据线11中的数据线10与第一静电释放电路21可以按照一一对应的方式电连接。如图2所示，各第一静电释放电路21可以通过连接线70与第一组数据线11中的各数据线电连接。连接线70的走线结构可以根据实际需求设置，本申请对此不作限定。另外，第一静电释放电路21可以紧邻第二边缘S2设置。

驱动电路30位于非显示区NA，且驱动电路30与第一静电释放电路21同侧设置。驱动电路30可以为一个或多个IC芯片。如图1所示，驱动电路30及第一静电释放电路21可以均位于阵列基板100的下边框区域。

驱动电路30通过输出线40与数据线10电连接。如图1所示，输出线40整体上可以呈扇形分布，以实现下边框的窄边框化。输出线40包括第一输出线41，第一组数据线11中的各数据线10通过一根第一输出线41与驱动电路30电连接，需要说明的是，这里的一根第一输出线41包括通过多层换线方式电连接到一起并且输出同一信号的第一输出线。

第一输出线41包括相互连接的第一端部411、过渡段413及第二端部412。第一端部411及第二端部412沿列方向Y延伸。过渡段413整体沿行方向X弯折延伸。过渡段413包括至少两个相互电连接的子过渡段。其中一个子过渡段沿显示区AA指向驱动电路30的方向延伸，另一个子过渡段沿驱动电路30指向显示区AA的方向延伸。如图1至图2所示，过渡段413包括三个子过渡段，其中两个相互电连接的子过渡段可以分别为第一子过渡段413a及第二子过渡段413b，第一子过渡段413a与第一端部411电连接，以与第一端部411电连接为起始点，第一子过渡段413a沿显示区AA指向驱动电路30的方向延伸，第一子过渡段413a及第二子过渡段413b在连接拐点P11处连接，以连接拐点P11为起点，第二子过渡段413b沿驱动电路30指向显示区AA的方向延伸。换句话说，以连接拐点P11为起点，第一子过渡段413a及第二子过渡段413b均沿驱动电路30指向显示区AA的方向延伸。第一子过渡段413a及第二子过渡段413b构成类“V”字形结构。

本申请实施例提供的阵列基板100中，一方面，异形端部S10对应异形显示区，异形显示区内的第一组数据线11对应的第一静电释放电路21设置为与驱动电路30同侧，避免在异形端部S10周边设置静电释放电路，能够实现阵列基板100上边框的窄边框化。另一方面，第一组数据线11通过第一输出线41与驱动电路30电连接，第一输出线41中的过渡段413包括至少两个相互电连接的子过渡段，其中一个子过渡段沿显示区AA指向驱动电路30的方向延伸，另一个子过渡段沿驱动电路30指向显示区AA的方向延伸。两个延伸方向不同的子过渡段能够充分利用下边框的空间，与下边框处未设置静电释放电路相比，可以不用额外增加下边框的尺寸，也能将第一静电释放电路21及第一输出线41放置下，能够实现阵列基板100的下边框的窄边框化。

在一些实施例中，请参考图4至图5，在行方向X上，最外侧的数据线10对应的两个子过渡段的连接拐点P11在驱动电路30的下边缘的虚拟延伸线上，或者，在行方向X上，最外侧的数据线10对应的两个子过渡段的连接拐点P11与第二边缘S2的垂直距离大于驱动电路30的下边缘与第二边缘S2的垂直距离，其中，驱动电路30的下边缘为驱动电路30远离显示区AA的边缘。最外侧的数据线10对应的两个子过渡段的连接拐点P11与驱动电路30的下边缘持平或者低于驱动电路30的下边缘，一方面，可以进一步的将驱动电路30朝着靠近第二边缘S2的位置设置，以进一步减小下边框的尺寸。另一方面，能够增大第一出输出线41的分布空间，相当于增大了相邻两条第一输出线41的垂直距离，降低第一出输出线41之间相互干扰的可能性。

在一些实施例中，请参考图2和图3，各第一输出线41的过渡段413在列方向Y上在一个最高点与最低点之间间隔分布。每个过渡段413可以包括多个连接拐点。示例性的，每个过渡段413可以包括的连接拐点的数量相同。在行方向X上，各过渡段413的多个连接拐点中与第二组数据线12的垂直距离最大的为第一连接拐点。如图2所示，每个过渡段413的最左侧的连接拐点均为第一连接拐点。多个第一连接拐点中与第二边缘S2的垂直距离最小的第一连接拐点为最高点P12。多个第一连接拐点中与第二边缘S2的垂直距离最大的第一连接拐点为最低点P11。

最高点P12设置在第一静电释放电路21远离第二边缘S2一侧。最高点P12可以紧邻第一静电释放电路21远离第二边缘S2一侧设置。与最高点P12电连接的两个子过渡段可以呈部分包围第一静电释放电路21的方式设置，两个子过渡段呈现半包围静电释放电路的结构设计使得和现有技术相比，如果是相同走线长度的前提下，能够减小非显示区的边框。最低点P11与驱动电路30的上边缘的延伸线相邻设置，驱动电路30的上边缘为驱动电路30靠近显示区AA的边缘。在行方向X上，最低点P11可以与驱动电路30的上边缘持平，或者最低点P11与第二边缘S2的垂直距离小于驱动电路30的上边缘与第二边缘S2的垂直距离。如此，不用增加下边框的尺寸，也可以在驱动电路30行方向X上的两侧空间放置测试模块50，从而实现下边框的窄边框化。示例性的，测试模块50可以为目视测试垫(Visualtestpad，VTpad)。

在工艺生产过程中，可以先确定每个过渡段413的连接拐点的数量，然后确定最低点P11及最高点P12的具体位置，使每个过渡段413在最低点P11及最高点P12之间分布。

在本申请实施例中，最高点P12设置在第一静电释放电路21远离第二边缘S2一侧，可以避免过渡段413占据第一静电释放电路21的空间，导致无法放置第一静电释放电路21。最低点P11与驱动电路30的上边缘的延伸线相邻设置，如此，不用增加下边框的尺寸，也可以在驱动电路30行方向X上的两侧空间放置测试模块50，从而实现下边框的窄边框化。

在一些实施例中，每个过渡段413的连接拐点的数量可以为两个，相应的每个过渡段413可以包括相互电连接的三个子过渡段。每个过渡段413的两个连接拐点分别为第一连接拐点和第二连接拐点，第一连接拐点与第二组数据线12的垂直距离大于第二连接拐点与第二组数据线12的垂直距离。具体的，如图2或图3所示，各过渡段413包括相互连接的第一子过渡段413a、第二子过渡段413b及第三子过渡段413c。第一子过渡段413a与第一端部411连接，第三子过渡段413c与第二端部412连接，第一子过渡段413a和第二子过渡段413b在第一连接拐点处连接，第二子过渡段413b和第三子过渡段413c在第二连接拐点处连接。以在行方向X上最外侧的数据线10对应的第一输出线41为例，其第一连接拐点为P11，第二连接拐点为P2。在列方向Y上，每个过渡段413的第一连接拐点与第二边缘S2的垂直距离大于第二连接拐点与第二边缘S2的垂直距离。另外，第三子过渡段413c的延伸方向可以与第二组数据线12对应的输出线40的延伸方向保持一致。

本申请实施例中，每个过渡段413的连接拐点的数量可以为两个，每个过渡段413可以包括相互电连接的三个子过渡段，能够在有限的空间内放置下第一输出线41的同时，简化工艺，降低成本。

在本申请中，第一子过渡段413a沿驱动电路30指向显示区AA的方向延伸，第二子过渡段413b沿显示区AA指向驱动电路30的方向延伸，第一子过渡段413a与第二子过渡段413b整体构成类“V”字形结构，使得有足够的空间放置第一子过渡段413a。在一些实施例中，可以将相邻两条第一子过渡段413a的垂直距离设置为大于相邻两条第三子过渡段413c的垂直距离，即将第一子过渡段413a的分布设置的比较稀疏，能够降低第一子过渡段413a之间的干扰。在一些实施例中，还可以将第一子过渡段413a的线宽设置为大于第三子过渡段413c的线宽。从而能够降低第一子过渡段413a的电阻，能够在整体上降低第一输出线41的功耗。

请继续参考图2，在一些实施例中，以在行方向X上最外侧的数据线10对应的第一输出线41为例，其对应的第二子过渡段413b在行方向X上的长度可以理解为第一连接拐点P11与第二连接拐点P2在行方向X上的垂直距离L2。相邻两条数据线10在行方向X上的垂直距离为L1，可以将L1设置为小于或者等于L2，即将第二子过渡段413b在行方向X上的长度设置为小于或者等于相邻两条数据线10的垂直距离。为了在有限的空间内放置下第一输出线41，可以增大多条第二子过渡段413b的分布密度，本申请中将第二子过渡段413b在行方向X上的长度设置为小于或者等于相邻两条数据线10的垂直距离，能够尽量减小分布较密的第二子过渡段413b的长度，从而降低相邻第二子过渡段413b之间相互干扰的可能性。

在一些实施例中，请参考图6，主体段S20可以包括异形弯曲段S21和直线段S22。直线段S22的数量可以为两个，异形弯曲段S21可以为一个。在列方向Y上，异形弯曲段S21与驱动电路30对应，在行方向X上，异形弯曲段S21位于直线段S22之间，第二组数据线12包括第一子组数据线121和第二子组数据线122，第一子组数据线121在异形弯曲段S21与第二边缘S2之间延伸，第二子组数据线122在直线段S22与第二边缘S2之间延伸。异形弯曲段S21对应的为异形显示区，第一子组数据线121分布在异形显示区。直线段S22对应的为矩形显示区，第二子组数据线122分布在矩形显示区。

第一子组数据线121的各数据线通过一根第二输出线42与驱动电路30电连接，静电释放电路20包括与第一子组数据线121连接的第二静电释放电路22，第二静电释放电路22与驱动电路30同侧设置，且与第二输出线42在列方向Y上的直线部相邻设置。

本申请实施例提供的阵列基板100中，一方面，异形弯曲段S21对应的第二静电释放电路22与驱动电路30同侧设置，能够避免在异形弯曲段S21周边设置静电释放电路，能够实现阵列基板100上边框的窄边框化。另一方面，将第二静电释放电路22放置在相邻第二输出线42的直线部的空余部分，即能避免重新排布第二输出线42，简化工艺，也能避免增加下边框尺寸，实现阵列基板100下边框的窄边框化。

在一些实施例中，请继续参考图6，静电释放电路20包括与第二子组数据线122电连接的第三静电释放电路23，第三静电释放电路23设置在第一边缘S1远离第二边缘S2一侧。第二子组数据线122对应的是直线段S22，直线段S22周围有足够的空间放置下第三静电释放电路23。如此，将异形显示区对应的静电释放电路与驱动电路30同侧设置，将矩形显示区对应的静电释放电路与驱动电路30设置为相对的不同两侧，避免将矩形显示区对应的静电释放电路也设置为与驱动电路30同侧，避免导致驱动电路30所在侧的线路结构太复杂。另外，若将第三静电释放电路23设置为与驱动电路30同侧，需要增加下边框的尺寸才能将第三静电释放电路23下，因此，本申请中将第三静电释放电路23设置为与驱动电路30不同的对侧，进一步实现了阵列基板100下边框的窄边框化。

图7是图1中BB向的剖视图。如图7所示，阵列基板100可以包括衬底01及位于衬底01上的绝缘层02。在一些实施例中，连接数据线10与驱动电路30的各输出线40中，至少相邻两条输出线40可以不同层设置。例如，阵列基板100可以包括至少两层金属层，相邻两条输出线40中的其中一条输出线40位于第一金属层，另一条输出线40位于第二金属层。在本申请实施例中，相邻两条输出线40不同层设置，相当于增大了位于同一层的输出线40的垂直距离，能够降低相邻输出线40之间的干扰。

在一些实施例中，进一步的，与任意一条输出线40相邻的两条输出线40同层设置。即任意两条相邻的输出线40均不同层设置。如图7所示，在从左至右的方向上，四条输出线40可以分别位于第一金属层、第二金属层、第一金属层、第二金属层，可选的，第一金属层可以是栅极金属层，第二金属层可以是源漏金属层。各金属层通过绝缘层02绝缘设置。在本申请实施例中，任意相邻两条输出线40均不同层设置，相当于增大了位于同一层的输出线40的垂直距离，能够降低相邻输出线40之间的干扰。

在一些实施例中，如图8所示，静电释放电路20包括第一二极管D1和第二二极管D2。第一二极管D1的第一极与公共电压信号线60电连接，第一二极管D1的第二极与数据线10电连接。第二二极管D1的第一极与数据线10电连接，第二二极管D2的第二极与公共电压信号线60电连接。

第一二极管D1和第二二极管D2为反向并联。示例性的，第一二极管D1的第一极及第二二极管D2的第二极可以连接到第一节点N1，公共电压信号线60连接到第一节点N1，公共电压信号线60通过第一节点N1与第一二极管D1的第一极及第二二极管D2的第二极电连接。第一二极管D1的第二极及第二二极管D2的第一极连接到第二节点N2，数据线10通过第二节点N2与第一二极管D1的第二极及第二二极管D2的第一极电连接。

公共电压信号线60用于提供公共电压信号，若数据线10上存在静电荷，静电荷的电压高于公共电压信号，第一二极管D1导通，数据线10上的静电荷通过公共电压信号线60导走。若公共电压信号线60上存在静电荷，静电荷的电压高于数据线10上的电压，第二二极管D2导通，公共电压信号线60上的静电荷通过数据线10导走。

本申请实施例中的静电释放电路，既能释放数据线10上的静电荷，又能释放公共电压信号线60上的静电荷，起到了双向释放的作用，能够同时保护数据线10及公共电压信号线60，增加阵列基板100的可靠性。

在一些实施例中，如图9所示，公共电压信号线60位于非显示区NA且围绕显示区AA分布。示例性的，公共电压信号线60与驱动电路30电连接，驱动电路30为公共电压信号线60提供公共电压信号。

在本申请实施例中，将公共电压信号线60设置在非显示区NA，可避免与显示区AA内的走线产生干扰。将公共电压信号线60设置为围绕显示区AA分布，能够为分布在不同侧的静电释放电路提供公共电压信号。

本申请实施例还提供一种显示面板，该显示面板包括如上述任一实施例所述的阵列基板100。本申请实施例提供的显示面板，具有本申请实施例提供的阵列基板的有益效果，具体可以参考上述各实施例对于阵列基板的具体说明，本实施例在此不再赘述。

本申请实施例还提供一种显示装置，该显示装置包括上述任一实施例所述的显示面板。显示装置可以是手机、电脑、电视、车载显示装置等具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (14)

1.一种阵列基板，其特征在于，具有显示区和非显示区，所述非显示区至少部分围绕所述显示区，所述显示区具有在列方向上相对的第一边缘和第二边缘，其中所述第一边缘在自身延伸方向上具有相继分布的异形端部和主体段，所述阵列基板包括：

数据线，包括第一组数据线与第二组数据线，所述第一组数据线在所述异形端部与所述第二边缘之间延伸，所述第二组数据线在所述主体段与所述第二边缘之间延伸；

静电释放电路，在所述非显示区与所述数据线电连接设置，所述静电释放电路包括与所述第一组数据线连接的第一静电释放电路，所述第一静电释放电路设置在所述第二边缘远离所述第一边缘一侧且在所述列方向上与所述异形端部对应；

驱动电路，在所述非显示区与所述第一静电释放电路同侧设置，所述第一组数据线的各数据线通过一根第一输出线与所述驱动电路电连接；

其中，所述第一输出线包括相互连接的第一端部、过渡段及第二端部，所述第一端部及所述第二端部沿所述列方向上延伸，所述过渡段沿行方向弯折延伸，所述过渡段包括至少两个相互电连接的子过渡段，其中一个所述子过渡段沿所述显示区指向所述驱动电路的方向延伸，另一个所述子过渡段沿所述驱动电路指向所述显示区的方向延伸。

2.根据权利要求1所述的阵列基板，其特征在于，在所述行方向上，最外侧的数据线对应的两个所述子过渡段的连接拐点在所述驱动电路的下边缘的虚拟延伸线上，或者，在所述行方向上，最外侧的数据线对应的两个所述子过渡段的连接拐点与所述第二边缘的垂直距离大于所述驱动电路的下边缘与所述第二边缘的垂直距离，其中，所述驱动电路的下边缘为所述驱动电路远离所述显示区的边缘。

3.根据权利要求1所述的阵列基板，其特征在于，各所述第一输出线的所述过渡段在所述列方向上在一个最高点与最低点之间间隔分布；

其中，各所述过渡段包括多个连接拐点，在所述行方向上，各所述过渡段的多个所述连接拐点中与所述第二组数据线的垂直距离最大的为第一连接拐点，多个所述第一连接拐点中与所述第二边缘的垂直距离最小的为所述最高点，多个所述第一连接拐点中与所述第二边缘的垂直距离最大的为所述最低点；

所述最高点设置在所述第一静电释放电路远离所述第二边缘一侧；

所述最低点与所述驱动电路的上边缘的延伸线相邻设置，所述驱动电路的上边缘为所述驱动电路靠近所述显示区的边缘。

4.根据权利要求3所述的阵列基板，其特征在于，各所述过渡段包括相互连接的第一子过渡段、第二子过渡段及第三子过渡段，所述第一子过渡段与所述第一端部连接，所述第三子过渡段与所述第二端部连接，所述第一子过渡段和所述第二子过渡段在所述第一连接拐点处连接，所述第二子过渡段和所述第三子过渡段在第二连接拐点处连接，在所述列方向上，所述第一连接拐点与所述第二边缘的垂直距离大于所述第二连接拐点与所述第二边缘的垂直距离。

5.根据权利要求4所述的阵列基板，其特征在于，相邻两条所述第一子过渡段的垂直距离大于相邻两条所述第三子过渡段的垂直距离，和/或，所述第一子过渡段的线宽大于所述第三子过渡段的线宽。

6.根据权利要求4所述的阵列基板，其特征在于，所述第二子过渡段在所述行方向上的长度小于等于相邻两条所述数据线的垂直距离。

7.根据权利要求1所述的阵列基板，其特征在于，所述主体段包括异形弯曲段和直线段，在所述列方向上，所述异形弯曲段与所述驱动电路对应，在所述行方向上，所述异形弯曲段位于所述直线段之间，所述第二组数据线包括第一子组数据线和第二子组数据线，所述第一子组数据线在所述异形弯曲段与所述第二边缘之间延伸，所述第二子组数据线在所述直线段与所述第二边缘之间延伸；

所述第一子组数据线的各数据线通过一根第二输出线与所述驱动电路连接，所述静电释放电路包括与所述第一子组数据线连接的第二静电释放电路，所述第二静电释放电路与所述驱动电路同侧设置，且与所述第二输出线在所述列方向上的直线部相邻设置。

8.根据权利要求7所述的阵列基板，其特征在于，所述静电释放电路包括与所述第二子组数据线连接的第三静电释放电路，所述第三静电释放电路设置在所述第一边缘远离所述第二边缘一侧。

9.根据权利要求1所述的阵列基板，其特征在于，连接所述数据线与所述驱动电路的各输出线中，至少相邻两条所述输出线不同层设置。

10.根据权利要求9所述的阵列基板，其特征在于，与任意一条所述输出线相邻的两条输出线同层设置。

11.根据权利要求1所述的阵列基板，其特征在于，所述静电释放电路包括第一二极管和第二二极管；其中，

所述第一二极管的第一极与公共电压信号线电连接，所述第一二极管的第二极与所述数据线电连接；

所述第二二极管的第一极与所述数据线电连接，所述第二二极管的第二极与所述公共电压信号线电连接。

12.根据权利要求10所述的阵列基板，其特征在于，所述公共电压信号线位于所述非显示区且围绕所述显示区分布。

13.一种显示面板，其特征在于，包括如权利要求1-12任一项所述的阵列基板。

14.一种显示装置，其特征在于，包括如权利要求13所述的显示面板。

Images