CN115032839B - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本申请涉及一种阵列基板、显示面板及显示装置。阵列基板具有显示区和非显示区，显示区包括主区和异形区，异形区在行方向上位于主区的至少一侧，非显示区包括沿列方向在异形区的相对两侧的第一异形带和第二异形带。阵列基板包括：第一组走线、第一组输出线以及第一静电释放电路，其中第一组走线包括多个第一走线，多个第一走线在异形区沿列方向延伸至第一异形带和第二异形带；第一组输出线包括多个第一输出线，多个第一输出线与自身对应的第一走线不同层配置且在第一异形带过孔连接；第一静电释放电路设置于第二异形带，第一静电释放电路与第一走线电连接。本申请的阵列基板能够避免高温高湿环境中的异形区显示异常问题。

Description

阵列基板、显示面板及显示装置

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板、显示面板及显示装置。

背景技术

随着消费升级，消费者对于显示屏幕的需求不再局限于矩形、圆形等，其他不规则的异形形状的显示屏幕由于其能够根据显示装置的形状设置从而提升显示装置的屏占比。

在环境温度为85℃且相对湿度为85％的环境条件下，对不规则的异形形状的显示屏幕的一项依赖性测试中，显示屏幕连续工作240个小时后，显示屏幕的圆角边缘处会出现发绿的现象。

研究发现ESD(Electro-Static discharge，静电释放)是影响显示屏幕的制作良率的主要因素之一。因此一般在显示屏幕中设置ESD器件来达到静电释放的目的。但是，高温高湿的环境中ESD器件发生失效时，会导致红光和蓝光减弱，绿光相对较强的现象，最终造成显示屏幕边缘处发绿。

因此，对于高温高湿的使用环境，亟需一种新型的显示屏幕。

发明内容

本申请实施例提供一种阵列基板、显示面板及显示装置，其中阵列基板中的第一输出线和第一走线在第一异形带换线连接，将第一走线连接的第一静电释放电路设置在与第一异形带相对的第二异形带，由此使得第一静电释放电路远离换线连接处设置，避免第一静电释放电路在高温高湿环境中受到换线连接处的影响，为屏幕的正常显示提供保障。

一方面，本申请提出了一种阵列基板，阵列基板具有显示区和非显示区，显示区包括主区和异形区，异形区在行方向上位于主区的至少一侧，非显示区包括沿列方向在异形区的相对两侧的第一异形带和第二异形带。阵列基板包括第一组走线、第一组输出线以及第一静电释放电路。其中第一组走线包括多个第一走线，多个第一走线在异形区沿列方向延伸至第一异形带和第二异形带。第一组输出线包括多个第一输出线，多个第一输出线与自身对应的第一走线不同层配置且在第一异形带过孔连接。第一静电释放电路设置于第二异形带，第一静电释放电路与第一走线电连接。

另一个方面，本申请还提供一种显示面板，包括如前所述的阵列基板。

另一个方面，本申请还提供一种显示装置，包括如前所述的显示面板。

本申请提供的一种阵列基板、显示面板和显示装置，通过使阵列基板中第一走线的第一静电释放电路远离第一走线和第一输出线的过孔连接处设置，避免了在高温高湿环境中，第一静电释放电路受过孔连接处影响造成所在第一走线阻抗增大的问题，进而避免了第一走线所对应子像素处光亮减弱的问题，解决了异形区显示异常的问题，为屏幕的正常显示提供了保障。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。

图1是本申请实施例提供的阵列基板的一种结构示意图；

图2是图1所示阵列基板的局部结构示意图；

图3是图1所示阵列基板的另一种局部结构示意图；

图4是本申请实施例提供的阵列基板的又一种局部结构示意图；

图5是本申请实施例提供的阵列基板的又一种局部结构示意图；

图6是本申请实施例提供的阵列基板的又一种部结构示意图；

图7是图1所示阵列基板的一种静电释放电路的电路结构示意图。

附图标记：

100-阵列基板；X-行方向；Y-列方向；Z-第一轨迹；A-夹角；

10-显示区；10a-主区；10b-异形区；

20-非显示区；20a-第一异形带；20b-第二异形带；20c-断差处；

30-驱动电路；40-过孔连接；

1-第一组走线；1a-第一走线；1b-第一数据线；1c-转接线；2-第二组走线；2a-第二走线；2b-第二数据线；2c-触控线；

3-第一组输出线；3a-第一输出线；4-第二组输出线；4a-第二输出线；

5-第一静电释放电路；5a-第一静电释放电路组；51-第一二极管；52-第二二极管；53-公共电压信号线；6-第二静电释放电路；

7-第一子像素；8-第二子像素；9-第三子像素。

在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

下述描述中出现的方位词均为图中示出的方向，并不是对本申请的阵列基板、显示面板及显示装置的具体结构进行限定。在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本申请中的具体含义。

在进行的一项依赖性测试中，在环境温度为85℃且相对湿度为85％的环境条件下，显示屏幕连续工作240个小时后，显示屏幕的圆角边缘处会出现发绿的现象。

通过大量实验研究后发现，这是由于边缘处红蓝两色子像素连接的数据线在非显示区换线处中的ITO在高温高湿的环境中变质，导致与数据线连接的ESD器件阻抗变大，使得红光和蓝光减弱，绿光相对较强，最终造成屏幕边缘处发绿，由此申请人对其进行改进。

为了更好地理解本申请，下面结合图1至7对本申请实施例的阵列基板、显示面板及显示装置进行详细描述。

参照图1和图2，本申请实施例提供的阵列基板100具有显示区10和非显示区20，显示区10包括主区10a和异形区10b，异形区10b在行方向X上位于主区10a的至少一侧，非显示区20包括沿列方向Y在异形区10b的相对两侧的第一异形带20a和第二异形带20b。

阵列基板100包括：第一组走线1、第一组输出线3以及第一静电释放电路5，其中第一组走线1包括多个第一走线1a，多个第一走线1a在异形区10b沿列方向Y延伸至第一异形带20a和第二异形带20b；第一组输出线3包括多个第一输出线3a，多个第一输出线3a与自身对应的第一走线1a不同层配置且在第一异形带20a过孔连接40；第一静电释放电路5设置于第二异形带20b，第一静电释放电路5与第一走线1a电连接。

可选地，阵列基板100中的非显示区20至少部分围绕显示区10，非显示区20可以完全包围显示区10，其中显示区10中的异形区10b在行方向X及列方向Y上均位于主区10a的两侧。

现有技术提供的阵列基板100中，显示区10的主区10a通常为矩形，因而显示区10的边角通常为直角，本申请实施例提供的显示区10的异形区10b中，异形区10b的边缘形状为非直角，如图1所示，可以是一种圆角，因而存在非直角的异形区10b。

继续结合图1，非显示区20围绕显示区10的异形区10b处，在列方向Y上相对异形区10b的两侧形成第一异形带20a和第二异形带20b，第一异形带20a和第二异形带20b沿着异形区10b的圆角边延伸形成圆弧带。

阵列基板100中包括第一组走线1，第一组走线1包括多条沿列方向Y延伸的第一走线1a且彼此在行方向X上间隔设置，第一走线1a既分布在主区10a，也分布在异形区10b，第一走线1a在异形区10b延伸至非显示区20的第一异形带20a和第二异形带20b。

阵列基板100中具有多条沿行方向X延伸且彼此在列方向Y上间隔设置的栅极线(图中未示出)，多条栅极线和多条第一走线1a交叉绝缘，定义出多个像素区域，多个像素区域可以显示不同的颜色和亮度，从而使显示区10可以显示图像信息，实现显示功能。

阵列基板100中包括第一组输出线3，第一组输出线3中的多个第一输出线3a与第一走线1a不同层设置，第一输出线3a与第一走线1a需要在非显示区20的第一异形带20a处换线连接，由于两者是不同层设置，所以需要过孔连接40。

非显示区20中具有绑定区，绑定区可以用于绑定驱动电路30，驱动电路30与第一异形带20a同侧设置，如图1所示，驱动电路30位于阵列基板100的下边框区域，可选地，驱动电路30可以为一个或多个IC芯片或者柔性线路板(FPC)。

第一走线1a换线后的第一输出线3a与绑定区的驱动电路30电连接，驱动电路30用于对应处理各第一输出线3a的电信号，第一输出线3a整体位于非显示区20。

第一组走线1中的各第一走线1a均需要连接第一静电释放电路5，第一静电释放电路5可以将静电释放，用于保护第一走线1a，防止第一走线1a被静电击伤造成断路，进而影响显示区10的显示效果。

第一静电释放电路5设置在与第一异形带20a相对的第二异形带20b处，第一静电释放电路5在第二异形带20b与第一走线1a电连接，以使第一静电释放电路5远离位于第一异形带20a的第一走线1a与第一输出线3a的过孔连接40处。

本申请实施例提供的一种阵列基板100，通过使阵列基板100的异形区10b中第一走线1a的第一静电释放电路5远离第一走线1a和第一输出线3a的过孔连接40处，避免了在高温高湿环境中，第一静电释放电路5受过孔连接40处影响造成所在第一走线1a阻抗增大的问题，进而避免了异形区10b的第一走线1a所对应子像素处光亮减弱的问题，改善了特殊环境中异形区10b显示异常的问题，提高了显示屏幕在特殊环境中的可用性，为屏幕的正常显示提供了保障。

作为一种可选的实施方式，请参照图2，阵列基板100还包括第二组走线2、第二组输出线4以及第二静电释放电路6，第二组走线2包括多个第二走线2a，多个第二走线2a在异形区10b沿列方向Y延伸至第一异形带20a和第二异形带20b，第一走线1a与所述第二走线2a在行方向X上交替间隔设置，第二组输出线4包括多个第二输出线4a，第二输出线4a与第二走线2a连接且与第一输出线3a交替间隔设置，第二静电释放电路6与第二走线2a电连接，第二静电释放电路6设置在第一异形带20a。

第二组走线2包括多个第二走线2a，与第一组走线1相同，第二组走线2同样分布在显示区10的主区10a和异形区10b，第二走线2a和第一走线1a在显示区10中交替间隔设置，多条沿行方向X延伸且彼此在列方向Y上间隔设置的栅极线同样与第二走线2a交叉绝缘，定义出多个像素区域。

第二组输出线4包括多个第二输出线4a，与第一组输出线3相同，第二组输出线4同样分布在非显示区20并与驱动电路30连接，第二输出线4a和第一输出线3a在非显示区20中交替间隔设置。

与第一组走线1和第一组输出线3不同的是，第二组输出线4与第二组走线2同层设置，第二输出线4a和第二走线2a在非显示区20的第一异形带20a换线无需过孔连接40。

同样的，需要在第二走线2a上连接第二静电释放电路6，以导出第二走线2a上的静电，由于第二走线2a上不存在过孔连接40，所以第二静电释放电路6可以设置在第一异形带20a处，也就是与换线处同侧设置，使第二静电释放电路6与绑定区的驱动电路30同侧设置，均位于阵列基板100的下边框区域。

当然，也可以根据实际需要，使第二静电释放电路6与第一静电释放电路5一样，设置在第二异形带20b处，共同远离第一异形带20a各自的换线处。

附图2中，第一组走线1和第二组走线2中的第一走线1a和第二走线2a分别为三条，与之对应连接的第一组输出线3和第二组输出线4中的第一输出线3a和第二输出线4a也分别为三条，这仅仅是一种示意，可以根据实际需求设置各走线和输出线的数量。

本申请实施例提供的一种阵列基板100，考虑到同层换线的第二走线2a上的第二静电释放电路6的设置位置，在不存在过孔连接40的前提下，使第二静电释放电路6既可以在第一异形带20a与第二走线2a电连接，也可以在第二异形带20b与第二走线2a电连接，在异形区10b显示正常的同时，改善了阵列基板100版图布局的多样性和灵活性，提供了更多的设计可能。

作为一种可选的实施方式，请参照图3，显示区10包括多个呈阵列分布的第一子像素7、第二子像素8、第三子像素9，第一子像素7和第三子像素9分别与自身对应的第一走线1a连接，第二子像素8与自身对应的第二走线2a连接；其中，第一组走线1中第一走线1a均为第一数据线1b，第二组走线2中的一部分第二走线2a为第二数据线2b，另一部分第二走线2a为触控线2c。

可选地，第一子像素7、第二子像素8以及第三子像素9可以分别是红绿蓝(RGB)子像素，第一子像素7、第二子像素8以及第三子像素9在行方向X上依次排布形成阵列排布。

第一组走线1中的第一走线1a均为第一数据线1b，且分别与第一子像素7和第三子像素9连接，可选地，第一数据线1b为栅极线；第二组走线2中的第二走线2a一半数量为第二数据线2b，与第二子像素8连接，另一半数量为触控线2c，第一走线1a与第二走线2a交替分布的同时，第二走线2a中的第二数据线2b和触控线2c也交替分布，可选地，第二数据线2b为源漏极线。

由各个沿行方向X延伸的栅极线(图中未示出)分别与第一走线1a和第二走线2a交叉绝缘，定义出多个子像素区域，其中，横向栅极线分别与各个第一数据线1b交叉绝缘，交替定义出第一子像素7和第三子像素9，横向栅极线与第二数据线2b交叉绝缘，定义出第二子像素8，由于第一数据线1b和第二数据线2b在行方向X上交替排布，所以定义出的第二子像素8在第一子像素7和第三子像素9之间，第一子像素7、第二子像素8以及第三子像素9在行方向X上依次排布。

第一子像素7和第三子像素9对应的第一数据线1b在非显示区20与第一输出线3a连接，由于第一数据线1b和第一输出线3a不同层设置，所以在非显示区20的第一异形带20a的换线处形成过孔连接40，对应第一子像素7和第三子像素9的第一静电释放电路5设置在第一数据线1b的第二异形带20b处，以使第一静电释放电路5远离过孔连接40处。

第二子像素8对应的第二数据线2b在非显示区20与第二输出线4a连接，由于第二数据线2b和第二输出线4a同层设置，所以在非显示区20的第一异形带20a的换线处无需过孔连接40，对应第二子像素8的第二静电释放电路6可以设置在靠近换线处的第一异形带20a，也可以同第一静电释放电路5一样，设置在远离换线处的第二异形带20b处。

第二走线2a中的触控线2c与第二数据线2b一样，与第二输出线4a同层设置，所以在非显示区20的第一异形带20a的换线处无需过孔连接40，对应触控线2c的第二静电释放电路6可以设置在靠近换线处的第一异形带20a，也可以同第一静电释放电路5一样，设置在远离换线处的第二异形带20b处。

本申请实施例提供的一种阵列基板100，具体明确了第一走线1a和第二走线2a定义出的像素区域，使第一子像素7和第三子像素9对应的第一静电释放电路5设置在远离过孔连接40处的第二异形带20b处，提供了一种具体的阵列基板100排布结构。

作为一种可选的实施方式，请参照图3和图4，第一静电释放电路5沿行方向X上的长度小于任一子像素沿行方向X上的长度，第一静电释放电路5沿列方向Y上的长度小于任一子像素沿列方向Y上的长度。

可选地，对于第一静电释放电路5的尺寸，其长度和宽度均可以小于任一子像素的长度和宽度，使得任一子像素能够覆盖住第一静电释放电路5。

可选地，对于第二静电释放电路6的尺寸，本申请对第二静电释放电路6的长度和宽度不作特殊限定，适用在一定的容纳空间且满足在阵列基板100上的连接要求均可。

当第二静电释放电路6设置在第一异形带20a时，需调整其尺寸满足连接要求即可；当第二静电释放电路6设置在第二异形带20b时，需考虑第一静电释放电路5的尺寸，确保并排设置的间隔距离。

本申请实施例提供的一种阵列基板100，通过使第一静电释放电路5的长度和宽度小于任一子像素的长度和宽度，提高了第一静电释放电路5在第二异形带20b处的容纳能力，节省了阵列基板100上的使用空间，利于减小异形边缘的延伸尺寸。

作为一种可选的实施方式，请参照图4，异形区10b相邻两列分布的像素沿第二异形带20b的相邻边缘断差分布，相邻两列分布的像素之间形成断差处20c，第一静电释放电路5设置于断差处20c。

由第一子像素7、第二子像素8以及第三子像素9组合形成像素整体，在显示区10的异形区10b处，各列相邻像素的排布数量不同，由此在第二异形带20b的边缘处，各列相邻像素之间断差分布并形成断差处20c，可选地，断差处20c为台阶状结构。

阵列基板100可根据异形区10b的数量确定形成断差分布的数量，可选地，沿着四个异形圆角边缘均形成相邻像素的断差分布。

可选地，相邻像素之间形成的断差处20c位于第二异形带20b，由于第一静电释放电路5需设置在第二异形带20b，而断差处20c形成了一定的容纳空间，所以可将第一静电释放电路5设置于断差处20c。

本申请实施例提供的一种阵列基板100，通过使异形区10b相邻像素之间沿第二异形带20b边缘形成断差分布，形成的断差处20c为第一静电释放电路5提供了容纳空间，在异形区10b能够实现正常显示的基础上，减小了第一静电释放电路5的占用空间，提高了阵列基板100的空间利用率，使得结构部件更加紧凑，避免了增大非显示区20的边框。

作为一种可选的实施方式，请继续参照图4，第一子像素7和第三子像素9连接的第一数据线1b在断差处20c分别与第一静电释放电路5连接，两个第一静电释放电路5在断差处20c形成第一静电释放电路组5a。

可选地，第一子像素7和第三子像素9连接的第一数据线1b延伸至第二异形带20b的断差处20c，将第一子像素7和第三子像素9对应连接的两个第一静电释放电路5均设置在断差处20c，由于所设的第一静电释放电路5的长度和宽度均小于任一子像素的长度和宽度，所以断差处20c能够完全容纳两个第一静电释放电路5。

两个第一静电释放电路5形成第一静电释放电路组5a，如此一来，由第一子像素7、第二子像素8以及第三子像素9组合成的像素之上的断差处20c均对应设置一组第一静电释放电路组5a，第一静电释放电路组5a中的两个第一静电释放电路5来自对应连接的第一子像素7和第三子像素9。

与此同时，需要将触控线2c以及第二子像素8连接的第二数据线2b所连接的第二静电释放电路6设置在靠近换线处的第一异形带20a，以确保在第二异形带20b处形成上述设置的第一静电释放电路组5a。

可选地，第一静电释放电路组5a的数量根据异形区10b像素的列数而确定，其数量为异形区10b像素的列数，附图4中以两列为例进行参照，本申请对异形区10b像素的列数以及设置的第一静电释放电路组5a数量不作特殊限定。

本申请实施例提供的一种阵列基板100，通过将第一子像素7和第三子像素9对应连接的第一静电释放电路5组合成第一静电释放电路组5a，并设置在各像素之上的断差处20c，充分利用了断差处20c的容纳空间，在满足异形区10b正常显示的同时，使得第二异形带20b处部件更加紧凑，第一静电释放电路5的排布更具规律性，有利于缩小非显示区20的边框。

作为一种可选的实施方式，请参照图5，第一组走线1和第二组走线2沿第一轨迹Z延伸，第一子像素7、第二子像素8和第三子像素9均沿第一轨迹Z延伸排布，第一轨迹Z与竖直方向之间的夹角A为3度至13度。

可选地，第一轨迹Z与竖直方向之间的夹角A为7度，第一子像素7、第二子像素8和第三子像素9均以竖直方向为中心逆时针偏离7度进行排布，第一组走线1和第二组走线2偏离相同的角度以适应与各个子像素的连接。

由于整体像素排布呈一定角度，所以为了适应排布版图，第一静电释放电路5在远离过孔连接40处的同时，也需要倾斜相应的角度与第一走线1a连接。

本申请实施例提供的一种阵列基板100，提供了一种倾斜角度排布的阵列基板100结构，通过适应性调整第一静电释放电路5的连接角度，使得第一静电释放电路5远离过孔连接40处的同时，也满足了该实施例中的版图布局，体现了第一静电释放电路5连接的灵活性，使第一静电释放电路5能够适应连接在不同版图的阵列基板100中。

作为一种可选的实施方式，请参照图6，第一走线1a沿夹角A方向延伸至第二异形带20b，第一走线1a通过转接线1c与第一静电释放电路5连接，第一走线1a与转接线1c以水平线为轴呈对称连接。

可选地，第一走线1a延伸至第二异形带20b后，通过转接线1c与第一静电释放电路5连接，第一走线1a与转接线1c以水平横向栅极线为轴呈对称分布。

可选地，第一走线1a以竖直线为中心逆时针偏转7度，与第一走线1a对称连接的转接线1c以竖直线为中心顺时针偏转7度，使得第一走线1a与转接线1c之间形成166度角，转接线1c沿此方向在第二异形带20b延伸并与第一静电释放电路5连接。

可选地，第一子像素7和第三子像素9形成相同的偏转角度，各自的第一数据线1b分别对应连接各自的转接线1c，两者之间形成相同的角度并与各自的第一静电释放电路5连接，第一子像素7和第三子像素9的第一数据线1b保持一定角度平行，同时各自连接的转接线1c和第一静电释放电路5同样平行分布。

本申请实施例提供的一种阵列基板100，通过使第一走线1a与转接线1c对称连接，进一步与第一静电释放电路5连接，使得第一走线1a能够更好的适应不同的异形版图在第二异形带20b与第一静电释放电路5连接，合理布局了第一子像素7和第三子像素9对应第一静电释放电路5的排布，充分缩小了异形区10b的边框。

作为一种可选的实施方式，请参照图7，第一静电释放电路5包括第一二极管51和第二二极管52；其中，第一二极管51的第一极与公共电压信号线53电连接，第一二极管51的第二极与第一走线1a电连接；第二二极管52的第一极与第一走线1a电连接，第二二极管52的第二极与公共电压信号线53电连接。

第一二极管51和第二二极管52为反向并联。示例性的，第一二极管51的第一极及第二二极管52的第二极可以连接到第一节点，公共电压信号线53连接到第一节点，公共电压信号线53通过第一节点与第一二极管51的第一极及第二二极管52的第二极电连接。第一二极管51的第二极及第二二极管52的第一极连接到第二节点，第一数据线1b通过第二节点与第一二极管51的第二极及第二二极管52的第一极电连接。

公共电压信号线53用于提供公共电压信号，若第一数据线1b上存在静电荷，静电荷的电压高于公共电压信号，第一二极管51导通，第一数据线1b上的静电荷通过公共电压信号线53导走。若公共电压信号线53上存在静电荷，静电荷的电压高于第一数据线1b上的电压，第二二极管52导通，公共电压信号线53上的静电荷通过第一数据线1b导走。

本申请实施例中的静电释放电路，既能释放数据线上的静电荷，又能释放公共电压信号线53上的静电荷，起到了双向释放的作用，能够同时保护数据线及公共电压信号线53，增加阵列基板100的可靠性。

作为一种可选的实施方式，公共电压信号线53位于非显示区20且围绕显示区10分布。

可选的，公共电压信号线53与驱动电路30电连接，驱动电路30为公共电压信号线53提供公共电压信号。

在本申请实施例中，将公共电压信号线53设置在非显示区20，可避免与显示区10内的走线产生干扰。将公共电压信号线53设置为围绕显示区10分布，能够为分布在不同侧的静电释放电路提供公共电压信号。

本申请实施例还提供一种显示面板，该显示面板包括如上述任一实施例所述的阵列基板100。本申请实施例提供的显示面板，具有本申请实施例提供的阵列基板100的有益效果，具体可以参考上述各实施例对于阵列基板100的具体说明，本实施例在此不再赘述。

本申请实施例还提供一种显示装置，该显示装置包括上述任一实施例所述的显示面板。显示装置可以是手机、电脑、电视、车载显示装置等具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述实施例对于显示面板的具体说明，本实施例在此不再赘述。

虽然已经参考优选实施例对本申请进行了描述，但在不脱离本申请的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (12)

1.一种阵列基板，其特征在于，具有显示区和非显示区，所述显示区包括主区和异形区，所述异形区在行方向上位于所述主区的至少一侧，所述非显示区包括沿列方向在所述异形区的相对两侧的第一异形带和第二异形带，所述阵列基板包括：

第一组走线，包括多个第一走线，多个所述第一走线在所述异形区沿所述列方向延伸至所述第一异形带和第二异形带；

第一组输出线，包括多个第一输出线，多个所述第一输出线与自身对应的所述第一走线不同层配置且在所述第一异形带过孔连接；

第一静电释放电路，设置于所述第二异形带，所述第一组走线中的各所述第一走线均需要连接所述第一静电释放电路。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二组走线、第二组输出线以及第二静电释放电路，所述第二组走线包括多个第二走线，多个所述第二走线在所述异形区沿所述列方向延伸至所述第一异形带和第二异形带，所述第一走线与所述第二走线在所述行方向上交替间隔设置，所述第二组输出线包括多个第二输出线，多个所述第二输出线与多个所述第二走线对应连接且与所述第一输出线交替间隔设置，所述第二组走线中的各所述第二走线均需要连接所述第二静电释放电路，所述第二静电释放电路设置在所述第一异形带。

3.根据权利要求2所述的阵列基板，其特征在于，所述显示区包括多个呈阵列分布的第一子像素、第二子像素、第三子像素，所述第一子像素和第三子像素分别与自身对应的所述第一走线连接，所述第二子像素与自身对应的所述第二走线连接；

其中，所述第一组走线中所述第一走线均为第一数据线，所述第二组走线中的一部分所述第二走线为第二数据线，另一部分所述第二走线为触控线。

4.根据权利要求3所述的阵列基板，其特征在于，所述第一静电释放电路沿所述行方向上的长度小于任一子像素沿所述行方向上的长度，所述第一静电释放电路沿所述列方向上的长度小于任一子像素沿所述列方向上的长度。

5.根据权利要求4所述的阵列基板，其特征在于，所述异形区相邻两列分布的像素沿所述第二异形带的相邻边缘断差分布，所述相邻两列分布的像素之间形成断差处，所述第一静电释放电路设置于所述断差处。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一子像素和第三子像素连接的所述第一数据线在所述断差处分别与所述第一静电释放电路连接，两个所述第一静电释放电路在所述断差处形成第一静电释放电路组。

7.根据权利要求3所述的阵列基板，其特征在于，所述第一组走线和第二组走线沿第一轨迹延伸，所述第一子像素、第二子像素和第三子像素均沿所述第一轨迹延伸排布，所述第一轨迹与竖直方向之间的夹角为3度至13度。

8.根据权利要求7所述的阵列基板，其特征在于，所述第一走线沿所述夹角方向延伸至所述第二异形带，所述第一走线通过转接线与所述第一静电释放电路连接，所述第一走线与所述转接线以水平线为轴呈对称连接。

9.根据权利要求1所述的阵列基板，其特征在于，所述第一静电释放电路包括第一二极管和第二二极管；其中，所述第一二极管的第一极与公共电压信号线电连接，所述第一二极管的第二极与所述第一走线电连接；所述第二二极管的第一极与所述第一走线电连接，所述第二二极管的第二极与所述公共电压信号线电连接。

10.根据权利要求9所述的阵列基板，其特征在于，所述公共电压信号线位于所述非显示区且围绕所述显示区分布。

11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的阵列基板。

12.一种显示装置， 其特征在于， 包括如权利要求11所述的显示面板。