CN111211166B - 一种bjt器件结构 - Google Patents
一种bjt器件结构 Download PDFInfo
- Publication number
- CN111211166B CN111211166B CN202010116242.2A CN202010116242A CN111211166B CN 111211166 B CN111211166 B CN 111211166B CN 202010116242 A CN202010116242 A CN 202010116242A CN 111211166 B CN111211166 B CN 111211166B
- Authority
- CN
- China
- Prior art keywords
- region
- bjt device
- well
- metal silicide
- peripheral frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 230000003321 amplification Effects 0.000 claims abstract description 17
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 230000000903 blocking effect Effects 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 25
- 238000005468 ion implantation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种BJT器件结构，N阱；位于N阱上的P+区；位于P+区上的阻挡层结构，该阻挡层结构为覆盖于P+区上的外围框型结构以及位于该外围框型结构内与外围框型结构连接的相互间隔排布的条形结构；位于P+区上非阻挡层结构区域的金属硅化物，该金属硅化物覆盖于P+区上形成BJT器件的发射极的欧姆接触；位于N阱两侧的基极；位于基极两侧的集电极。本发明的BJT器件结构由于发射极金属硅化物为不连续结构，可以显著降低流入基区的电流，从而有效的改善BJT器件的放大系数，将放大系数提高60％。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种BJT器件结构。
背景技术
一般逻辑电路中的BJT是基于已有的离子注入条件寄生产生的，不能单独调整，所以表现出beta(放大系数)比较小，尤其是PNP，可能在1附近的。以PNP为例，其发射极处于整个晶体管的中间，边缘用阻挡块(silicide block)环绕来减低在扩散区和STI区交界的产生复合，从而提高BJT的性能。目前CMOS在集成工艺中的典型制作流程如下：一、浅沟槽隔离工艺形成器件有源区，离子注入形成Pwell和Nwell；二、栅氧化层生长，栅极形成；栅侧壁形成；四、通过离子注入形成LDD区；五、栅极主侧墙形成；六、离子注入形成源漏区；七、金属硅化物形成欧姆接触；八、ILD沉积，平坦化，并形成接触孔；九、后段金属互联制作。
但是现有技术中的BJT器件结构的放大系数一般较低，因此需要提出一种新的结构和方法来有效提高BJT器件的放大系数。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种BJT器件结构，用于解决现有技术中BJT器件的放大系数低的问题。
为实现上述目的及其他相关目的，本发明提供一种BJT器件结构，该结构至少包括：
N阱；位于所述N阱上的P+区；位于所述P+区上的阻挡层结构，该阻挡层结构为覆盖于所述P+区上的外围框型结构以及位于该外围框型结构内与所述外围框型结构连接的相互间隔排布的条形结构；位于所述P+区上非阻挡层结构区域的金属硅化物，该金属硅化物覆盖于所述P+区上形成所述BJT器件的发射极的欧姆接触；
位于所述N阱两侧的基极；位于所述基极两侧的集电极。
优选地，所述条形结构等间隔排布于所述外围框型结构内。
优选地，位于所述N阱两侧的基极由STI区与所述N阱隔离并由所述N阱引出，并且引出的N阱上设有N+区，所述N+区上设有构成所述基极的金属硅化物。
优选地，位于所述基极两侧设有由STI区与所述基极隔离的P阱，所述P阱上设有P+区，该P+区上设有构成集电极的金属硅化物。
优选地，位于所述N阱上的P+区的横截面尺寸为2μm*2μm。
优选地，所述BJT器件类型为PNP型。
优选地，所述阻挡层为形成所述N+区和P+区之后，在所述N+区和P+区上覆盖一层氧化物，之后利用光刻、刻蚀形成所述阻挡层结构。
优选地，所述阻挡层结构的形成包括利用与该阻挡层结构对应的光罩一次性曝光后将所述阻挡层结构的图案转移至所述P+区上的光阻。
优选地，所述P+区上非阻挡层结构区域的金属硅化物在所述P+区上不连续，将所述BJT器件的放大系数提高60％。
如上所述，本发明的BJT器件结构，具有以下有益效果：本发明的BJT器件结构由于发射极金属硅化物为不连续结构，可以显著降低流入基区的电流，从而有效的改善BJT器件的放大系数，将放大系数提高60％。
附图说明
图1显示为本发明的BJT器件剖面结构示意图；
图2显示为本发明的BJT器件横截面结构示意图；
图3显示为本发明的BJT器件的放大系数与电学参数Vbe关系曲线图；
图4显示为本发明的BJT器件的基区电流与电学参数Vbe关系曲线图；
图5显示为本发明的BJT器件的电子流密度的TCAD模拟图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种BJT器件结构，如图1所示，图1显示为本发明的BJT器件剖面结构示意图，该结构至少包括：N阱(N-Well)；位于所述N阱上的P+区；位于所述P+区上的阻挡层结构，该阻挡层结构为覆盖于所述P+区上的外围框型结构以及位于该外围框型结构内与所述外围框型结构连接的相互间隔排布的条形结构；本发明进一步地，所述条形结构等间隔排布于所述外围框型结构内。所述阻挡层结构如图2所示，图2显示为本发明的BJT器件横截面结构示意图，图2中的“Silicide block”表示为所述阻挡层的结构，由图2可知，该阻挡层的外围框结构覆盖于所述N阱上的P+区的外围，在所述外围框结构内还设有与该外围框结构连接的多个条形结构，所述条形结构彼此等间隔排布。
构成所述BJT器件结构的还包含：位于所述P+区上非阻挡层结构区域的金属硅化物，该金属硅化物覆盖于所述P+区上形成所述BJT器件的发射极的欧姆接触。如图1所示，再进一步地，位于所述N阱两侧的基极由STI区01与所述N阱隔离并由所述N阱引出，并且引出的N阱上设有N+区，所述N+区上设有构成所述基极的金属硅化物。
本发明再进一步地，位于所述基极两侧设有由STI区与所述基极隔离的P阱(p-well)，所述P阱上设有P+区，该P+区上设有构成集电极的金属硅化物。
更进一步地，位于所述N阱上的P+区的横截面尺寸为2μm*2μm。本发明的所述BJT器件类型为PNP型。
本发明的所述BJT器件结构还包括：位于所述N阱两侧的基极；位于所述基极两侧的集电极。
制作本发明的所述BJT器件结构的流程如下：
一、浅沟槽隔离工艺形成器件有源区，离子注入形成Pwell(P阱)和Nwell(N阱)；
二、栅氧化层生长，在所述栅氧化层上形成栅极多晶硅，因此栅极形成；
三、之后形成栅侧壁；
四、通过离子注入形成LDD区(用于形成MOS器件的浅离子注入区)；
五、栅极主侧墙形成，即在所述栅极侧壁形成主侧墙；
六、离子注入形成源漏区(包括P+区、N+区)；
七、金属硅化物形成欧姆接触，本发明进一步地，在形成所述金属硅化物前，先形成所述阻挡层，所述阻挡层为形成所述N+区和P+区之后，在所述N+区和P+区上覆盖一层氧化物，之后利用光刻、刻蚀形成所述阻挡层结构。即在所述P+区、N+区上形成金属硅化物，其中构成所述BJT器件的发射极的金属硅化物为：位于所述N阱上的P+上的不连续金属硅化物，该不连续金属硅化物位于所述非阻挡层的区域。进一步地，所述阻挡层结构的形成包括利用与该阻挡层结构对应的光罩一次性曝光后将所述阻挡层结构的图案转移至所述P+区上的光阻。
八、ILD沉积以及平坦化，并形成接触孔；其中所述ILD为层间介质层。
九、后段金属互联制作。
如图3和图4所示，图3显示为本发明的BJT器件的放大系数与电学参数Vbe关系曲线图；其中Beta表示为现有技术中BJT器件的放大系数与电学参数Vbe的关系，而Beta new表示为本发明的BJT器件的放大系数与电学参数Vbe的关系。图4显示为本发明的BJT器件的基区电流与电学参数Vbe关系曲线图。其中ib及ic为现有技术中BJT器件的电流与电学参数Vbe关系曲线，而ib_new与ic_new为本发明的BJT器件的电流与电学参数Vbe关系曲线。由此可见，基于曲线关系图可以看到主要是Ib电流的降低。对于PNP类型，Ib是从基区(base)inject到发射区(emitter)的电子电流，本发明的结构可以显著降低此电流。TCAD仿真结果显示本专利提出的BJT结构，如图5所示，图5显示为本发明的BJT器件的电子流密度的TCAD模拟图，由于发射极不连续金属硅化物(silicide)的设计，使得流入基区的电子电流明显降低，从而有效的改善Beta。本发明的所述BJT器件中，所述P+区上非阻挡层结构区域的金属硅化物在所述P+区上不连续，将所述BJT器件的放大系数提高60％。
综上所述，本发明的BJT器件结构由于发射极金属硅化物为不连续结构，可以显著降低流入基区的电流，从而有效的改善BJT器件的放大系数，将放大系数提高60％。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种BJT器件结构，其特征在于，该结构至少包括：
N阱；位于所述N阱上的P+区；位于所述P+区上的阻挡层结构，该阻挡层结构为覆盖于所述P+区上的外围框型结构以及位于该外围框型结构内与所述外围框型结构连接的相互间隔排布的条形结构；位于所述P+区上非阻挡层结构区域的金属硅化物，该金属硅化物覆盖于所述P+区上形成所述BJT器件的发射极的欧姆接触；
位于所述N阱两侧的基极；位于所述基极两侧的集电极。
2.根据权利要求1所述的一种BJT器件结构，其特征在于：所述条形结构等间隔排布于所述外围框型结构内。
3.根据权利要求1所述的一种BJT器件结构，其特征在于：位于所述N阱两侧的基极由STI区与所述N阱隔离并由所述N阱引出，并且引出的N阱上设有N+区，所述N+区上设有构成所述基极的金属硅化物。
4.根据权利要求3所述的一种BJT器件结构，其特征在于：位于所述基极两侧设有由STI区与所述基极隔离的P阱，所述P阱上设有P+区，该P+区上设有构成集电极的金属硅化物。
5.根据权利要求1所述的一种BJT器件结构，其特征在于：位于所述N阱上的P+区的横截面尺寸为2μm*2μm。
6.根据权利要求1所述的一种BJT器件结构，其特征在于：所述BJT器件类型为PNP型。
7.根据权利要求3所述的一种BJT器件结构，其特征在于：所述阻挡层为形成所述N+区和P+区之后，在所述N+区和P+区上覆盖一层氧化物，之后利用光刻、刻蚀形成所述阻挡层结构。
8.根据权利要求7所述的一种BJT器件结构，其特征在于：所述阻挡层结构的形成包括利用与该阻挡层结构对应的光罩一次性曝光后将所述阻挡层结构的图案转移至所述P+区上的光阻。
9.根据权利要求8所述的一种BJT器件结构，其特征在于：所述P+区上非阻挡层结构区域的金属硅化物在所述P+区上不连续，将所述BJT器件的放大系数提高60％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010116242.2A CN111211166B (zh) | 2020-02-25 | 2020-02-25 | 一种bjt器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010116242.2A CN111211166B (zh) | 2020-02-25 | 2020-02-25 | 一种bjt器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111211166A CN111211166A (zh) | 2020-05-29 |
| CN111211166B true CN111211166B (zh) | 2023-11-14 |
Family
ID=70786960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010116242.2A Active CN111211166B (zh) | 2020-02-25 | 2020-02-25 | 一种bjt器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111211166B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677690A (zh) * | 2004-03-08 | 2005-10-05 | 雅马哈株式会社 | 有受防护发射极－基极结的双极结晶体管的半导体器件 |
| CN101814433A (zh) * | 2009-02-20 | 2010-08-25 | 联发科技股份有限公司 | 横向双极结型晶体管及其制造方法 |
| US7807539B1 (en) * | 2007-03-26 | 2010-10-05 | Marvell International Ltd. | Ion implantation and process sequence to form smaller base pick-up |
| CN104332404A (zh) * | 2014-09-25 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | Cmos工艺制造双极型晶体管的方法及双极型晶体管 |
-
2020
- 2020-02-25 CN CN202010116242.2A patent/CN111211166B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677690A (zh) * | 2004-03-08 | 2005-10-05 | 雅马哈株式会社 | 有受防护发射极－基极结的双极结晶体管的半导体器件 |
| US7807539B1 (en) * | 2007-03-26 | 2010-10-05 | Marvell International Ltd. | Ion implantation and process sequence to form smaller base pick-up |
| CN101814433A (zh) * | 2009-02-20 | 2010-08-25 | 联发科技股份有限公司 | 横向双极结型晶体管及其制造方法 |
| CN104332404A (zh) * | 2014-09-25 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | Cmos工艺制造双极型晶体管的方法及双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111211166A (zh) | 2020-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207484B1 (en) | Method for fabricating BiCDMOS device and BiCDMOS device fabricated by the same | |
| TWI414022B (zh) | 橫向雙極性接面電晶體及其製造方法 | |
| US5045493A (en) | Semiconductor device and method of manufacturing the same | |
| US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
| CN111211166B (zh) | 一种bjt器件结构 | |
| US6445052B1 (en) | Power lateral diffused MOS transistor | |
| JP2000049237A (ja) | 半導体装置およびその製造方法 | |
| CN115101477A (zh) | 一种半导体结构及其制造方法 | |
| CN110767548A (zh) | 半导体结构及其形成方法 | |
| CN114256073A (zh) | 半导体结构及其形成方法 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| US6790736B2 (en) | Method for manufacturing and structure of semiconductor device with polysilicon definition structure | |
| CN106952906B (zh) | 一种多外延半导体器件及其制造方法 | |
| US6291303B1 (en) | Method for manufacturing a bipolar junction device | |
| CN110752153A (zh) | 半导体结构及其形成方法 | |
| US6514807B1 (en) | Method for fabricating semiconductor device applied system on chip | |
| CN113675092B (zh) | 沟槽型功率器件的制造方法 | |
| CN111785781B (zh) | 一种bjt器件结构及其制作方法 | |
| US11195905B2 (en) | Metal-oxide-semiconductor transistor and method of fabricating the same | |
| US20210367031A1 (en) | BJT Device Structure and Method for Making the Same | |
| KR20180032771A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN116741836A (zh) | 高压ldmos器件及其形成方法 | |
| KR101097980B1 (ko) | 반도체 소자의 제조방법 | |
| KR100223928B1 (ko) | 씨모스 소자의 구조 및 제조방법 | |
| CN116705828A (zh) | 高压半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |