CN111785781B - 一种bjt器件结构及其制作方法 - Google Patents
一种bjt器件结构及其制作方法 Download PDFInfo
- Publication number
- CN111785781B CN111785781B CN202010729800.2A CN202010729800A CN111785781B CN 111785781 B CN111785781 B CN 111785781B CN 202010729800 A CN202010729800 A CN 202010729800A CN 111785781 B CN111785781 B CN 111785781B
- Authority
- CN
- China
- Prior art keywords
- region
- sab
- well
- sti
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 11
- 239000002131 composite material Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供一种BJT器件结构及其制作方法，P阱、将P阱隔离为发射区下方的P阱和基区的P阱；发射区下方的P阱上设有第一N+区；基区的P阱上设有P+区；第一N+区上表面设有环绕第一N+区边缘的SAB环形层，该SAB环形层向外延伸至第一STI区上表面；第一N+区上表面、SAB环形层内设有至少一个SAB块型结构；环绕基区的集电区，集电区与所述基区之间设有将基区和集电区相互隔离的第二STI区；集电区由位于衬底上的N阱和位于所述N阱上的第二N+区构成。本发明通过发射极区域增加SAB区域，电流的集边效应会使部分发射极电流聚集在SAB区域硅表面处，中和部分基区电流，降低基区复合电流，达到增加双极型晶体管电流增益的效果。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种BJT器件结构及其制作方法。
背景技术
双极型晶体管是最重要的半导体器件之一，在高速电路、模拟电路、功率放大等方面有广泛的应用。为了降低发射区电阻，发射区金属接触通常直接做在发射区上，而基区接触做在两边，这就使得发射区下存在较大的内基区电阻，使得通过发射区的电流是不均匀的，越是靠近发射区中心，电流密度越低，这种电流集边效应给发射区宽度设计带来限制，减小了发射区有效宽度，电流增益降低；为了增加双极型晶体管的电流增益，传统工艺技术通常会在SAB刻蚀过程中在晶体管发射区边缘留下一定宽度的SAB区域，使得该区域不能形成金属硅化物和电极，以NPN双极型晶体管为例，其在CMOS集成工艺中的典型制作步骤如下：1、利用浅槽隔离形成器件有源区和阱；2、离子注入形成发射极区、基极区和集电极区；3、沉积金属硅化物阻挡层SAB；4、SAB刻蚀，去除需要形成发射极、基极和集电极的SAB区域，在晶体管发射区边缘留下一定宽度的SAB区域，使得该区域不能形成金属硅化物和电极；5、制作金属电极，形成晶体管器件。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种BJT器件结构及其制作方法，用于解决现有技术中发射区的电流不均匀，电流集边效应给发射区宽度设计带来限制，减小了发射区有效宽度，使得电流增益降低的问题。
为实现上述目的及其他相关目的，本发明提供一种BJT器件结构，至少包括：P型衬底、位于所述P型衬底上的P阱和第一STI区，所述第一STI区将所述P阱隔离为中心区域和环绕所述中心区域的外围区域；其中所述外围区域作为所述BJT器件的基区的P阱；所述中心区域的P阱上设有第一N+区作为发射区；所述外围区域的P阱上设有P+区，所述外围区域的P阱与所述P+区共同构成基区；
所述N+区的上表面设有环绕所述第一N+区边缘的SAB环形层，并且该SAB环形层向外延伸至所述第一STI区上表面；所述第一N+区上表面、所述SAB环形层内设有至少一个SAB块型结构；当所述SAB块型结构的个数为一个时，其位置处于所述SAB环形层内部的中央位置的第一N+区上；当所述SAB块型结构的个数为多个时，该多个所述SAB块型结构均匀分布在所述SAB环形层内部的所述第一N+区上；
环绕所述基区的集电区，所述集电区与所述基区之间设有将所述基区和集电区相互隔离的第二STI区；所述集电区由位于所述衬底上的N型深阱、N阱和位于所述N阱上的第二N+区构成。
优选地，所述BJT器件结构还包括位于所述N型深阱位于所述P阱和N阱的下方。
优选地，所述SAB环形层的横截面形状为矩形框。
优选地，所述SAB块型结构的横截面形状为矩形。
优选地，所述发射区的第一N+区上表面设有构成发射极的电极。
优选地，所述基区的P+区上表面设有构成基极的电极。
优选地，所述集电区的第二N+区上表面设有构成集电极的电极。
优选地，所述集电区远离所述基区的一侧设有第三STI区。
优选地，所述第一N+区上表面、所述SAB环形层内设有一个所述SAB块型结构，并且所述SAB块型结构的横截面形状为正方形，其边长为1μm、1.6μm或1.85μm中的任意一个值。
本发明提供一种BJT器件结构的制作方法，该方法至少包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成环形结构的第一STI区以及环绕所述第一STI区的第二STI区；其中位于所述第一STI区以内的中心区域定义为用于形成发射区的区域；位于第一STI区与所述第二STI区之间的外围区域定义为用于形成基区的区域，位于第二STI区以外环绕所述基区的区域定义为用于形成集电区的区域；
步骤二、在所述中心区域和所述外围区域进行P型离子掺杂形成P阱；在所述第二STI区以外环绕所述基区的区域进行N型离子掺杂形成N阱，并且所进行的N型离子掺杂从所述N阱延伸至所述P阱的下方，形成N型深阱；
步骤三、在用于形成所述发射区的区域的P阱上进行N型离子注入，形成第一N+区作为发射区；在用于形成基区的区域的P阱上进行P型离子注入形成P+区，所述P+区及其下方的P阱共同构成所述基区；在用于形成所述集电区的区域的N阱上进行N型离子注入形成第二N+区，所述N型深阱、N阱以及所述第二N+区共同构成所述集电区；
步骤四、沉积SAB层；
步骤五、对所述SAB层进行刻蚀，去除所述P+区以及第二N+区上表面的所述SAB层，在所述第一N+区的上表面形成环绕所述第一N+区边缘的SAB环形层，并且该SAB环形层向外延伸至所述第一STI区上表面，同时在所述第一N+区上表面、所述SAB环形层内形成至少一个SAB块型结构。
优选地，该方法还包括步骤六、在所述第一N+区的上表面形成构成发射极的电极；在所述P+区的上表面形成构成基极的电极；在所述第二N+区的上表面形成构成集电极的电极。
优选地，步骤一中形成所述第一、第二STI区的同时，在所述第二STI区的外围形成第三STI区；所述集电区位于所述第二、第三STI区之间的区域。
如上所述，本发明的BJT器件结构及其制作方法，具有以下有益效果：本发明以提高晶体管电流增益，并实现电流增益的可控调节。发射极区域增加SAB区域，电流的集边效应会使部分发射极电流聚集在SAB区域硅表面处，中和部分基区电流，即降低基区复合电流，达到增加双极型晶体管电流增益的效果。相比于传统晶体管，发射区SAB区域面积更大，基区复合电流减小，晶体管电流增益更高。本发明解决了发射极面积较大时，电流集边效应导致电流增益降低的问题，通过调整SAB区域的长宽以及数量，还可以实现BJT器件电流增益的可控调节。
附图说明
图1显示为本发明的BJT器件结构的横截面示意图；
图2显示为本发明的BJT器件结构的纵截面示意图；
图3显示为本发明的BJT器件结构的制作方法流程示意图；
图4a至图4d显示为本发明的BJT器件结构中电子电流随SAB块型结构的边长变化的分布图；
图5a至图5d显示为本发明的BJT器件结构中空穴电流随SAB块型结构的边长变化的分布图；
图6显示为本发明中BJT器件结构中SAB块型结构的不同边长对应的电流增益。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种BJT器件结构，如图1和图2所示，其中图1显示为本发明的BJT器件结构的横截面示意图；图2显示为本发明的BJT器件结构的纵截面示意图。本发明的BJT器件结构至少包括：P型衬底(P-sub)、位于所述P型衬底上的P阱(Core PW)和第一STI区04，所述第一STI区04将所述P阱隔离为中心区域和环绕所述中心区域的外围区域；图2是将图1纵向剖面得到(以图1中的第一N+区的中心为轴纵向切割得到)，图2只显示图1中对称的一部分；其中所述外围区域作为所述BJT器件的基区的P阱，所述中心区域的P阱上设有第一N+区01作为发射区；所述外围区域的P阱上设有P+区03，所述外围区域的P阱与所述P+区03共同构成基区。
所述第一N+区01的上表面设有环绕所述第一N+区01边缘的SAB环形层(SAB1)，并且该SAB环形层(SAB1)向外延伸至所述第一STI区上表面；本发明进一步地，如图1所示，本实施例中，所述SAB环形层(SAB1)的横截面形状为矩形框。
所述第一N+区01上表面、所述SAB环形层内设有至少一个SAB块型结构(SAB2)；进一步地，所述SAB块型结构(SAB2)的横截面形状为矩形。本实施例中所述SAB块型结构(SAB2)的个数为一个，在其他实施例中，所述SAB块型结构(SAB2)可以是分布在所述第一N+区01上表面的多个(不限于一个)。当所述SAB块型结构的个数为一个时，其位置处于所述SAB环形层内部的中央位置的第一N+区上；当所述SAB块型结构的个数为多个时，该多个所述SAB块型结构均匀分布在所述SAB环形层内部的所述第一N+区上。
环绕所述基区的集电区，所述集电区与所述基区之间设有将所述基区和集电区相互隔离的第二STI区05；所述集电区由位于所述衬底上的N型深阱、N阱(Core NW)和位于所述N阱上的第二N+区02构成。
本发明进一步地，所述N型深阱(DNW)位于所述P阱和N阱下方。
本发明进一步地，所述发射区的第一N+区01上表面设有构成发射极的电极07。所述基区的P+区03上表面设有构成基极的电极07。所述集电区的第二N+区02上表面设有构成集电极的电极07。
本发明进一步地，本实施例中，所述集电区远离所述基区的一侧设有第三STI区06。
本发明还提供所述的BJT器件结构的制作方法，如图3所示，图3显示为本发明的BJT器件结构的制作方法流程示意图，该方法至少包括以下步骤：
如图1和图1所示，步骤一、提供P型衬底(P-sub)，在所述P型衬底(P-sub)上形成环形结构的第一STI区04以及环绕所述第一STI区04的第二STI区05；其中位于所述第一STI区04以内的区域定义为用于形成发射区的区域；位于第一STI区04与所述第二STI区05之间的外围区域定义为用于形成基区的区域，位于第二STI区05以外环绕所述基区的区域定义为用于形成集电区的区域；本发明进一步地，步骤一中形成所述第一、第二STI区的同时，在所述第二STI区05的外围形成第三STI区06；所述集电区位于所述第二、第三STI区之间的区域。
步骤二、在所述中心区域和所述外围区域进行P型离子掺杂形成P阱(Core PW)；在所述第二STI区以外环绕所述基区的区域进行N型离子掺杂形成N阱(Core NW)，并且所进行的N型离子掺杂从所述N阱延伸至所述P阱的下方，形成N型深阱(DNW)。步骤三、在用于形成所述发射区的区域的P阱上进行N型离子注入，形成第一N+区01作为发射区；在用于形成基区的区域的P阱上进行P型离子注入形成P+区03，所述P+区及其下方的P阱共同构成所述基区；在用于形成所述集电区的区域的N阱上进行N型离子注入形成第二N+区05，所述P+区及其下方的P阱共同构成所述基区。
步骤四、沉积SAB层；
步骤五、对所述SAB层进行刻蚀，去除所述P+区03以及第二N+区05上表面的所述SAB层，在所述第一N+区01的上表面形成环绕所述第一N+区01边缘的SAB环形层(SAB1)，并且该SAB环形层(SAB1)向外延伸至所述第一STI区04上表面，同时在所述第一N+区上表面、所述SAB环形层内形成至少一个SAB块型结构。本实施例中，所述SAB块型结构(SAB2)的个数为一个，在其他实施例中，所述SAB块型结构(SAB2)可以是分布在所述第一N+区01上表面的多个(不限于一个)。当所述SAB块型结构的个数为一个时，其位置处于所述SAB环形层内部的中央位置的第一N+区上；当所述SAB块型结构的个数为多个时，该多个所述SAB块型结构均匀分布在所述SAB环形层内部的所述第一N+区上。
本发明进一步地，该方法还包括步骤六、在所述第一N+区01的上表面形成构成发射极的电极07；在所述P+区03的上表面形成构成基极的电极07；在所述第二N+区的上表面形成构成集电极的电极07。
本发明进一步地，所述第一N+区上表面、所述SAB环形层内设有一个所述SAB块型结构，并且所述SAB块型结构的横截面形状为正方形，其边长为1μm、1.6μm或1.85μm中的任意一个值。如图4a至图4d所示，图4a至图4d显示为本发明的BJT器件结构中电子电流随SAB块型结构的边长变化的分布图；图5a至图5d显示为本发明的BJT器件结构中空穴电流随SASB块型结构的边长变化的分布图。其中L表示所述SAB块型结构的边长，图4a和图5a中L/2＝0；图4b和图5b中L/2＝1μm；图4c和图5c中的L/2＝1.6μm；图4d和图5d中的L/2＝1.85μm。再参阅图6，图6显示为本发明中BJT器件结构中SAB块型结构的不同边长对应的电流增益。由此可见，发射区中间位置SAB块型结构的引入，可以有效降低基区电流，电流增益增加，且随着SAB块型结构边长的增加，基区电流进一步降低，电流增益继续提高，可以通过调控SAB块型结构的长宽以及所述SAB块型结构的数量，实现电流增益的可控调节。
综上所述，本发明以提高晶体管电流增益，并实现电流增益的可控调节。发射极区域增加SAB区域，电流的集边效应会使部分发射极电流聚集在SAB区域硅表面处，中和部分基区电流，即降低基区复合电流，达到增加双极型晶体管电流增益的效果。相比于传统晶体管，发射区SAB区域面积更大，基区复合电流减小，晶体管电流增益更高。本发明解决了发射极面积较大时，电流集边效应导致电流增益降低的问题，通过调整SAB区域的长宽以及数量，还可以实现BJT器件电流增益的可控调节。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种BJT器件结构，其特征在于，至少包括：
P型衬底、位于所述P型衬底上的P阱和第一STI区，所述第一STI区将所述P阱隔离为中心区域和环绕所述中心区域的外围区域；其中所述外围区域作为所述BJT器件的基区的P阱；所述中心区域的P阱上设有第一N+区作为发射区；所述外围区域的P阱上设有P+区，所述外围区域的P阱与所述P+区共同构成基区；
所述第一N+区的上表面设有环绕所述第一N+区边缘的SAB环形层，并且该SAB环形层向外延伸至所述第一STI区上表面；所述第一N+区上表面、所述SAB环形层内设有至少一个SAB块型结构；当所述SAB块型结构的个数为一个时，其位置处于所述SAB环形层内部的中央位置的第一N+区上；当所述SAB块型结构的个数为多个时，该多个所述SAB块型结构均匀分布在所述SAB环形层内部的所述第一N+区上；
环绕所述基区的集电区，所述集电区与所述基区之间设有将所述基区和集电区相互隔离的第二STI区；所述集电区由位于所述衬底上的N型深阱、N阱和位于所述N阱上的第二N+区构成。
2.根据权利要求1所述的BJT器件结构，其特征在于：所述N型深阱位于所述P阱和N阱的下方。
3.根据权利要求1所述的BJT器件结构，其特征在于：所述SAB环形层的横截面形状为矩形框。
4.根据权利要求1所述的BJT器件结构，其特征在于：所述SAB块型结构的横截面形状为矩形。
5.根据权利要求1所述的BJT器件结构，其特征在于：所述发射区的第一N+区上表面设有构成发射极的电极。
6.根据权利要求1所述的BJT器件结构，其特征在于：所述基区的P+区上表面设有构成基极的电极。
7.根据权利要求1所述的BJT器件结构，其特征在于：所述集电区的第二N+区上表面设有构成集电极的电极。
8.根据权利要求1所述的BJT器件结构，其特征在于：所述集电区远离所述基区的一侧设有第三STI区。
9.根据权利要求1所述的BJT器件结构，其特征在于：所述第一N+区上表面、所述SAB环形层内设有一个所述SAB块型结构，并且所述SAB块型结构的横截面形状为正方形，其边长为1μm、1.6μm或1.85μm中的任意一个值。
10.根据权利要求1至9任意一项所述的BJT器件结构的制作方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成环形结构的第一STI区以及环绕所述第一STI区的第二STI区；其中位于所述第一STI区以内的中心区域定义为用于形成发射区的区域；位于第一STI区与所述第二STI区之间的外围区域定义为用于形成基区的区域，位于第二STI区以外环绕所述基区的区域定义为用于形成集电区的区域；
步骤二、在所述中心区域和所述外围区域进行P型离子掺杂形成P阱；在所述第二STI区以外环绕所述基区的区域进行N型离子掺杂形成N阱，并且所进行的N型离子掺杂从所述N阱延伸至所述P阱的下方，形成N型深阱；
步骤三、在用于形成所述发射区的区域的P阱上进行N型离子注入，形成第一N+区作为发射区；在用于形成基区的区域的P阱上进行P型离子注入形成P+区，所述P+区及其下方的P阱共同构成所述基区；在用于形成所述集电区的区域的N阱上进行N型离子注入形成第二N+区，所述N型深阱、N阱以及所述第二N+区共同构成所述集电区；
步骤四、沉积SAB层；
步骤五、对所述SAB层进行刻蚀，去除所述P+区以及第二N+区上表面的所述SAB层，在所述第一N+区的上表面形成环绕所述第一N+区边缘的SAB环形层，并且该SAB环形层向外延伸至所述第一STI区上表面，同时在所述第一N+区上表面、所述SAB环形层内形成至少一个SAB块型结构；当所述SAB块型结构的个数为一个时，其位置处于所述SAB环形层内部的中央位置的第一N+区上；当所述SAB块型结构的个数为多个时，该多个所述SAB块型结构均匀分布在所述SAB环形层内部的所述第一N+区上。
11.根据权利要求10所述的BJT器件结构的制作方法，其特征在于，该方法还包括步骤六、在所述第一N+区的上表面形成构成发射极的电极；在所述P+区的上表面形成构成基极的电极；在所述第二N+区的上表面形成构成集电极的电极。
12.根据权利要求11所述的BJT器件结构的制作方法，其特征在于，步骤一中形成所述第一、第二STI区的同时，在所述第二STI区的外围形成第三STI区；所述集电区位于所述第二、第三STI区之间的区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010729800.2A CN111785781B (zh) | 2020-07-27 | 2020-07-27 | 一种bjt器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010729800.2A CN111785781B (zh) | 2020-07-27 | 2020-07-27 | 一种bjt器件结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111785781A CN111785781A (zh) | 2020-10-16 |
| CN111785781B true CN111785781B (zh) | 2024-04-30 |
Family
ID=72763377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010729800.2A Active CN111785781B (zh) | 2020-07-27 | 2020-07-27 | 一种bjt器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785781B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545849A (zh) * | 2018-12-12 | 2019-03-29 | 上海华力集成电路制造有限公司 | Cmos集成工艺bjt结构及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060202306A1 (en) * | 2005-03-11 | 2006-09-14 | Moshe Agam | Bipolar junction transistor with high beta |
| JP5469439B2 (ja) * | 2009-11-20 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR20170068839A (ko) * | 2015-12-10 | 2017-06-20 | 주식회사 동부하이텍 | 바이폴라 접합 트랜지스터 및 이의 제조 방법 |
-
2020
- 2020-07-27 CN CN202010729800.2A patent/CN111785781B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545849A (zh) * | 2018-12-12 | 2019-03-29 | 上海华力集成电路制造有限公司 | Cmos集成工艺bjt结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111785781A (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724044B2 (en) | MOSFET device having geometry that permits frequent body contact | |
| TWI414022B (zh) | 橫向雙極性接面電晶體及其製造方法 | |
| US8674454B2 (en) | Lateral bipolar junction transistor | |
| US6630377B1 (en) | Method for making high-gain vertical bipolar junction transistor structures compatible with CMOS process | |
| US20100219504A1 (en) | Four-Terminal Gate-Controlled LVBJTs | |
| US7932581B2 (en) | Lateral bipolar junction transistor | |
| JPH058583B2 (zh) | ||
| US6716709B1 (en) | Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps | |
| WO2006065348A1 (en) | Diode with low junction capacitance | |
| CN111785781B (zh) | 一种bjt器件结构及其制作方法 | |
| KR100731087B1 (ko) | 바이씨모스 소자 및 그의 제조방법 | |
| US9627210B2 (en) | Method of fabricating electrostatic discharge protection structure | |
| CN109545849B (zh) | Cmos集成工艺bjt结构及其制造方法 | |
| TWI627712B (zh) | 具有不同基極分佈之異質接面雙極電晶體的整合 | |
| US6291303B1 (en) | Method for manufacturing a bipolar junction device | |
| CN106952906B (zh) | 一种多外延半导体器件及其制造方法 | |
| CN111211166B (zh) | 一种bjt器件结构 | |
| US9666699B1 (en) | Semiconductor device having field plate disposed on isolation feature and method for forming the same | |
| US7253498B2 (en) | Bipolar transistor with geometry optimized for device performance, and method of making same | |
| US20210367031A1 (en) | BJT Device Structure and Method for Making the Same | |
| US10797132B2 (en) | Heterojunction bipolar transistor fabrication using resist mask edge effects | |
| CN118538724A (zh) | 可控硅静电防护器件及其制作方法 | |
| KR20090031354A (ko) | 감소된 콜렉터-기판 커패시턴스를 갖는 바이폴라 접합 트랜지스터 | |
| CN117410323A (zh) | 半导体装置及其制作方法 | |
| TWI559529B (zh) | 半導體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |