TWI627712B - 具有不同基極分佈之異質接面雙極電晶體的整合 - Google Patents

具有不同基極分佈之異質接面雙極電晶體的整合 Download PDF

Info

Publication number
TWI627712B
TWI627712B TW105140233A TW105140233A TWI627712B TW I627712 B TWI627712 B TW I627712B TW 105140233 A TW105140233 A TW 105140233A TW 105140233 A TW105140233 A TW 105140233A TW I627712 B TWI627712 B TW I627712B
Authority
TW
Taiwan
Prior art keywords
base layer
emitter
layer
forming
opening
Prior art date
Application number
TW105140233A
Other languages
English (en)
Other versions
TW201733028A (zh
Inventor
夫厚爾 杰恩
豈之 劉
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201733028A publication Critical patent/TW201733028A/zh
Application granted granted Critical
Publication of TWI627712B publication Critical patent/TWI627712B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明係用於異質接面雙極電晶體的裝置結構及製造方法。在基底的第一裝置區上形成第一基極層。形成與該第一基極層界定第一接面之第一射極。在基底的第二裝置區上形成第二基極層。形成與該第二基極層界定第二接面之第二射極。該第一基極層與該第二基極層有不同的厚度、組成、電活性摻質的濃度、或以上的組合。

Description

具有不同基極分佈之異質接面雙極電晶體的整合
本發明大體關於半導體裝置及積體電路製造，尤指關於用於雙極性接面電晶體及異質接面雙極電晶體的製造方法及裝置結構。
就其它終端用途而言，可在射頻收發器、數十億位元類比數位轉換器、光學網路、汽車雷達及高速電路中可發現雙極性接面電晶體。雙極性接面電晶體可與互補式金屬氧化物半導體(CMOS)場效電晶體在雙極性互補式金屬氧化物半導體(BiCMOS)積體電路中組合，其利用兩種電晶體類型的有利特性。
雙極性接面電晶體為三端點電子裝置，其包括射極(emitter)、本質基極(intrinsic)及集極(collector)，配置成使得該本質基極置於該射極與集極之間。NPN雙極性接面電晶體可包括構成該等射極與集極的n型半導體材料區、以及構成該本質基極的p型半導體材料區。PNP雙極性接面電晶體可包括構成該等射極與集極的p型半導體材料區、以及構成該本質基極的n型半導體材料區。在運作 時，該基極射極接面為順偏而該基極集極接面為逆偏。該集極射極電流可由該基極射極電壓所控制。
異質接面雙極電晶體(HBT)是一種雙極性接面電晶體，其中該射極、本質基極、及/或集極的二或更多者是由具有不均等能隙的半導體材料所組成，其建立異質接面。舉例而言，異質接面雙極電晶體的集極及/或射極可由矽所組成，而異質接面雙極電晶體的基極可由矽鍺(SiGe)所組成，其特徵在於比矽更窄的能隙。在無線設計中，介於天線及電子電路之間的介面是由低雜訊放大器(LNA)及功率放大器(PA)所提供，其各可包括具有SiGe基極的異質接面雙極電晶體。
雙極性接面電晶體及異質接面雙極電晶體需要改良的製造方法及裝置結構。
在本發明的一具體實施例中，提供用於製造裝置結構的方法。在基底的第一裝置區上形成第一基極層。形成與該第一基極層界定第一接面的第一射極。在基底的第二裝置區上形成第二基極層。形成與該第二基極層界定第二接面的第二射極。該第一基極層與該第二基極層有不同的厚度、組成、電活性摻質之濃度、或以上的組合。
在本發明的一具體實施例中，裝置結構包括：位在基底的第一裝置區上的第一基極層、位在該第一基極層上的第一射極、位在該基底的第二裝置區上的第二基極層、以及位在該第二基極層上的第二射極。該第一射 極與該第一基極層界定第一接面，且該第二射極與該第二基極層界定第二接面。該第一基極層與該第二基極層有不同的厚度、組成、電活性摻質之濃度、或以上的組合。
10‧‧‧基底
10a‧‧‧頂端表面
12‧‧‧溝槽隔離區
13‧‧‧溝槽隔離區
14‧‧‧裝置區
15‧‧‧裝置區
16‧‧‧集極
17‧‧‧集極
18‧‧‧子集極
19‧‧‧子集極
20‧‧‧墊層、層件
22‧‧‧層件
24‧‧‧開口
26‧‧‧基極層
28‧‧‧單晶區段
30‧‧‧犧牲層、層件、單晶區段
32‧‧‧犧牲層、層件
34‧‧‧開口
36‧‧‧間隔物
38‧‧‧基極層、層件
40‧‧‧單晶區段
42‧‧‧介電層
44‧‧‧外質基極層
48‧‧‧射極
50‧‧‧射極
52‧‧‧間隔物
54‧‧‧間隔物
56‧‧‧裝置結構
58‧‧‧裝置結構
60‧‧‧雙極性接面電晶體、墊層
62‧‧‧外質基極
64‧‧‧外質基極
66‧‧‧摻質
附圖合併於並且構成本說明書的一部分，繪示本發明的各項具體實施例，並且連同上文本發明的一般性說明、及下文具體實施例的詳細說明，作用在於闡釋本發明的具體實施例。
第1A圖根據本發明的一具體實施例，為基底在裝置結構製造用處理方法初始製造階段的一部分的截面圖。
第1B圖為不同基底在該處理方法該初始製造階段與第1A圖類似的截面圖。
第2A、2B圖為該處理方法後續製造階段與第1A、1B圖類似的截面圖。
第3A、3B圖為該處理方法後續製造階段與第2A、2B圖類似的截面圖。
第4A、4B圖為該處理方法後續製造階段與第3A、3B圖類似的截面圖。
第5A、5B圖為該處理方法後續製造階段與第4A、4B圖類似的截面圖。
第6A、6B圖根據本發明的一替代具體實施例，為藉由製造程序所製造裝置結構與第5A、5B圖類似的截面圖。
請參閱第1A、1B圖，並且根據本發明的一具體實施例，基底10包含可用於形成積體電路的裝置的單晶半導體材料。構成基底10的半導體材料可包括位於其頂端表面10a的磊晶層(epitaxial layer)，其可含有一定量的電活性摻質，相對於基底10的剩餘部分增強其電氣特性。舉例而言，基底10可包括單晶矽的磊晶層，其在用於NPN電晶體的構造中，摻雜有週期表第五族一定濃度的n型摻質(例如：磷(P)或砷(As))，此濃度得以賦予n型導電性的濃度。
溝槽隔離區12、13位於基底10的半導體材料中。溝槽隔離區12、13從基底10的頂端表面10a至頂端表面10a下方的淺深處。製造裝置結構時使用的裝置區14位於溝槽隔離區12彼此間。製造裝置結構時使用的裝置區15位於溝槽隔離區13彼此間。裝置區14、15由基底10的半導體材料的不同部分所構成，各具有由各別溝槽隔離區12、13的配置所決定的寬度及長度。裝置區14、15也順著垂直於一平面的方向具有垂直尺寸或高度，此平面含有其長度與寬度，是藉由溝槽隔離區12、13相對於其頂端表面10a深入基底10的各別穿透深度所建立。
溝槽隔離區12、13可藉由沉積硬遮罩、利用微影與蝕刻程序界定穿入基底10的溝槽以圖型化此硬遮罩與基底10、沉積電絕緣體以填充該些溝槽、使用化學機械研磨(CMP)程序相對於該硬遮罩平坦化該電絕緣體、以 及移除該硬遮罩來形成。在一具體實施例中，溝槽隔離區12、13可由二氧化矽(SiO2)所構成，其藉由化學氣相沉積(CVD)來沉積。
集極16可由位於溝槽隔離區12彼此間的裝置區14其一區段或全部的材料所構成。集極17可由位於溝槽隔離區13彼此間的裝置區15其一區段或全部的材料所構成。集極16、17可含有一定濃度的電活性摻質，像是濃度達到得以對該半導體材料有效賦予n型導電性的n型摻質。在一具體實施例中，集極16、17可包括不同濃度的n型摻質，其舉例而言，可藉由使用選擇性離子佈植來產生。由具有與集極16同一導電性類型的半導體材料所構成的子集極18可在基底10中依溝槽隔離區12順序橫向延伸，而以集極接觸區與裝置區14的集極16耦合。類似的是，由具有與集極16同一導電性類型的半導體材料所構成的子集極19可在基底10中依溝槽隔離區13順序橫向延伸，而以集極接觸區與裝置區15的集極17耦合。
墊層20與層件22是跨布基底10的頂端表面10a在層件堆疊中沉積。墊層20可由介電材料所構成，諸如藉由化學氣相沉積所沉積的二氧化矽。層件22可由多結晶半導體材料所構成，諸如多結晶矽(即多晶矽)，其藉由化學氣相沉積所沉積。
層件22是藉由圖型化敞開而帶來開口24，開口穿過其整個厚度延伸至位於基底10的頂端表面10a處的裝置區14。開口24在寬度方面可大於裝置區14，以使得 開口24於其周緣處與溝槽隔離區12稍微重疊。開口24可藉由將遮罩塗敷至基底10的頂端表面10a來形成。該遮罩舉例而言，可包含光阻，其經受利用旋轉塗布程序的塗敷、預烘培、穿過光遮罩投射的輻射曝照、曝照後烘培、然後以化學顯影劑顯影，而在開口24的意欲位置界定開口的圖型。蝕刻程序可用於移除層件22的未受掩蔽材料以界定開口24。此蝕刻程序可包含濕化學蝕刻或乾蝕刻，並且可憑靠給定的蝕刻化學作用，其移除層件22對墊層20的介電材料有選擇性(即，以更高速率)的介電材料。墊層20接著可藉由蝕刻程序從開口24內側移除，像是使用稀釋氫氟(DHF)或緩衝型氫氟(BHF)藉由蝕刻程序來移除。層件22藉由遮罩來掩蔽，並且在圖型化期間保留於裝置區15上方及其附近。
該遮罩可在形成開口24後遭受移除。該遮罩若由光阻所構成，可藉由灰化或溶劑剝除，然後再藉由清潔程序來移除。
請參閱第2A、2B圖，其中相似的參考元件符號是指第1A、1B圖中相似的特徵，而且在處理方法之後續製造階段，給定厚度的基極層26是跨布基底10的頂端表面10a非選擇性沉積。基極層26可包括單晶區段28，其與開口24內側的裝置區14垂直對準而置，並且直接接觸裝置區14的單晶半導體材料。單晶區段28磊晶生長於具有晶體結構的裝置區14上，此晶體結構具有單一取向。基極層26的單晶區段28界定本質基極，其參與在使用裝 置區14所形成的裝置結構中形成射極基極接面。
基極層26的區段也於開口24場式周緣中的層件22上形成，並且毗連單晶區段28。基極層26的這些區段可比單晶區段28更薄，並且可由具有晶體結構的多結晶半導體材料(例如：多晶矽)所構成，此晶體結構是由缺乏均勻結晶取向的顆粒所構成，此非結晶取向是因位在層件22的多結晶半導體材料上的生長所致。
基極層26可由使用諸如化學氣相沉積(CVD)的非選擇性沉積程序進行沉積的半導體材料層所構成。包含基極層26的半導體材料可有別於裝置區14，並且可具有與集極16相反的導電性類型。舉例而言，基極層26可由半導體材料所構成，諸如呈合金的矽鍺(SiGe)，其具有範圍自95原子百分比至50原子百分比的矽(Si)含量、以及範圍自5原子百分比至50原子百分比的峰值鍺(Ge)含量。此鍺含量跨布基極層26的厚度的分佈(profile)可呈階化及/或步進式，或替代地，可跨布基極層26的厚度具有均勻性。基極層26的半導體材料可更包含電活性摻質，諸如選自於濃度為有效賦予p型導電性的週期表第三族p型摻質(例如：硼)、以及用以抑制此p型摻質擴散的碳(C)。
形成犧牲層30及犧牲層32跨布基底10的頂端表面10a作為位在基極層26的頂端表面上的層件堆疊。犧牲層30可由電絕緣體所構成，諸如藉由基極層26的熱氧化作用所生長的二氧化矽(SiO2)，其具有非結晶性。犧牲層32是在犧牲層30上形成，可由諸如多晶矽的多晶矽半 導體材料所構成，可藉由化學氣相沉積所沉積。犧牲層32在犧牲層30的非結晶電絕緣體上的沉積導致犧牲層32具有多晶性。
請參閱第3A、3B圖，其中相似的參考元件符號是指第2A、2B圖中相似的特徵，而且在處理方法之後續製造階段，層件20、22、26、30、32是藉由圖型化敞開而帶來開口34，其在基底10的頂端表面10a處延伸至裝置區15。開口34在寬度方面可大於裝置區15，以使得開口34於其周緣處與溝槽隔離區13稍微重疊。開口34可藉由將非關鍵遮罩塗敷至基底10的頂端表面10a來形成。此非關鍵遮罩舉例而言，可包含光阻，其經受利用旋轉塗布程序的塗敷、預烘培、穿過光遮罩投射的輻射曝照、曝照後烘培、然後以化學顯影劑顯影，而在開口34的意欲位置界定開口的圖型。蝕刻程序可用於移除層件22、26、30、32的未受掩蔽材料以界定開口34。此蝕刻程序可包含濕化學蝕刻及/或乾蝕刻程序，以給定的蝕刻化學作用移除層件22、26、30、32之材料。墊層20接著可藉由蝕刻程序從開口34內側移除，諸如使用稀釋氫氟或緩衝型氫氟藉由蝕刻程序來移除。層件26、30、32藉由此遮罩層來掩蔽，並且在圖型化期間保留於裝置區14上方及其附近。
該遮罩可在形成開口34後遭受移除。該遮罩若由光阻所構成，可藉由灰化或溶劑剝除，然後再藉由清潔程序來移除。
間隔物36是在開口34的周界附近延伸的側 壁上形成。就形成間隔物36，可藉由沉積由電絕緣體所構成的保形層(conformal layer)，諸如藉由化學氣相沉積所沉積的氮化矽(Si3N4)，然後將此保形層以異向性蝕刻程序進行塑形，諸如反應性離子蝕刻，其將此電絕緣體優先從水平表面移除。
請參閱第4A、4B圖，其中相似的參考元件符號是指第3A、3B圖中相似的特徵，而且在處理方法之後續製造階段，給定厚度的基極層38是在開口34形成並與間隔物36對齊後，跨布基底10的頂端表面10a非選擇性沉積。基極層38可包括單晶區段40，其與開口34內側的裝置區14垂直對準而置，並且直接接觸裝置區14的單晶半導體材料。單晶區段40磊晶生長於具有晶體結構的裝置區14上，此晶體結構具有單一取向。基極層38的單晶區段40界定本質基極，其參與在使用裝置區14所形成的裝置結構中形成射極基極接面。
基極層38的區段也於開口34場式周緣(field peripheral)中的層件32上形成，並且毗連單晶區段40。基極層38的這些區段可比單晶區段40更薄，並且可由具有晶體結構的多結晶半導體材料(例如：多晶矽)所構成，此晶體結構是由缺乏均勻結晶取向的顆粒所構成，此非結晶取向是因位在層件32的多結晶半導體材料上的生長所致。
“磊晶生長”、“磊晶沉積”、“磊晶形成”、“以磊晶方式生長”等詞及類似用語是指在由半導 體材料所構成的沉積表面上生長半導體材料，其中此生長的半導體材料與位於此沉積表面的半導體材料有相同的結晶特性。在磊晶沉積程序中，來源氣體所提供的化學反應劑受到控制，且沉積工具用的系統參數設定成使得沉積原子利用足以在沉積表面上行動的能量抵達沉積表面，並且相對於位於沉積表面的晶格結構在生長期間自我配置。因此，磊晶半導體材料與沉積表面(此磊晶半導體材料在此沉積表面上生長)有相同的結晶特性(例如：晶格結構)。在一些具體實施例中，磊晶生長及/或沉積程序對於在半導體表面上形成磊晶生長的半導體材料具有選擇性，並且不在諸如二氧化矽或氮化矽表面的介電質表面上沉積材料。
基極層38可由使用諸如化學氣相沉積(CVD)的非選擇性沉積程序進行沉積的半導體材料層所構成。包含基極層38的半導體材料可有別於裝置區15，並且可具有與集極17相反的導電性類型。舉例而言，基極層38可由半導體材料所構成，諸如呈合金的矽鍺(SiGe)，其具有範圍自95原子百分比至50原子百分比的矽(Si)含量、以及範圍自5原子百分比至50原子百分比的峰值鍺(Ge)含量。此鍺含量跨布基極層38的厚度的分佈可呈階化及/或步進式，或替代地，可跨布基極層38的厚度具有均勻性。基極層38的半導體材料可更包含電活性摻質，諸如選自於濃度為有效賦予p型導電性的週期表第三族p型摻質(例如：硼)、以及用以抑制此p型摻質擴散的碳(C)。
基極層26、38可有不同的厚度、組成、及/ 或電活性摻質的濃度。這些是藉由程序流程中分離的沉積來沉積基極層26、38時所決定的特性。在一具體實施例中，基極層38中鍺含量的分佈可與基極層26中鍺含量的分佈相對不同，使得層件26、38跨布其各別厚度有不同的組成。舉例而言，厚度相同的基極層26、38可具有相同的步進/階化式鍺含量分佈，其中基極層38所具有的峰值鍺濃度較高。舉另一實施例來說，厚度相同的基極層26、38可具有不同的步進/階化式鍺含量分佈，而層件26、38間的峰值鍺含量可以不同。另外，基極層38的厚度及/或摻雜可有別於基極層26的厚度及/或摻雜。厚度差可操作成用以在層件26、38產生鍺含量分佈差異。就使用裝置區14、15所形成的裝置結構，此等差異可反映不同的應用。僅使用單一基極層所製造的裝置結構缺乏藉由將多個基極層26、38引進製造程序所實現的靈活性。
請參閱第5A、5B圖，其中相似的參考元件符號是指第4A、4B圖中相似的特徵，而且在處理方法之後續製造階段，層件30、32是藉由塗敷非關鍵遮罩並進行蝕刻從裝置區14及其附近遭受移除。此非關鍵遮罩舉例而言，可包含光阻，其經受利用旋轉塗布程序的塗敷、預烘培、穿過光遮罩投射的輻射曝照、曝照後烘培、然後以化學顯影劑顯影，而敞開包括有裝置區14的表面區。蝕刻程序可用於移除層件30、32的未受掩蔽材料。此蝕刻程序可包含濕化學蝕刻及/或乾蝕刻程序，以給定的蝕刻化學作用移除層件30、32的材料。基極層38藉由非關鍵遮罩來掩 蔽，並且保留於裝置區14上方及其附近。此遮罩可在蝕刻程序後遭受移除。此遮罩若由光阻所構成，可藉由灰化或溶劑剝除，然後再藉由清潔程序來移除。
介電層42經沉積而跨布基底10的頂端表面10a具有給定厚度。介電層42可由電絕緣體所構成，其具有介電材料的介電常數(例如：介電係數)特性。在一具體實施例中，介電層42可以是使用化學氣相沉積所沉積的二氧化矽(SiO2)。
外質基極層44經沉積而跨布基極層26上基底10的頂端表面10a具有給定厚度。外質基極層44可由多結晶半導體材料所構成，諸如多結晶矽，其是藉由化學氣相沉積所形成。外質基極層44的半導體材料可更包含摻質，諸如選自於濃度為有效賦予p型導電性的週期表第三族p型摻質(例如：硼)、以及用以抑制此p型摻質擴散的碳(C)。可在外質基極層44上將一或多個介電層沉積為覆蓋體。
射極48位於射極開口中，其穿過介電層42與外質基極層44延伸至裝置區14上基極層26的單晶區段30。在形成射極48之前，先形成非導電性間隔物52，其包覆此射極開口，並且使射極48與外質基極層44電隔離。射極50位於射極開口中，其穿過介電層42與外質基極層44延伸至裝置區15上基極層38的單晶區段40。在形成射極50之前，先形成非導電性間隔物54，其包覆此射極開口，並且使射極50與外質基極層44電隔離。所述射極開 口可藉由利用光微影及蝕刻程序來形成。
射極48、50可由一層重度摻雜的半導體材料所形成，其是使用光微影及蝕刻程序來沉積並接著圖型化。舉例而言，射極48、50可由多結晶半導體材料所構成，諸如藉由化學氣相沉積所沉積的多晶矽，並且可利用一定濃度的摻質進行重度摻雜，諸如出自週期表第五族得有效賦予n型導電性的n型摻質(例如：磷(P)或砷(As))。在一替代具體實施例中，射極48、50可由不同重度摻雜半導體材料層分開形成，而不是由相同重度摻雜半導體材料層同時形成。
裝置結構56是藉由與裝置區14相關聯的處理方法所形成。裝置結構56的特徵在於垂直架構，其中集極16、基極層26的單晶區段28、以及射極48是與垂直位於射極48與集極16間的基極層26的單晶區段28呈垂直配置。構成基極層26的半導體材料與構成射極48及集極16的半導體材料有相反的導電性類型。在集極16、基極層26及射極48其中兩者或全部三者是由不同半導體材料所構成的一具體實施例中，裝置結構56的特性可為異質接面雙極電晶體。射極基極接面是界定在介於射極48與基極層26的單晶區段28間的介面處。外質基極層44的頂端表面相對於此射極基極接面隆起。基極集極接面是界定在介於集極16與基極層26的單晶區段28間的介面處。裝置結構56包括與集極16、基極層26及射極48等部分重合的本質裝置區，此等部分參與此本質裝置區外側的接面及外質裝 置區。
裝置結構58是藉由與裝置區15相關聯的處理方法所形成。裝置結構58的特徵在於垂直架構，其中集極17、基極層38的單晶區段40、以及射極50是與垂直位於射極50與集極17間的基極層38的單晶區段40呈垂直配置。構成基極層38的半導體材料與構成射極50及集極17的半導體材料有相反的導電性類型。在集極17、基極層38及射極50其中兩者或全部三者是由不同半導體材料所構成的一具體實施例中，裝置結構58的特性可為異質接面雙極電晶體。射極基極接面界定在介於射極50與基極層38的單晶區段40間的介面處。外質基極層44的頂端表面相對於此射極基極接面隆起。基極集極接面界定在介於集極17與基極層38的單晶區段40間的介面處。裝置結構58包括與集極17、基極層38及射極50等部分重合的本質裝置區，此等部分參與此本質裝置區外側的接面及外質裝置區。
接著進行標準矽化及標準中段(MOL)與後段(BEOL)處理，其包括對於上覆於裝置結構56的局部互連結構形成接觸並進行配線，以及對於藉由互連配線與裝置結構56、58耦合的互連結構形成介電層、貫孔插塞及配線，此外也對於另外的裝置結構進行類似接觸，如基底10上所製造的其它電路系統中所包括的雙極性接面電晶體60及CMOS電晶體。諸如二極體、電阻器、電容器、變容器及電感器等其它主動與被動電路元件可整合成互連結構， 並且可用在BiCMOS積體電路中。
裝置結構56、58是位在相同的基底10上，並且具有不同的基極層26、38，可具有鍺濃度分佈，其是為了裝置結構56、58的不同應用而最佳化。將裝置結構56、58兩者進行效能最佳化的能力與只有裝置結構56、58其中一者或另一者可最佳化的限制性程序形成對比，因為相同的基極層與其組成、摻雜及厚度屬共用並且不可個別選擇。
在一具體實施例中，裝置結構56可包含前端低雜訊放大器(LNA)，並且裝置結構58可包含輸出功率放大器(PA)，其是與天線耦合以供高頻通訊之用。裝置結構56組配成用來擷取不可預測低功率、低電壓信號、以及此天線對其造成的相關隨機雜訊，並且將此低功率、低電壓信號放大到有用的位準。裝置結構56的基極層26其鍺含量的深度分佈可進行最佳化以提供高貝他(beta)與低基極電阻。裝置結構58組配成用來從晶片上其它具有高信號雜訊比的電路系統接受較強的可預測信號，並且提高其功率。裝置結構58的基極層38其鍺含量的深度分佈可進行最佳化以提供所需的低基極對射極電容(Vbe)及高BVceo(基極斷開時的集極對射極崩潰電壓)。若要在具有由矽鍺所構成的基極層26、38的裝置結構56、58中提供這些不同功能，基極層26及其單晶區段30中鍺含量的深度分佈可有別於基極層38及其單晶區段40中鍺含量的深度分佈。舉例而言，此鍺含量的深度分佈可因鍺峰值與位置不 同而有所不同。另外，基極層26及其單晶區段30中電活性摻質(例如：硼)的濃度分佈可有別於基極層38及其單晶區段40中電活性摻質的濃度分佈。再者，基極層26的單晶區段30與基極層38的單晶區段40可有不同的厚度。
裝置結構56、58可具有各別的基極層26、38，其具有為了其它應用而最佳化的特性，諸如為求高截止頻率(fT)運作而對裝置結構56進行最佳化、以及為求高最大振盪頻率(fmax)裝置而對裝置結構58進行最佳化，或為求當作功率放大器使用而對裝置結構56進行最佳化、以及為求如高效能裝置運作而對裝置結構58進行最佳化。選擇性佈植的集極之佈局差異與使用可用於進一步調整裝置結構56、58的優值(figure of merit)。
請參閱第6A、6B圖，其中相同的參考元件符號是指第4A、4B圖中相似的特徵，而且根據本發明的一替代具體實施例，層件30、32是藉由塗敷非關鍵遮罩並進行蝕刻從裝置區14及其附近遭受移除，如以上所述。墊層60係跨布基底10的頂端表面10a予以沉積。墊層60可由介電材料所構成，諸如藉由化學氣相沉積所沉積的二氧化矽。將墊層60圖型化以提供用於射極開口的各別著落區。隨後形成射極48、50。
基極層26、38相鄰於各別射極48、50的部分可接收摻質66有效增強導電性的濃度，並且形成裝置結構56、58的各別外質基極62、64。在一具體實施例中，基極層26、38可利用摻質66的離子，按用以提供摻質濃 度的給定劑量及動能來佈植。射極48、50及間隔物52、54可自對準基極層26、38接收摻質66濃度的部分
一特徵可連至或與另一元件進行“連接”或“耦合”，其可直接連接或耦合至其它元件，或取而代之，可存在一或多個中介元件。如無中介元件，一特徵可“直接連接”或“直接耦合”至另一元件。如有至少一個中介元件，一特徵可“間接連接”或“間接耦合”至另一元件。
本發明的各項具體實施例的描述已為了說明目的而介紹，但用意不在於窮舉或受限於所揭示的具體實施例。許多修改及變例對於本領域技術人員將會顯而易知，但不會脫離所述具體實施例的範疇及精神。本文中使用的術語是為了最佳闡釋具體實施例的原理、對市場出現的技術所作的實務應用或技術改良、或讓本領域技術人員能夠理解本文中所揭示的具體實施例而選擇。

Claims (18)

  1. 一種在基底上製造半導體裝置的方法，該方法包含：在該基底的第一裝置區上形成第一基極層；形成與該第一基極層界定第一接面的第一射極；在該基底的第二裝置區上形成第二基極層；以及形成與該第二基極層界定第二接面的第二射極，其中，該第一基極層與該第二基極層有不同的厚度、組成、電活性摻質的濃度、或以上的組合，其中，該第一基極層在該第二裝置區上及約束該第二裝置區的多個溝槽隔離區上形成，以及在該基底的該第二裝置區上形成該第二基極層，包含：形成穿過該第一基極層延伸至該第二裝置區的開口，其中，該第二基極層的一部分在該第二裝置區上的該開口內側形成。
  2. 如申請專利範圍第1項所述的方法，更包含：在形成該第二基極層之前以及在形成該開口之前，在該第一基極層上形成第一犧牲層，其中，該開口延伸穿過該第一犧牲層。
  3. 如申請專利範圍第2項所述的方法，更包含：在形成該開口之後以及形成該第二基極層之前，在該開口的周緣處形成間隔物。
  4. 如申請專利範圍第1項所述的方法，更包含：在形成該第二基極層之前以及在形成該開口之 前，在該第一基極層上形成第二犧牲層，其中，該開口延伸穿過該第二犧牲層。
  5. 如申請專利範圍第1項所述的方法，其中，該第一基極層及該第二基極層藉由非選擇性磊晶形成。
  6. 如申請專利範圍第1項所述的方法，其中，該第一基極層與該第二基極層有不同的組成，該第一基極層與該第二基極層由矽鍺所構成，該第一基極層具有第一鍺含量分佈，且該第二基極層具有與該第一鍺含量分佈不同的第二鍺含量分佈。
  7. 如申請專利範圍第1項所述的方法，其中，該第一射極與該第二射極同時形成。
  8. 如申請專利範圍第1項所述的方法，更包含：在形成該第一基極層與該第二基極層之後，將電活性摻質植入該第一基極層相鄰於該第一射極的第一部分，以及植入該第二基極層相鄰於該第二射極的第二部分。
  9. 如申請專利範圍第1項所述的方法，更包含：在該第一基極層與該第二基極層上沉積外質基極層，其中，該第一射極與該第二射極位於延伸穿過該外質基極層的各別射極開口中。
  10. 一種半導體裝置，包含：第一基極層，位在基底的第一裝置區上；第一射極，位在該第一基極層上，該第一射極與該 第一基極層界定第一接面；第二基極層，位在該基底的第二裝置區上；以及第二射極，位在該第二基極層上，該第二射極與該第二基極層界定第二接面，其中，該第一基極層與該第二基極層有不同的厚度、組成、電活性摻質的濃度、或以上的組合，其中，該第二裝置區是由該基底中的多個溝槽隔離區所界定，該第一基極層在該第二裝置區上及該溝槽隔離區上形成，且該第二基極層的一部分位在穿過該第一基極層延伸至該第二裝置區的開口內側。
  11. 如申請專利範圍第10項所述的半導體裝置，更包含：在形成該第二基極層之前以及在形成該開口之前，在該第一基極層上形成第一犧牲層，其中，該開口延伸穿過該第一犧牲層。
  12. 如申請專利範圍第11項所述的半導體裝置，更包含：多個間隔物，位於該開口的周緣處。
  13. 如申請專利範圍第12項所述的半導體裝置，其中，該第一基極層包括位在該第一裝置區上的單晶區段以及位在該第一裝置區外側的非單晶區段，且該第二基極層包括位在該第二裝置區上的單晶區段以及位在該第二裝置區外側的非單晶區段。
  14. 如申請專利範圍第10項所述的半導體裝置，更包含：第二犧牲層，位在該第一基極層上，其中，該開口延伸穿過該第二犧牲層。
  15. 如申請專利範圍第10項所述的半導體裝置，其中，該第一基極層與該第二基極層有不同的組成，該第一基極層與該第二基極層由矽鍺所構成，該第一基極層具有第一鍺含量分佈，且該第二基極層具有與該第一鍺含量分佈不同的第二鍺含量分佈。
  16. 如申請專利範圍第10項所述的半導體裝置，其中，該第一基極層具有第一厚度，以及該第二基極層具有不等於該第一厚度的第二厚度。
  17. 如申請專利範圍第10項所述的半導體裝置，更包含：第一外質基極，位在該第一基極層的一部分中；以及第二外質基極，位在該第二基極層的一部分中。
  18. 如申請專利範圍第10項所述的半導體裝置，更包含：外質基極層，位在該第一基極層與該第二基極層上，其中，該第一射極與該第二射極位於延伸穿過該外質基極層的各別射極開口中。
TW105140233A 2015-12-10 2016-12-06 具有不同基極分佈之異質接面雙極電晶體的整合 TWI627712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/965,267 US9590082B1 (en) 2015-12-10 2015-12-10 Integration of heterojunction bipolar transistors with different base profiles
US14/965,267 2015-12-10

Publications (2)

Publication Number Publication Date
TW201733028A TW201733028A (zh) 2017-09-16
TWI627712B true TWI627712B (zh) 2018-06-21

Family

ID=58162386

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140233A TWI627712B (zh) 2015-12-10 2016-12-06 具有不同基極分佈之異質接面雙極電晶體的整合

Country Status (3)

Country Link
US (1) US9590082B1 (zh)
CN (1) CN107017292A (zh)
TW (1) TWI627712B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847408B1 (en) 2016-06-21 2017-12-19 Globalfoundries Inc. Fabrication of integrated circuit structures for bipolor transistors
CN109639245A (zh) * 2018-12-11 2019-04-16 四川长虹电器股份有限公司 组合放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070410A1 (en) * 2000-12-08 2002-06-13 Freeman Gregory G. Bipolar transistors with independent impurity profile on the same chip
US7679164B2 (en) * 2007-01-05 2010-03-16 International Business Machines Corporation Bipolar transistor with silicided sub-collector
US20150008559A1 (en) * 2011-11-11 2015-01-08 International Business Machines Corporation Bipolar junction transistor with multiple emitter fingers
US9202920B1 (en) * 2014-07-31 2015-12-01 Stmicroelectronics, Inc. Methods for forming vertical and sharp junctions in finFET structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10358047A1 (de) 2003-12-05 2005-06-30 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
US8450179B2 (en) * 2006-02-02 2013-05-28 Texas Instruments Deutschland Gmbh Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication
DE102006059113A1 (de) * 2006-12-08 2008-06-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
US8237191B2 (en) * 2009-08-11 2012-08-07 International Business Machines Corporation Heterojunction bipolar transistors and methods of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070410A1 (en) * 2000-12-08 2002-06-13 Freeman Gregory G. Bipolar transistors with independent impurity profile on the same chip
US6472288B2 (en) * 2000-12-08 2002-10-29 International Business Machines Corporation Method of fabricating bipolar transistors with independent impurity profile on the same chip
US7679164B2 (en) * 2007-01-05 2010-03-16 International Business Machines Corporation Bipolar transistor with silicided sub-collector
US20150008559A1 (en) * 2011-11-11 2015-01-08 International Business Machines Corporation Bipolar junction transistor with multiple emitter fingers
US9202920B1 (en) * 2014-07-31 2015-12-01 Stmicroelectronics, Inc. Methods for forming vertical and sharp junctions in finFET structures

Also Published As

Publication number Publication date
CN107017292A (zh) 2017-08-04
US9590082B1 (en) 2017-03-07
TW201733028A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
TWI527212B (zh) 雙載子接合電晶體及其製造方法
TWI594329B (zh) 在主動裝置區中具有埋藏介電區之雙極接面電晶體
US9368608B1 (en) Heterojunction bipolar transistor with improved performance and breakdown voltage
JP2009141375A (ja) 半導体プロセスおよび集積回路
TWI601289B (zh) 具有多個射極指之雙極性接面電晶體
US9553145B2 (en) Lateral bipolar junction transistors on a silicon-on-insulator substrate with a thin device layer thickness
US8084313B2 (en) Method for forming a bipolar junction transistor and a metal oxide semiconductor field effect transistor
US8802532B2 (en) Bipolar transistor and method for manufacturing the same
US8603885B2 (en) Flat response device structures for bipolar junction transistors
TWI636569B (zh) 自對準與非自對準之異質接面雙極電晶體的共整
US20130119516A1 (en) Pnp bipolar junction transistor fabrication using selective epitaxy
US10297591B2 (en) BiCMOS integration using a shared SiGe layer
US7217609B2 (en) Semiconductor fabrication process, lateral PNP transistor, and integrated circuit
TWI627712B (zh) 具有不同基極分佈之異質接面雙極電晶體的整合
CN109643654B (zh) 高性能超βNPN(SBNPN)
US7968417B2 (en) Method for integrating high voltage and high speed bipolar transistors on a substrate and related structure
JP5563340B2 (ja) 半導体装置
US9673191B2 (en) Efficient fabrication of BiCMOS devices
WO2014132616A1 (ja) 半導体装置及びその製造方法
US10290630B2 (en) BiCMOS integration with reduced masking steps
TW202002161A (zh) 具有多個射極指與底切外部基極區域之異質接面雙極性電晶體
CN107481930A (zh) 双极结型晶体管的制造方法及半导体芯片的制作方法
JPH11233523A (ja) 半導体装置およびその製造方法