CN111199764A - 存储设备及其操作方法 - Google Patents

存储设备及其操作方法 Download PDF

Info

Publication number
CN111199764A
CN111199764A CN201911132167.2A CN201911132167A CN111199764A CN 111199764 A CN111199764 A CN 111199764A CN 201911132167 A CN201911132167 A CN 201911132167A CN 111199764 A CN111199764 A CN 111199764A
Authority
CN
China
Prior art keywords
latch
state
read voltage
bit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911132167.2A
Other languages
English (en)
Inventor
朴相龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111199764A publication Critical patent/CN111199764A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Probability & Statistics with Applications (AREA)
  • Read Only Memory (AREA)

Abstract

提供了存储设备及其操作方法。一种存储器控制器，其包括纠错码(ECC)模块，所述纠错码模块用于基于从用于执行片上谷搜索(OVS)读取操作的非易失性存储器设备接收的读取数据执行ECC解码。读取电压修改模块接收表示在所述非易失性存储器设备中包括的多个锁存器中锁存所述读取数据的锁存器的状态位，并且在成功执行所述ECC解码时基于所述状态位来确定是否改变读取电压，所述多个锁存器存储所述OVS读取操作的结果值。

Description

存储设备及其操作方法
相关申请的交叉引用
本申请要求在韩国知识产权局中于2018年11月19日提交的韩国专利申请号10-2018-0142510的优先权，所述申请的公开内容通过引用以其全部内容并入本文。
技术领域
本公开涉及一种存储设备，并且更具体地涉及一种用于改变读取电压的存储设备及其操作方法。
背景技术
通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)的半导体来实现半导体存储器设备。半导体存储器设备可以分类成易失性存储器设备和非易失性存储器设备。
另一方面，当要求半导体存储器设备具有高容量时，为了提高集成度，使用增加由单元存储的位数的多均衡方法以及减小电路线宽的缩放方法。随着由单元存储的位数的增加，阈值电压分布的重叠增加并且电路线宽减小。因此，相邻存储器单元之间的距离减小并且产生耦合。因此，可能会要求基于理想读取电压来正确读取数据。
发明内容
本公开提供了一种用于通过在片上谷搜索(on-chip valley search，OVS)读取操作期间使用状态位来估计阈值电压的分布移动的非易失性存储器设备及其操作方法。
本公开还提供了一种非易失性存储器设备及其操作方法，所述非易失性存储器设备用于尽管成功执行了纠错码(ECC)解码，还是基于所述阈值电压的分布移动来改变读取电压，所述阈值电压的分布移动通过使用所述状态位来估计。
根据本公开的一个方面，提供了一种存储设备，所述存储设备包括存储器控制器和非易失性存储器设备。所述非易失性存储器设备包括：存储器单元阵列，所述存储器单元阵列包括多个存储器单元；页面缓冲器，所述页面缓冲器包括多个锁存器，以用于对从所述多个存储器单元中选择的存储器单元执行多个感测操作，并且存储所述多个感测操作的结果值；控制逻辑，所述控制逻辑用于比较存储在所述多个锁存器中的每一个中的数据，根据所述数据的所述比较的结果来从所述多个锁存器中选择一个锁存器，将存储在所述选择的锁存器中的读取数据发送到所述存储器控制器，并且产生表示从所述多个锁存器中所选择的锁存器的状态位；以及状态位寄存器，所述状态位寄存器用于存储所述产生的状态位并且在从所述存储器控制器接收到状态读取命令时将所述状态位发送到所述存储器控制器。存储器控制器对发送的读取数据执行纠错码(ECC)解码，并且当成功执行ECC解码时，确定是否基于状态位来改变读取电压。
根据本公开的另一方面，提供了一种存储器控制器，所述存储器控制器包括ECC模块，以用于基于从执行OVS读取操作的非易失性存储器设备接收的读取数据来执行ECC解码；以及读取电压修改模块，所述读取电压修改模块用于接收表示包括在所述非易失性存储器设备中的多个锁存器中的锁存所述读取数据的锁存器的状态位，并且在成功执行所述ECC解码时基于所述状态位来确定是否改变读取电压，所述多个锁存器存储所述OVS读取操作的结果值。
根据本公开的另一方面，提供了一种操作存储器控制器的方法，所述方法包括从用于执行片上谷搜索OVS读取操作的非易失性存储器设备接收读取数据和表示多个锁存器中的输出所述读取数据的锁存器的状态位，基于所述读取数据执行ECC解码，并且当成功执行ECC解码时基于所述状态位来确定是否改变读取电压。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本公开的实施例，其中：
图1是展示了根据本公开的示例性实施例的存储设备的框图；
图2是展示了根据本公开的示例性实施例的非易失性存储器设备的框图；
图3是展示了根据本公开的示例性实施例的在执行片上谷搜索(OVS)读取操作时感测节点的电平变化的波形图；
图4是展示了根据本公开的示例性实施例的存储器单元阵列中包括的存储块的电路图；
图5是展示了根据本公开的示例性实施例的存储器单元阵列中包括的存储块的另一实例的电路图；
图6是展示了存储块BLK0的透视图；
图7是展示了根据本公开的示例性实施例的操作存储设备的方法的流程图；
图8是根据本公开的示例性实施例的存储器控制器与非易失性存储器设备之间的信号交换图；
图9是展示了根据本公开的示例性实施例的状态位的表格；
图10是展示了根据本公开的示例性实施例的操作执行第一操作模式的存储设备的方法的流程图；
图11是展示了根据本公开的示例性实施例的操作执行第二操作模式的存储设备的方法的流程图；
图12是展示了根据本公开的示例性实施例的状态位的表格；以及
图13是展示了根据本公开的示例性实施例的基于改变的状态位来操作执行第二操作模式的存储设备的方法的流程图。
具体实施方式
图1是展示了根据本公开的示例性实施例的非易失性存储器系统的框图。
参考图1，存储设备1可以包括存储器控制器20和非易失性存储器设备10。在一个实例中，主机HOST、存储器控制器20和非易失性存储器设备10可以分别被提供为芯片、封装和模块。
存储器控制器20可以响应于从主机HOST接收的写请求或读请求来控制非易失性存储器设备10。例如，存储器控制器20可以响应于从主机HOST接收的写请求或读请求来将命令CMD和地址ADDR发送到非易失性存储器设备10。通过存储器控制器20发送到非易失性存储器设备10的地址ADDR可以是非易失性存储器设备10的物理地址。存储器控制器20可以将数据DATA发送到非易失性存储器设备10并且从非易失性存储器设备接收数据DATA。在一个实例中，当命令CMD是写命令CMD_70时，非易失性存储器设备10可以将从存储器控制器20接收的数据DATA写入存储器单元阵列110中，并且当命令CMD是读命令CMD_r时，非易失性存储器设备10可以将存储在从存储器控制器20接收的地址ADDR中的数据DATA输出到存储器控制器20。
根据本公开的实施例的非易失性存储器设备10可以包括存储器单元阵列110、页面缓冲器120、片上谷搜索(OVS)模块130以及状态位寄存器140。
存储器单元阵列110可以包括多个存储器单元。例如，多个存储器单元可以是闪存存储器单元。在下文中，将以其中多个存储器单元是NAND闪存存储器单元的情况作为实例的情况来详细描述各实施例。然而，本公开不限于此。在另一实施例中，多个存储器单元可以是电阻性存储器单元，诸如电阻性随机存取存储器(RRAM)、相变RAM(PRAM)或者磁性RAM(MRAM)。
在根据本公开的实施例中，包括在存储器单元阵列110中的每个存储器单元可以存储不少于2位的数据。例如，存储器单元可以是存储2位数据的多级单元(MLC)。在另一实例中，存储器单元可以是存储3位数据的三级单元(TLC)或者存储4位数据的四级单元(QLC)。然而，本公开不限于此。在另一实施例中，包括在存储器单元阵列110中的部分存储器单元是存储1位数据的单级单元(SLC)，并且除了部分存储器单元之外的剩余存储器单元可以是MLC。
页面缓冲器120可以包括写入驱动器和读出放大器。在写入操作期间，页面缓冲器120可以发送对应于将要写入存储器单元阵列110的位线中的数据的位线电压。在读取操作或验证操作期间，页面缓冲器120可以通过位线感测存储在所选择的存储器单元中的数据。页面缓冲器120可以包括连接到至少一个位线的多个锁存器。
OVS模块130可以执行多个感测操作，所述感测操作被执行以便确定存储在存储器单元中的某一状态。OVS模块130可以将由多个感测操作感测的结果值存储在页面缓冲器120中包括的多个锁存器中。如稍后在图3中所描述的，OVS模块130可以通过比较由多个感测操作感测的结果值来输出由存储在多个锁存器中的数据项中的分布谷电压感测和锁存的数据作为读取数据。
状态位寄存器140可以存储状态位。状态位可以表示非易失性存储器设备10的状态。根据各种实施例，状态位可以由控制逻辑100生成。例如，状态位可以由包括在控制逻辑100中的OVS模块130生成。在另一实例中，状态位可以由状态位寄存器140基于控制逻辑100的控制信号Info_Sel生成。状态位可以表示非易失性存储器设备10的“忙碌”或“就绪”状态。例如，当非易失性存储器设备10执行OVS读操作时，状态位可以表示“忙碌”。在另一实例中，在非易失性存储器设备10完成OVS读取操作之后，状态位可以表示“就绪”。“就绪”或“忙碌”状态可以对应于通过例如状态位中的引脚DQ6发送的“1”或“0”位。在另一实施例中，状态位可以表示在多个锁存器中被选择输出读取数据的锁存器。也就是说，当非易失性存储器设备10处于“就绪”状态时，状态位还可以包括指示完成的OVS读取操作的结果的位。指示所选择的锁存器的状态位可以包括通过例如引脚DQ0至DQ3发送的位。例如，当根据第一感测操作输出锁存到第一锁存器的数据作为读取数据时，状态位寄存器140可以存储表示第一锁存器的状态位“1010”。例如，当根据多个感测操作中的第二感测操作输出存储在第二锁存器中的数据作为读取数据时，状态位寄存器140可以存储表示第二锁存器的状态位“0000”。例如，当根据多个感测操作中的第三感测操作输出存储在第三锁存器中的数据作为读取数据时，状态位寄存器140可以存储指示第三锁存器的状态位“0101”。根据各种实施例，如稍后参考图7和图8所述，状态位寄存器140可以响应于从存储器控制器20接收的状态读取命令将状态位发送到存储器控制器20。
根据本公开的实施例的存储器控制器20可以包括纠错码(ECC)模块210和读取电压修改模块220。
ECC模块210可以对输入和输出数据执行ECC编码或解码。例如，ECC模块210从主机HOST接收写命令，并且可以对写数据执行ECC编码。例如，ECC模块210从非易失性存储器设备10接收读取数据，并且可以执行ECC解码。根据一个实施例，当ECC模块210未能解码读取数据时，ECC模块210可以请求非易失性存储器设备10执行读取重试。当ECC模块210成功解码读取数据时，ECC模块210可以将解码的读取数据输出到主机HOST。
读取电压修改模块220可以确定是否改变读取电压。根据一个实施例，读取电压修改模块220可以基于状态位确定是否改变读取电压。读取电压修改模块220可以确定被选择输出读取数据的锁存器，并且可以基于通过使用状态位所识别的锁存器来增加或减小读取电压。根据一个实施例，如稍后在图10和图11中所描述的，当读取电压修改模块220成功执行ECC解码时，可以确定将要修改读取电压。
图2是展示了根据本公开的示例性实施例的非易失性存储器设备的框图。省略了与已经参考图1给出的描述相同的描述。
参考图2，非易失性存储器设备10可以包括控制逻辑100、存储器单元阵列110、页面缓冲器120、电压发生器150、行解码器160、以及输入和输出电路170。
控制逻辑100可以包括OVS模块130和状态位寄存器140。控制逻辑100可以基于从存储器控制器20(图1)接收的命令CMD_70和CMD_r以及地址ADDR输出用于在存储器单元阵列110中写入数据或者从存储器单元阵列110读取数据的各种控制信号。
OVS模块130可以对存储器单元执行多个感测操作。OVS模块130可以分别将由多个感测操作感测的值存储在页面缓冲器120中包括的多个锁存器中。可以在不同的时间点执行多个感测操作。根据一个实施例，多个感测操作可以包括三个感测操作。例如，通过在第一时间点执行的第一感测操作获得的数据可以存储在多个锁存器中的第一锁存器中。例如，通过第二感测操作获得的数据可以存储在多个锁存器中的第二锁存器中，并且第二感测操作可以在晚于第一时间点的第二时间点处执行。例如，通过第三感测操作获得的数据可以存储在多个锁存器中的第三锁存器中，并且第三感测操作可以在晚于第二时间点的第三时间点处执行。
根据各种实施例，OVS模块130选择多个锁存器中的一个并且可以输出存储在所选择的锁存器中的数据作为读取数据。根据一个实施例，OVS模块130将存储在第一锁存器中的数据与存储在第二锁存器中的数据进行比较，并且可以将存储在第二锁存器中的数据与存储在第三锁存器中的数据进行比较。如稍后在图3中所描述的，OVS模块130可以基于比较根据理想读取电压来选择存储读取数据的锁存器。
页面缓冲器120可以包括多个锁存器。多个锁存器可以存储在不同时间点处执行的感测操作的结果。根据本公开的实施例，多个锁存器从OVS模块130接收控制信号Info_Sel，并且可以通过位线BL输出存储在由控制信号Info_Sel表示的锁存器中的数据作为读取数据。多个锁存器中的每一个可以根据控制逻辑100的控制在所感测的多个数据项中选择或输出理想数据。
电压发生器150可以基于电压控制信号Ctrl_vol产生用于在存储器单元阵列110上执行写入、读取和擦除操作的各种电压。详细地，电压发生器150可以产生字线电压VWL，例如编程电压(或写入电压)、读取电压、通过电压(或字线非选择电压)、验证电压、或恢复电压。
行解码器160可以响应于行地址X-ADDR在字线WL中选择部分字线。行解码器160将字线电压VWL传输到字线WL。在编程操作期间，行解码器160可以将编程电压和验证电压施加到所选择的字线，并且可以将编程抑制电压施加到未选择的字线。在读取操作期间，行解码器160可以将读取电压施加到所选择的字线，并且可以将读取抑制电压施加到未选择的字线。在恢复操作期间，行解码器160可以将恢复电压施加到所选择的字线。另外，行解码器160可以响应于行地址X-ADDR在字串选择线中选择部分字串选择线，或者在接地选择线中选择部分接地选择线。
输入和输出电路170从外部(例如，图2的存储器控制器20)接收数据READ DATA(读取数据)，并且将接收的数据存储在存储器单元阵列110中。另外，输入和输出电路170从存储器单元阵列110读取数据，并且可以将读取的数据输出到外部。
图3是展示了根据本公开的示例性实施例的在执行片上谷搜索(OVS)读取操作时感测节点的电平变化的波形图。
在图3中，描述了执行三个感测操作。然而，本公开不限于此。参考图3，从时间点T0到时间点T1的时间段可以称为预充电时间段Precharge(预充电)，从时间点T1到时间点T2的时间段可以称为发展时间段Develop(发展)，并且在时间点T2之后的时间段可以称为锁存时间段Latch(锁存)。
在预充电时间段Precharge中，可以以第一电压电平V1对位线电压VBL充电，并且可以通过感测节点电压VS0对感测节点充电。在发展时间段开始的时间点T1处，在感测节点中充电的电荷可以移动到位线。在阈值电压高于读取电压的强关闭单元中，感测节点的电平变化可能较小。在发展时间段Develop中，强关闭单元的感测节点的电势变化被展示为虚线C0。
在阈值电压低于读取电压的强导通单元中，感测节点的电平变化可能较大。在发展时间段Develop中，强导通单元的感测节点的电压电平的变化被展示为第一曲线C1。发展时间的较小变化可能不会显著影响强关闭单元或强导通单元。感测具有位于读取电压附近的阈值电压的存储器单元的感测节点的电势的变化被展示为第二至第四曲线C2、C3和C4。第二曲线C2展示了具有略低于读取电压的阈值电压的存储器单元的发展趋势。第三曲线C3展示了具有与读取电压的电平类似的电平的阈值电压的存储器单元的发展趋势。第四曲线C4可以展示具有略高于读取电压的阈值电压的存储器单元的发展趋势。
根据多个感测，可以提供第一锁存信号LTCH_1，以用于通过基于时间点T2将锁存时间点提前预先确定的时间点来锁存存储器单元的感测节点。当感测节点通过第一锁存信号LTCH_1锁存时，在强关闭单元C0和强导通单元C1中，锁存器可以由对应于关闭单元和导通单元的逻辑值设置。然而，对应于具有低阈值电压的第二曲线C2的存储器单元可以被锁存到对应于导通单元的逻辑值。另一方面，对应于第三曲线C3和和第四曲线C4的存储器单元可以被锁存到对应于关闭单元的逻辑值。
当感测节点通过第二锁存信号LTCH_2(如在第一锁存信号LTCH_1中)锁存在强关闭单元C0和强导通单元C1中时，可以锁存逻辑“0”和逻辑“1”。然而，具有对应于第二曲线C2的阈值电压的存储器单元可以通过对应于导通单元的逻辑值而锁存。另一方面，在对应于第三曲线C3的存储器单元中，具有不清楚逻辑“0”和逻辑“1”的俘获电平V2可以通过第二锁存信号LTCH_2锁存。对应于第四曲线C4的存储器单元可以通过第二锁存信号LTCH_2通过对应于关闭单元的逻辑值而锁存。
当感测节点通过第三锁存信号LTCH_3(如在第一锁存信号LTCH_1中)锁存在强关闭单元C0和强导通单元C1中时，可以锁存逻辑“0”和逻辑“1”。然而，具有对应于第二曲线C2和第三曲线C3的阈值电压的存储器单元可以锁存到对应于导通单元的逻辑值“1”。对应于第四曲线C4的存储器单元可以通过第三锁存信号LTCH_3锁存到对应于关闭单元的逻辑值“0”。
与上述方法类似，通过在变化的发展时间点处将感测节点的状态锁存到逻辑值以便确定某个状态，可以获得根据发展时间点以不同的电平向字线施加读取电压的类似的效果。
图4是展示了根据本公开的示例性实施例的存储器单元阵列中包括的存储块的电路图。
参考图4，存储器单元阵列(例如，图2的110)可以是水平NAND闪存的存储器单元阵列，并且可以包括多个存储块。每个存储块BLKa可以包括n(n是不小于2的整数)个单元字串STR，其中存储器单元MC1至MCn、接地选择晶体管GST和字串选择晶体管SST在位线BL0至BLm-1的方向上串联连接在位线BL0至BLm-1与公共源极线CSL之间。例如，在图4中，展示了其中每个单元字串STR包括8个或更多个存储器单元的实例。可以通过字线WL1至WLn控制存储器单元MC1至MCn，可以通过接地选择线GSL控制接地选择晶体管GST，并且可以通过字串选择线SSL选择字串选择晶体管SST。
在具有图4的结构的NAND闪存存储器设备中，以块为单位执行擦除，并且以对应于字线WL1至WLn的页面为单位执行编程。图4展示了在一个块中提供n个字线WL1至WLn的n个页面的实例。另外，图1和图2的非易失性存储器设备10可以包括多个存储器单元阵列，这些存储器单元阵列执行与具有与上述存储器单元阵列110的结构相同结构的上述存储器单元阵列110相同的操作。
图5是展示了根据本公开的示例性实施例的存储器单元阵列中包括的存储块的另一实例的电路图。
参考图5，存储器单元阵列(例如，图2的110)可以是垂直NAND闪存的存储器单元阵列，并且可以包括多个存储块。每个存储块BLK0可以包括多个单元字串NS11至NS33、多个字线WL1至WL8、多个位线BL1至BL3、多个接地选择线GSL1至GSL3、多个单元字串选择线SSL1到SSL3、以及公共源极线CSL。在此，根据一个实施例，NAND单元字串的数量、字线的数量、位线的数量、接地选择线的数量以及单元字串选择线的数量可以变化。
NAND单元字串NS11、NS21和NS31设置在第一位线BL1与公共源极线CSL之间。NAND单元字串NS12、NS22和NS32设置在第二位线BL2与公共源极线CSL之间。NAND单元字串NS13、NS23和NS33设置在第三位线BL3与公共源极线CSL之间。每个NAND单元字串(例如，NS11)可以包括串联连接的单元字串选择晶体管SST、多个存储单元MC1至MC8、以及接地选择晶体管GST。
共同连接到位线的NAND单元字串配置一个列。例如，共同连接到第一位线BL1的NAND单元字串NS11、NS21和NS31对应于第一列，共同连接到第二位线BL2的NAND单元字串NS12、NS22和NS32对应于第二列，并且共同连接到第三位线BL3的NAND单元字串NS13、NS23和NS33可以对应于第三列。
连接到单元字串选择线的单元字串配置一个行。例如，连接到第一单元字串选择线SSL1的NAND单元字串NS11、NS12和NS13对应于第一行，连接到第二单元字串选择线SSL2的NAND单元字串NS21、NS22和NS23对应于第二行，并且连接到第三单元字串选择线SSL3的NAND单元字串NS31、NS32和NS33可以对应于第三行。
单元字串选择晶体管SST连接到对应的单元字串选择线SSL1至SSL3。多个存储器单元MC1至MC8分别连接到对应的字线WL1至WL8。接地选择晶体管GST连接到对应的接地选择线GSL1至GSL3。单元字串选择晶体管SST连接到对应的位线BL1到BL3，并且接地选择晶体管GST连接到公共源极线CSL。
共同连接相同高度的字线(例如，WL1),单元字串选择线SSL1至SSL3彼此分离，并且接地选择线GSL1至GSL3彼此分离。例如，当连接到第一字线WL1并且属于单元字串NS11、NS12和NS13的存储器单元被编程时，选择第一字线WL1和第一单元字串选择线SSL1。接地选择线GSL1至GSL3可以共同彼此连接。
图6是展示了存储块BLK0的透视图。
参考图6，包括在存储器单元阵列(例如，图2中的110)中的每个存储块相对于基板SUB在竖直方向上形成。在图6中，展示了存储块包括两条选择线GSL和SSL、8条字线WL1至WL8、以及3条位线BL1至BL3。然而，存储块可以包括更多或更少的选择线、字线和位线。
基板SUB具有第一导电类型(例如，p型)。在基板SUB上设置沿第一方向(例如，Y方向)延伸并且掺杂有第二导电类型的杂质(例如，n型)的公共源极线CSL。在两个相邻的公共源极线CSL之间的基板SUB的区域上，沿第一方向延伸的多个绝缘层IL沿第三方向(例如，Z方向)顺序地设置，并且多个绝缘层IL在第三方向上彼此间隔开一定距离。例如，多个绝缘层IL可以包括诸如氧化硅的绝缘材料。
在两个相邻的公共源极线CSL之间的基板SUB的区域上，提供了沿第一方向顺序布置并且沿第三方向穿过多个绝缘层IL的多个立柱P。例如，多个立柱P穿过多个绝缘层IL并且接触基板SUB。详细地，每个立柱P的表面层S可以包括具有第一类型的硅材料并且可以用作沟道区。另一方面，每个立柱P的内层I可以包括诸如氧化硅的绝缘材料或气隙。
在两个相邻的公共源极线CSL之间的区域中，沿着绝缘层IL、立柱P和基板SUB的暴露表面设置电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(或称为“隧道绝缘层”)、电荷俘获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。另外，在两个相邻的公共源极线CSL之间的区域中，在电荷存储层CS的暴露表面上，设置诸如选择线GSL和SSL以及字线WL1至WL8的栅极电极GE。
漏极或漏极触点DR分别设置在多个立柱P上。例如，漏极或漏极触点DR可以包括掺杂有第二导电类型的杂质的硅材料。在漏极DR上，提供了沿第二方向(例如，X方向)延伸并且在第一方向上彼此间隔开一定距离的位线BL1至BL3。
图7是展示了根据本公开的示例性实施例的操作存储设备的方法的流程图。
参考图7，包括在存储设备1中的非易失性存储器设备10可以在操作S110中接收读取命令CMD_r。例如，存储器控制器20从连接到存储设备1的主机HOST接收读取请求，并且可以响应于接收到的读取请求将读取命令CMD_r发送到非易失性存储器设备10。
在操作S120中，非易失性存储器设备10执行多个感测操作，并且可以将结果值分别存储在多个锁存器中。根据各种实施例，非易失性存储器设备10可以响应于所接收的读取命令CMD_r基于OVS模块130执行多个感测操作。
在操作S130中，存储设备1的非易失性存储器设备10根据比较结果值的结果来选择多个锁存器中的一个，并且可以输出存储在所选择的锁存器中的数据作为读取数据。非易失性存储器设备10比较存储在锁存器中的数据值，并且可以根据比较结果值来选择存储在多个锁存器中的一个中的数据。
在操作S140中，存储设备1的非易失性存储器设备10接收状态读取命令，并且可以将状态位发送到存储器控制器20。状态读取命令可以请求用于存储器控制器20确定非易失性存储器设备10的状态的信息。例如，当在执行OVS读取操作的同时接收到状态读取命令时，非易失性存储器设备10可以将表示“忙碌”的状态位发送到存储器控制器20。例如，当OVS读取操作完成并且接收到状态读取命令时，非易失性存储器设备10可以将表示“就绪”的状态位发送到存储器控制器20。当非易失性存储器设备10处于“就绪”状态时，状态位还可以包括表示在多个锁存器中被选择以输出读取数据的锁存器的位。
在操作S150中，存储设备1的存储器控制器20可以对读取的数据执行ECC解码。存储器控制器20接收读取的数据，并且可以基于ECC模块210执行ECC解码。可以参考图1的ECC模块210的描述来进行ECC解码的详细描述。
在操作S160中，当成功执行ECC解码时，存储设备1的存储器控制器20可以基于状态位来确定是否改变读取电压。当成功执行ECC解码时，存储器控制器20可以将解码的读取数据输出到主机HOST。在根据本公开的实施例中，如稍后参考图10和图11所述的，存储器控制器20识别被选择来输出读取数据的锁存器，并且可以基于从非易失性存储器设备10接收的状态位来确定是否改变读取电压。
图8是根据本公开的示例性实施例的存储器控制器与非易失性存储器设备之间的信号交换图。省略了与已经参考图7给出的描述相同的描述。
参考图8，当在操作S201中存储器控制器20将读取命令CMD_r发送到非易失性存储器设备10时，非易失性存储器设备10可以在操作S202中响应于读取命令CMD_r执行OVS读取操作。根据各种实施例，非易失性存储器设备10可以处于忙碌状态或就绪状态。例如，在执行OVS读取操作时，非易失性存储器设备10可以处于“忙碌”状态。“忙碌”状态可以指在非易失性存储器设备10执行OVS读操作时数据被锁存到页面缓冲器120的时间段。例如，当OVS读取操作完成时，非易失性存储器设备10可以处于“就绪”状态。“就绪”状态可以指OVS读取操作完成并且数据未被锁存到页面缓冲器120的时间段。
在操作S203中，存储器控制器20可以将状态读取命令发送到非易失性存储器设备10。状态读取命令可以请求用于确定非易失性存储器设备10的状态的信息。状态读取命令可以称为CMD_70。在从发送读取命令CMD_r的时间点开始的特定时间段之后，可以将状态读取命令周期性地发送到非易失性存储器设备10。根据一个实施例，状态读取命令可以每1us的时间段从存储器控制器20发送到非易失性存储器设备10。然而，本公开不限于此。状态读取命令可以在与1us的时间段不同的时间段中被发送到非易失性存储器设备10。例如，在基于高速时钟操作的存储设备1中，可以在比1us的时间段更短的时间段中发送状态读取命令。例如，在基于低速时钟操作的存储设备1中，可以在比1us的时间段更长的每个时间段发送状态读取命令。
在操作S204中，响应于接收到的状态读取命令，非易失性存储器设备10可以将状态位发送到存储器控制器20。状态位可以包括用于指示非易失性存储器设备10的状态的位。状态位可以通过引脚DQ0至DQ7中的至少一个引脚来发送。例如，当非易失性存储器设备10处于“忙碌”状态时，非易失性存储器设备10可以通过引脚DQ6发送状态位“1”。例如，当非易失性存储器设备10处于“就绪”状态时，非易失性存储器设备10可以通过引脚DQ6发送状态位“0”。参考图8，在执行OVS读取操作时，非易失性存储器设备10接收状态读取命令两次，并且可以通过引脚DQ6发送状态位“1”。存储器控制器20可以通过经由引脚DQ6接收的状态位“1”来确定非易失性存储器执行OVS读取操作。根据各种实施例，在操作S205中，非易失性存储器设备10可以再次发送状态读取命令。在操作S206中，当非易失性存储器设备10执行OVS读取操作时，非易失性存储器设备10可以重复发送表示非易失性存储器设备10仍处于“忙碌”状态的状态位。
在操作S207中，非易失性存储器设备10完成OVS读取操作，并且可以将读取的数据发送到存储器控制器20。可以通过比较通过多个感测操作分别存储在多个锁存器中的数据项的操作来选择读取数据。
在OVS读取操作完成之后，非易失性存储器设备10在操作S208中接收状态读取命令，并且可以在操作S209中响应于状态读取命令发送状态位。根据各种实施例，当执行OVS读取操作的非易失性存储器设备10处于“就绪”状态时，状态位还可以包括通过引脚DQ0至DQ3发送的位。也就是说，当非易失性存储器设备10完成OVS读取操作并发送状态位时，非易失性存储器设备10可以通过发送状态位来表示OVS操作的结果。根据一个实施例，
图9展示了通过引脚DQ0至DQ3发送的状态位的实例。在一个实施例中，DQ0和DQ1可以分类到MAT0，而DQ2和DQ3可以分类到MAT1。例如，当非易失性存储器设备10处于第一状态时，发送的状态位可以是“1010”。在第一状态中，通过第一感测操作存储在第一锁存器中的数据作为读取数据输出到存储器控制器20。例如，当非易失性存储器设备10处于第二状态时，发送的状态位可以是“0000”。在第二状态中，通过第二感测操作存储在第二锁存器中的数据作为读取数据输出到存储器控制器20。例如，当非易失性存储器设备10处于第三状态时，发送的状态位可以是“0101”。在第三状态中，通过第三感测操作存储在第三锁存器中的数据作为读取数据输出到存储器控制器20。根据各种实施例，存储器控制器20可以通过分析通过引脚DQ0至DQ3发送的状态位来确定在第一锁存器、第二锁存器和第三锁存器中从哪个锁存器输出所接收的读取数据。
在操作S210中，存储器控制器20执行ECC解码，并且可以确定ECC PASS(通过)。存储器控制器20可以基于从非易失性存储器设备10接收的读取数据执行ECC解码。尽管未在图8中示出，当存储器控制器20未能执行ECC解码时，存储器控制器20请求非易失性存储器设备10执行读取重试、改变读取电压、并且可以接收读取数据。
在操作S211中，当对读取数据成功执行ECC解码时，存储器控制器20可以确定是否改变读取电压。存储器控制器20对接收的读取数据执行ECC解码。当成功执行ECC解码时，由于接收的读取数据是无错误的或被校正的，因此存储器控制器20可以请求将接收的读取数据输出到主机HOST。同时，存储器控制器20可以在执行ECC解码之前基于从非易失性存储器设备10接收的状态位来确定是否改变读取电压。状态位可以通过引脚DQ0至DQ3发送。存储器控制器20可以参考状态位确定在第一锁存器至第三锁存器中从哪个锁存器输出数据。如稍后参考图10和图11所述，存储器控制器20通过确定输出读取数据的锁存器来估计阈值电压的分布移动，并且可以确定是否改变读取电压。根据各种实施例，当确定存储器控制器20改变读取电压时，存储器控制器20可以在操作S212中将控制信号发送到非易失性存储器设备10，并且非易失性存储器设备10可以在操作S213中响应于控制信号改变读取电压。
图10是展示了根据本公开的示例性实施例的操作执行第一操作模式的存储设备的方法的流程图。详细地，图10是展示了用于在成功地执行图7的ECC解码时基于状态位来确定是否改变读取电压的操作S160的详细操作方法的流程图。
参考图10，在操作S301中，存储器控制器20可以在第一操作模式下操作。根据一个实施例，存储器控制器20可以在第一操作模式或第二操作模式下操作。例如，在第一操作模式中，基于状态位来确定是减小还是维持读取电压。将参考图11详细地描述第二操作模式。
可以通过参考与操作模式相关联的设定值来确定存储器控制器20以第一模式操作。根据一个实施例，可以预先设置设定值，使得存储器控制器20以第一模式操作或者可以由用户改变。根据另一实施例，可以将设定值设置为在第一操作模式与第二操作模式之间周期性地切换。根据另一实施例，可以自适应地改变设定值，使得当存储器控制器20的过载或开销量大于或者超过先前设置的值时，控制器20以第一操作模式操作，并且当存储器控制器20的过载或开销量小于或少于先前设定值时，控制器20以第二操作模式操作。
在操作S302中，存储器控制器20可以基于状态位来确定非易失性存储器设备10的状态。在存储器控制器20发送读取命令之后，响应于周期性发送的状态读取命令，可以从非易失性存储器设备10接收状态位。例如，在非易失性存储器设备10完成OVS读取操作之后，存储器控制器20可以将状态读取命令发送到非易失性存储器设备10。非易失性存储器设备10确定OVS读取操作完成，并且可以响应于状态读取命令将“0”位发送到引脚DQ6。另外，非易失性存储器设备10还可以通过引脚DQ0至DQ3发送用于确定OVS读取操作的结果的状态位。
在操作S303中，存储器控制器20可以确定非易失性存储器设备10是否处于第一状态。当存储器控制器20在第一操作模式下操作时，可以确定引脚DQ0至DQ3的状态位是否为“1010”。例如，存储器控制器20对引脚DQ0至DQ3的状态位“1010”执行XOR运算，并且可以确定结果值是否为“0000”。当状态位等于“1010”时，存储器控制器20可以确定通过第一感测操作将存储在第一锁存器中的数据作为读取数据输出。另外，存储器控制器20可以确定通过使用第一锁存器激活的单元的数量小于通过使用第二锁存器和第三锁存器激活的单元的数量。在下文中，通过使用任意锁存器激活的单元可以称为导通单元。
在操作S304中，存储器控制器20可以将读取电压减小先前确定的偏移量值。例如，先前确定的偏移量值可以是0.1V。在上述实施例中，偏移量值被描述为0.1V。然而，本公开不限于此。根据各种实施例，偏移量值可以被设置为具有不同于0.1V的值。例如，在基于单级单元(SLC)的非易失性存储器设备中，由于按照编程的读取电压之间的距离较大，所以可以将偏移量值设置为大于0.1V。例如，在基于四级单元(QLC)的非易失性存储器设备中，由于按照编程的读取电压之间的距离不大，所以可以将偏移量值设置为小于0.1V。
在操作S305中，存储器控制器20可以维持读取电压。当状态位与“1010”不一致时，存储器控制器20可以忽视读取电压的变化。当状态位不是“1010”时，存储器控制器20可以确定不是从第一锁存器而是从第二锁存器或第三锁存器输出读取数据。当未从第一锁存器输出读取数据时，由于存储器控制器20不需要减小读取电压，因此可以维持读取电压并且可以终止过程。
在图10中，根据上述实施例，由于存储器控制器20基于状态位确定非易失性存储器设备是否处于第一状态，因此可以仅确定是减小还是维持读取电压。根据各种实施例，阈值电压的值可以由于保持而减小或者可以增加。因此，可以请求存储器控制器20基于非易失性存储器设备10的状态位来增加读取电压。
图11是展示了根据本公开的示例性实施例的操作执行第二操作模式的存储设备的方法的流程图。详细地，图11是展示了用于在成功地执行图7的ECC解码时基于状态位来确定是否改变读取电压的操作S160的详细操作方法的流程图。
参考图11，在操作S401中，存储器控制器20可以在第二操作模式下操作。在第二操作模式中，基于状态位，确定是减小还是增加读取电压。也就是说，当存储器控制器20在第二操作模式下操作时，可以确定是减小、维持还是增加读取电压。
在操作S402中，存储器控制器20可以基于状态位来确定非易失性存储器设备10的状态。操作S402可以对应于图10的操作S302。
在操作S403中，存储器控制器20可以确定非易失性存储器设备10是否处于第二状态。根据各种实施例，当存储器控制器20在第二操作模式下操作时，可以确定引脚DQ0至DQ3的状态位是否为“0000”。例如，存储器控制器20对引脚DQ0至DQ3的状态位“0000”执行XOR运算，并且可以确定结果值是否为“0000”。当状态位等于“0000”时，存储器控制器20可以确定通过第二感测操作将存储在第二锁存器中的数据作为读取数据输出。另外，存储器控制器20可以确定使用第二锁存器激活的导通单元的数量小于使用第一锁存器和第三锁存器激活的导通单元的数量。
在操作S404中，存储器控制器20可以维持读取电压。当非易失性存储器设备10处于第二状态时，可以从第二锁存器输出读取数据。当先前设置的读取电压对应于阈值电压的分布曲线中的谷值时，可以输出存储在第二锁存器中的数据作为读取数据。因此，存储器控制器20确定先前设置的读取电压是理想的读取电压并且可以忽视读取电压的变化。
在操作S405中，存储器控制器20可以确定非易失性存储器设备10是否处于第一状态。例如，存储器控制器20对接收的状态位“1010”执行XOR运算，并且可以确定非易失性存储器设备10是否处于第一状态。
在操作S406中，存储器控制器20可以获得通过使用第一锁存器激活的单元计数信息。当状态位表示第一状态时，存储器控制器20可以确定低于先前设置的读取电压的电压是理想的读取电压。尽管成功执行ECC解码，但是在每当状态位表示第一状态时改变读取电压的情况下，读取操作的性能可能劣化。因此，存储器控制器20可以将用于请求关于通过使用第一锁存器激活的存储器单元的数量的信息的命令发送到非易失性存储器设备10。所述命令可以称为通用内部总线(UI B)OUT命令。响应于所述命令，存储器控制器20可以获得从非易失性存储器设备10发送的关于通过使用第一锁存器激活的存储器单元的数量的信息。
在操作S407中，存储器控制器20可以确定导通单元的数量是否大于阈值。考虑到由读取电压的频繁变化引起的读取性能的劣化以及通过维持理想读取电压引起的读取性能的改善，阈值可以预先确定为任意适当值。
在操作S408中，存储器控制器20可以将读取电压减小先前确定的偏移量值。当导通单元的数量大于阈值时，尽管成功执行ECC解码，但是由于读取的数据接近于ECC纠错的限制，因此存储器控制器20可以确定在发生ECC错误之前减小读取电压。如上所述，先前确定的偏移量值可以对应于0.1V。然而，本公开不限于此。
在操作S409中，存储器控制器20可以确定非易失性存储器设备10处于第三状态。由于存储器控制器20通过执行操作S403和操作S405确定非易失性存储器设备10未处于第一状态和第二状态，因此可以省略用于确定状态位是否表示第三状态的XOR运算。
在操作S410中，存储器控制器20可以获得使用第三锁存器激活的导通单元计数信息。当状态位表示第三状态时，存储器控制器20可以确定高于设置的读取电压的电压是理想的读取电压。尽管成功执行ECC解码，但是在每当状态位表示第三状态时改变读取电压的情况下，读取操作的性能可能劣化。因此，存储器控制器20向非易失性存储器设备10发送命令，用于请求关于使用第三锁存器激活的导通单元的数量的信息，并且可以获得关于导通单元的数量的信息。所述命令可以称为UI B OUT命令。
在操作S411中，存储器控制器20可以确定导通单元的数量是否大于阈值。考虑到由读取电压的频繁变化引起的读取性能的劣化以及通过维持理想读取电压引起的读取性能的改善，阈值可以预先确定为任意适当值。
在操作S412中，存储器控制器20可以将读取电压增加先前确定的偏移量值。操作S412的描述可以由操作S408的描述代替。
根据以上参考图11描述的实施例，当基于状态位确定非易失性存储器设备10处于第一状态或第三状态时，存储器控制器20可以将用于请求关于激活的存储器单元的数量的信息的命令发送到非易失性存储器设备10。
每当执行读取操作，为了确定是否改变读取电压，发送命令并且接收关于激活的存储器单元的数量的信息可以作为存储器控制器20和非易失性存储器设备10中的开销来操作。因此，为了减少开销，可以请求省略用于请求关于激活的存储器单元的数量的信息的命令的方法。
图12是展示了根据本公开的示例性实施例的状态位的表格。
如以上参考图9所述，用于表示在多个锁存器中被选择来输出读取数据的锁存器的状态位可以通过引脚DQ0至DQ3从非易失性存储器设备10发送到存储器控制器20。在下文中，通过引脚DQ0发送的状态位可以称为第一位，通过引脚DQ1发送的状态位可以称为第二位，通过引脚DQ2发送的状态位可以称为第三位，并且通过引脚DQ3发送的状态位可以称为第四位。
参考图12，非易失性存储器设备10的状态可以表示为第一位和第二位的组合。例如，非易失性存储器设备10的第一状态可以通过第一位和第二位“10”表示。例如，非易失性存储器设备10的第二状态可以通过第一位和第二位“01”表示。例如，非易失性存储器设备10的第三状态可以通过第一位和第二位“00”表示。表示每个状态的第一位和第二位的逻辑值不限于此。
参考图12，当非易失性存储器设备10处于第一状态时，第三位可以确定是否减小读取电压。根据各种实施例，第三位可以表示比较使用第一锁存器激活的导通单元的数量与阈值的结果。例如，当第三位具有逻辑值“0”时，可以确定阈值大于使用第一锁存器激活的导通单元的数量。例如，当第三位具有逻辑值“1”时，可以确定使用第一锁存器激活的导通单元的数量大于阈值。
参考图12，当非易失性存储器设备10处于第三状态时，第四位可以确定是否增加读取电压。根据各种实施例，第四位可以表示将使用第三锁存器激活的导通单元的数量与阈值进行比较的结果。例如，当第四位具有逻辑值“0”时，可以确定阈值大于使用第三锁存器激活的导通单元的数量。例如，当第四位具有逻辑值“1”时，可以确定使用第三锁存器激活的导通单元的数量大于阈值。
在上述实施例中，展示了通过第一位和第二位的组合来表示非易失性存储器设备10的状态，通过第三位确定在确定非易失性存储器设备10处于第一状态时是否减小低读取电压，并且当通过第四位确定在确定非易失性存储器设备10处于第三状态时是否增加读取电压。然而，本公开不限于此。根据各种实施例，非易失性存储器设备10可以通过保留位而不使用第一位和第二位设置。在这种情况下，非易失性存储器设备10可以通过将第三位设置为“1”来同时表示非易失性存储器设备10的第一状态和读取电压的减小，并且可以通过将第四位设置为“1”来同时表示非易失性存储器设备10的第三状态和读取电压的增加。
图13是展示了根据本公开的示例性实施例的基于改变的状态位来操作执行第二操作模式的存储设备的方法的流程图。省略了与已经参考图11给出的描述相同的描述。
在操作S501中，存储器控制器20可以在第二操作模式下操作。存储器控制器20可以参考用于操作模式的设定值在第二操作模式下操作。操作S501可以对应于图11的操作S401。
在操作S502中，存储器控制器20可以基于状态位来确定非易失性存储器设备10的状态。状态位可以对应于图12的改变的状态位。例如，当存储器控制器20接收改变的状态位时，可以参考第一位和第二位确定非易失性存储器设备10的状态。
在操作S503中，存储器控制器20可以确定非易失性存储器设备10是否处于第二状态。例如，当接收到改变的状态位时，存储器控制器20可以通过对具有逻辑值“00”的第一位和第二位执行XOR运算来确定非易失性存储器设备10处于第二状态。
在操作S504中，存储器控制器20可以维持读取电压。当第一位和第二位具有逻辑值“00”时，存储器控制器20可以确定非易失性存储器设备10处于第二状态。通过先前设置的读取电压来读取数据。由于激活的存储器单元的数量最小，因此存储器控制器20可以将先前设置的读取电压确定为理想的读取电压。因此，存储器控制器20维持读取电压并且可以忽视读取电压的变化。
在操作S505中，存储器控制器20可以确定非易失性存储器设备10是否处于第一状态。例如，当接收到改变的状态位时，存储器控制器20可以通过对具有逻辑值“10”的第一位和第二位执行XOR运算来确定非易失性存储器10处于第一状态。
在操作S506中，存储器控制器20可以确定通过引脚DQ2发送的状态位是否为“1”。在确定非易失性存储器设备10处于第一状态之后，为了确定是否减小读取电压，存储器控制器20可以确定通过引脚DQ2发送的状态位的逻辑值。根据各种实施例，存储器控制器20可以通过接收改变的状态位并且确定通过引脚DQ2发送的状态位的值来忽视用于请求关于通过使用第一锁存器激活的存储器单元的数量的信息的命令的传输，这是因为改变的状态位的引脚DQ2的状态位直接表示将通过使用第一锁存器激活的存储器单元的数量与阈值进行比较的结果。因此，当使用改变的状态位时，存储器控制器20可以不将UI B OUT命令发送到非易失性存储器设备10，并且省略将通过使用第一锁存器激活的存储器单元的数量与阈值进行比较的操作。因此，可以减少由存储器控制器20与非易失性存储器设备10之间的信号传输引起的开销。
在操作S507中，存储器控制器20可以将读取电压减小先前确定的偏移量值。当通过引脚DQ2发送的状态位具有逻辑值“1”时，存储器控制器20可以确定减小读取电压。通过引脚DQ2发送的状态位“1”可以表示通过使用第一锁存器激活的存储器单元的数量大于阈值。因此，通过将减小先前确定的偏移量值的电压设置为读取电压，存储器控制器20可以将通过使用第一锁存器激活的存储器单元的数量减少为不超过阈值。
在操作S508中，存储器控制器20可以确定非易失性存储器设备10是否处于第三状态。将参考图11的操作S409进行操作S508的详细描述。
在操作S509中，存储器控制器20可以确定通过引脚DQ3发送的状态位是否为“1”。在确定非易失性存储器设备10处于第三状态之后，为了确定是否增加读取电压，存储器控制器20可以确定通过引脚DQ3发送的状态位的逻辑值。根据各种实施例，存储器控制器20可以通过接收改变的状态位并且确定通过引脚DQ3发送的状态位的逻辑值来忽视用于请求关于通过使用第三锁存器激活的存储器单元的数量的信息的命令的传输，这是因为改变的状态位的引脚DQ3的状态位直接表示将通过使用第三锁存器激活的存储器单元的数量与阈值进行比较的结果。因此，当使用改变的状态位时，存储器控制器20可以不将UI B OUT命令发送到非易失性存储器设备10，并且省略将通过使用第三锁存器激活的存储器单元的数量与阈值进行比较的操作。因此，可以减少由存储器控制器20与非易失性存储器设备10之间的信号传输引起的开销。
在操作S510中，存储器控制器20可以将读取电压增加先前确定的偏移量值。将参考图11的操作S412执行操作S510的详细描述。
作为本领域中的传统，可以根据执行所描述的一个或多个功能的块来描述和说明各实施例。这些块(本文可称为单元或模块等)在物理上由模拟和/或数字电路实现，诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子元件、有源电子元件、光学部件、硬连线电路等，并且可以可选地由固件和/或软件驱动。例如，电路可以体现在一个或多个半导体芯片中，或者体现在诸如印刷电路板等的基板支撑件上。构成块的电路可以由专用硬件实现，或者由处理器(例如，一个或多个编程的微处理器和相关联电路)实现，或者由用于执行块的一些功能的专用硬件和用于执行块的其他功能的处理器的组合来实现。在不脱离本公开的范围的情况下，实施例的每个块可以在物理上分成两个或更多个交互的和离散的块。同样，在不脱离本公开的范围的情况下，可以将实施例的块物理地组合成更复杂的块。
尽管已经参考其各实施例具体示出并描述了本公开，但是应当理解，可以在其中做出形式和细节的各种改变而不脱离所附权利要求书的精神和范围。

Claims (20)

1.一种存储设备，其包括：
存储器控制器；以及
非易失性存储器设备，其中所述非易失性存储器设备包括：
存储器单元阵列，其包括多个存储器单元；
页面缓冲器，其包括多个锁存器，以用于对所述多个存储器单元中的所选择的存储器单元执行多个感测操作，并且存储所述多个感测操作的结果值；
控制逻辑，所述控制逻辑用于：比较存储在所述多个锁存器中的每个锁存器中的数据，根据所述数据的比较结果来从所述多个锁存器中选择所选择的锁存器，将存储在所选择的锁存器中的读取数据发送到所述存储器控制器，并且产生表示从所述多个锁存器中选择的锁存器的状态位；以及
状态位寄存器，用于存储所述状态位并且在从所述存储器控制器接收到状态读取命令时将所述状态位发送到所述存储器控制器，其中
所述存储器控制器对所述读取数据执行纠错码ECC解码，并且当成功执行ECC解码时，确定是否基于所述状态位来改变读取电压。
2.如权利要求1所述的存储设备，其中：
在不同的时间点执行所述多个感测操作，并且
所述多个锁存器包括：
第一锁存器，用于根据在第一时间点处对所选择的存储器单元执行的感测操作来存储感测数据；
第二锁存器，用于根据在比所述第一时间点更晚的第二时间点处对所选择的存储器单元执行的感测操作来存储感测数据；以及
第三锁存器，用于根据在比所述第二时间点更晚的第三时间点处对所选择的存储器单元执行的感测操作来存储感测数据。
3.如权利要求2所述的存储设备，其中所述存储器控制器在第一操作模式和第二操作模式之一中操作，在所述第一操作模式中确定是减小还是维持所述读取电压，在所述第二操作模式中确定是减小、维持还是增加所述读取电压。
4.如权利要求3所述的存储设备，其中：
当所述存储器控制器操作在所述第一操作模式时，所述存储器控制器确定所述非易失性存储器设备是否处于第一状态，并且将所述读取电压减小先前确定的偏移量值，并且
在所述第一状态中，从所述第一锁存器输出所述读取数据。
5.如权利要求3所述的存储设备，其中：
所述存储器控制器确定在所述存储器控制器操作在所述第二操作模式时所述状态位是否表示第二状态，并且当所述状态位表示所述第二状态时基于所述第二状态忽视读取电压的变化，并且
在所述第二状态中，从第二锁存器输出所述读取数据。
6.如权利要求5所述的存储设备，其中所述存储器控制器：
确定所述状态位是否表示第一状态，
当所述状态位表示所述第一状态时，将用于请求关于通过使用第一锁存器激活的存储器单元的数量的信息的命令发送到所述非易失性存储器设备，
将通过使用所述第一锁存器激活的所述存储器单元的数量与阈值进行比较，
当通过使用所述第一锁存器激活的所述存储器单元的数量大于所述阈值时，将所述读取电压减小先前确定的偏移量值，并且
当所述阈值大于通过使用所述第一锁存器激活的所述存储器单元的数量时，忽视读取电压的变化。
7.如权利要求6所述的存储设备，其中所述存储器控制器：
确定所述状态位表示第三状态，
将用于请求关于通过使用第三锁存器激活的存储器单元的数量的信息的命令发送到所述非易失性存储器设备，
将通过使用所述第三锁存器激活的所述存储器单元的数量与阈值进行比较，
当通过使用所述第三锁存器激活的所述存储器单元的数量大于所述阈值时，将所述读取电压增加所述先前确定的偏移量值，并且
当所述阈值大于通过使用所述第三锁存器激活的所述存储器单元的数量时，忽视读取电压的变化。
8.如权利要求2所述的存储设备，其中：
所述状态位包括第一位、第二位、第三位和第四位，
所述第一位和所述第二位表示所述第一状态至第三状态之一，
所述第三位表示当所述非易失性存储器设备处于所述第一状态时，将阈值与通过使用所述第一锁存器激活的存储器单元的数量进行比较的结果，并且
所述第四位表示当所述非易失性存储器设备处于所述第三状态时，将所述阈值与通过使用所述第三锁存器激活的存储器单元的数量进行比较的结果。
9.如权利要求8所述的存储设备，其中所述存储器控制器基于所述第三位来确定是否将所述读取电压减小先前确定的偏移量值，并且基于所述第四位来确定是否将所述读取电压增加所述先前确定的偏移量值。
10.一种存储器控制器，其包括：
纠错码ECC模块，用于基于从用于执行片上谷搜索OVS读取操作的非易失性存储器设备接收的读取数据执行ECC解码；以及
读取电压修改模块，用于接收表示在所述非易失性存储器设备中包括的多个锁存器中的锁存所述读取数据的锁存器的状态位，并且在成功执行所述ECC解码时基于所述状态位来确定是否改变读取电压，所述多个锁存器用于存储所述OVS读取操作的结果值。
11.如权利要求10所述的存储器控制器，其中：
当所述存储器控制器以确定是减小还是维持所述读取电压的第一操作模式操作时，所述读取电压修改模块确定所述状态位是否表示第一状态，并且当所述状态位表示所述第一状态时，基于所述第一状态将所述读取电压减小先前确定的偏移量值，并且
在所述第一状态中，从所述多个锁存器中的第一锁存器输出所述读取数据。
12.如权利要求10所述的存储器控制器，其中：
当所述存储器控制器以确定是减小、维持还是增加所述读取电压的第二操作模式操作时，所述读取电压修改模块确定所述状态位是否表示第二状态，并且当所述状态位表示所述第二状态时，基于所述第二状态忽视读取电压的变化，并且
在所述第二状态中，从所述多个锁存器中的第二锁存器输出所述读取数据。
13.如权利要求12所述的存储器控制器，其中所述读取电压修改模块：
确定所述状态位是否表示第一状态，
当所述状态位表示所述第一状态时，将用于请求关于通过使用所述多个锁存器中的第一锁存器激活的存储器单元的数量的信息的命令发送到所述非易失性存储器设备，
将通过使用所述第一锁存器激活的所述存储器单元的数量与阈值进行比较，
当通过使用所述第一锁存器激活的所述存储器单元的数量大于所述阈值时，将所述读取电压减小先前确定的偏移量值，并且
当所述阈值大于通过使用所述第一锁存器激活的所述存储器单元的数量时，忽视读取电压的变化。
14.如权利要求13所述的存储器控制器，其中所述存储器控制器：
确定所述状态位表示第三状态，将用于请求关于通过使用所述多个锁存器中的第三锁存器激活的所述存储器单元的数量的信息的命令发送到所述非易失性存储器设备，
将通过使用所述第三锁存器激活的所述存储器单元的数量与阈值进行比较，
当通过使用所述第三锁存器激活的所述存储器单元的数量大于所述阈值时，将所述读取电压增加所述先前确定的偏移量值，并且
当所述阈值大于通过使用所述第三锁存器激活的所述存储器单元的数量时，忽视读取电压的变化。
15.如权利要求14所述的存储器控制器，其中：
所述状态位包括第一位、第二位、第三位和第四位，
所述第一位和所述第二位表示所述第一状态至第三状态之一，
所述第三位表示当所述非易失性存储器设备处于所述第一状态时，将阈值与通过使用所述第一锁存器激活的所述存储器单元的数量进行比较的结果，并且
所述第四位表示当所述非易失性存储器设备处于所述第三状态时，将所述阈值与通过使用所述第三锁存器激活的所述存储器单元的数量进行比较的结果。
16.如权利要求15所述的存储器控制器，其中所述读取电压修改模块基于所述第三位来确定是否将所述读取电压减小先前确定的偏移量值，并且基于所述第四位来确定是否将所述读取电压增加所述先前确定的偏移量值。
17.一种操作存储器控制器的方法，所述方法包括：
从用于执行片上谷搜索OVS读取操作的非易失性存储器设备接收读取数据和表示多个锁存器中的输出所述读取数据的锁存器的状态位；
基于所述读取数据执行纠错码ECC解码；以及
当成功执行所述ECC解码时基于所述状态位来确定是否改变读取电压。
18.如权利要求17所述的方法，其中：
所述存储器控制器在第一操作模式和第二操作模式之一中操作，在所述第一操作模式中确定是减小还是维持所述读取电压，在所述第二操作模式中确定是减小、维持还是增加所述读取电压，并且
所述确定是否改变所述读取电压包括：
当所述存储器控制器在所述第一操作模式下操作时，确定所述状态位是否表示第一状态；并且
当所述状态位表示所述第一状态时，将所述读取电压减小先前确定的偏移量值。
19.如权利要求18所述的方法，其中所述确定是否改变所述读取电压包括：
当所述存储器控制器在所述第二操作模式下操作时，确定所述状态位是否表示第二状态；
当所述状态位表示所述第二状态时，忽视读取电压的变化；
当所述状态位表示第一状态时，将用于请求关于通过使用第一锁存器激活的存储器单元的数量的信息的命令发送到所述非易失性存储器设备；并且
当所述状态位表示第三状态时，将用于请求关于通过使用第三锁存器激活的存储器单元的数量的信息的命令发送到所述非易失性存储器设备。
20.如权利要求19所述的方法，其中所述确定是否改变所述读取电压包括：
当所述状态位表示所述第一状态时，将通过使用所述第一锁存器激活的所述存储器单元的数量与阈值进行比较；
当通过使用所述第一锁存器激活的所述存储器单元的数量大于所述阈值时，将所述读取电压减小所述先前确定的偏移量值；
当所述状态位表示所述第三状态时，将通过使用所述第三锁存器激活的所述存储器单元的数量与所述阈值进行比较；并且
当通过使用所述第三锁存器激活的所述存储器单元的数量大于所述阈值时，将所述读取电压增加所述先前确定的偏移量值。
CN201911132167.2A 2018-11-19 2019-11-19 存储设备及其操作方法 Pending CN111199764A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0142510 2018-11-19
KR1020180142510A KR102608958B1 (ko) 2018-11-19 2018-11-19 스토리지 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
CN111199764A true CN111199764A (zh) 2020-05-26

Family

ID=70726583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911132167.2A Pending CN111199764A (zh) 2018-11-19 2019-11-19 存储设备及其操作方法

Country Status (3)

Country Link
US (1) US10990327B2 (zh)
KR (1) KR102608958B1 (zh)
CN (1) CN111199764A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11200956B2 (en) 2020-04-23 2021-12-14 Micron Technology, Inc. Read level calibration in memory devices using embedded servo cells
US11430531B2 (en) * 2020-09-08 2022-08-30 Western Digital Technologies, Inc. Read integration time calibration for non-volatile storage
KR20220056919A (ko) * 2020-10-28 2022-05-09 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220058753A (ko) * 2020-10-30 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치 및 그것의 리드 방법
KR102491655B1 (ko) * 2021-10-01 2023-01-27 삼성전자주식회사 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
US20230230640A1 (en) * 2022-01-18 2023-07-20 Samsung Electronics Co., Ltd. Nonvolatile memory device including combined sensing node and cache read method thereof
US20230290410A1 (en) * 2022-03-08 2023-09-14 Yangtze Memory Technologies Co., Ltd. Memory device and operation thereof
EP4336507A1 (en) * 2022-09-06 2024-03-13 Samsung Electronics Co., Ltd. Storage controller generating read voltages for soft decision decoding based on read information and decoding information, storage device including the same, and operating method thereof
CN115163868B (zh) * 2022-09-07 2022-12-02 烟台海悦能源科技有限公司 一种远程调控的智能平衡阀

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120084490A1 (en) * 2010-10-04 2012-04-05 Seong Hyeog Choi Method for changing read parameter for improving read performance and apparatuses using the same
US20170133087A1 (en) * 2015-11-09 2017-05-11 Sang-Soo Park Nonvolatile memory device and read method thereof
CN107943712A (zh) * 2016-10-12 2018-04-20 三星电子株式会社 控制存储器设备的回收的方法、存储设备及其操作方法
CN108573722A (zh) * 2017-03-13 2018-09-25 三星电子株式会社 操作非易失性存储器件的方法和非易失性存储器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101516577B1 (ko) * 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
KR101984900B1 (ko) 2012-07-24 2019-05-31 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 전압 결정 방법
KR101979734B1 (ko) 2012-08-07 2019-05-17 삼성전자 주식회사 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법
KR102174030B1 (ko) 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
KR20160005264A (ko) 2014-07-04 2016-01-14 삼성전자주식회사 저장 장치 및 그것의 읽기 방법들
US9971647B2 (en) * 2014-07-31 2018-05-15 Winbond Electronics Corporation Apparatus and method for programming ECC-enabled NAND flash memory
KR102290974B1 (ko) 2014-11-07 2021-08-19 삼성전자주식회사 불휘발성 메모리 장치, 메모리 컨트롤러 및 그것들을 포함하는 불휘발성 메모리 시스템의 동작 방법
KR102239356B1 (ko) 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
KR102609130B1 (ko) 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
KR102585221B1 (ko) 2016-04-21 2023-10-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR102663813B1 (ko) * 2017-01-13 2024-05-07 삼성전자주식회사 최적의 읽기 전압으로 독출하는 불휘발성 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120084490A1 (en) * 2010-10-04 2012-04-05 Seong Hyeog Choi Method for changing read parameter for improving read performance and apparatuses using the same
US20170133087A1 (en) * 2015-11-09 2017-05-11 Sang-Soo Park Nonvolatile memory device and read method thereof
CN107943712A (zh) * 2016-10-12 2018-04-20 三星电子株式会社 控制存储器设备的回收的方法、存储设备及其操作方法
CN108573722A (zh) * 2017-03-13 2018-09-25 三星电子株式会社 操作非易失性存储器件的方法和非易失性存储器件

Also Published As

Publication number Publication date
KR102608958B1 (ko) 2023-12-01
US20200159464A1 (en) 2020-05-21
KR20200058028A (ko) 2020-05-27
US10990327B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
US11574683B2 (en) Non-volatile memory device and programming method thereof
CN111199764A (zh) 存储设备及其操作方法
KR102005849B1 (ko) 3 차원 비휘발성 메모리 소자의 초기화 방법
CN110070900B (zh) 具有不同的伪字线的三维快闪存储器件和数据储存设备
TWI490866B (zh) 非揮發性記憶體裝置、其程式化方法以及包含該裝置與方法之記憶體系統
KR101842507B1 (ko) 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 제어하는 방법
KR101552211B1 (ko) 플래시 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
US10665278B2 (en) Controller and operating method thereof
KR101810640B1 (ko) 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법
CN106328200B (zh) 半导体器件及其操作方法
KR20130085154A (ko) 비휘발성 메모리 장치, 그것을 포함하는 비휘발성 메모리 시스템, 그것의 프로그램 방법, 그리고 그것을 제어하는 컨트롤러 동작 방법
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9460795B2 (en) Nonvolatile memory device, a storage device having the same and an operating method of the same
KR20170116469A (ko) 메모리 장치 및 이의 동작 방법
US10074435B2 (en) Method of initializing and programing 3D non-volatile memory device
KR20170052121A (ko) 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법
KR20100097457A (ko) 플래시 메모리 장치 및 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
KR20190122366A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
JP2019114314A (ja) 半導体記憶装置
CN109524045B (zh) 非易失性存储器器件及其操作方法
US10679705B2 (en) Controller and operating method thereof
CN114420185A (zh) 存储器及其读取操作方法、存储器系统
US20140355351A1 (en) Controller
US11049577B2 (en) Memory device having improved data reliability by varying program intervals, and method of operating the same
US10803958B2 (en) Non-volatile memory device and a method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination