CN111199761A - 数据迁移动态随机存取存储器 - Google Patents
数据迁移动态随机存取存储器 Download PDFInfo
- Publication number
- CN111199761A CN111199761A CN201911137490.9A CN201911137490A CN111199761A CN 111199761 A CN111199761 A CN 111199761A CN 201911137490 A CN201911137490 A CN 201911137490A CN 111199761 A CN111199761 A CN 111199761A
- Authority
- CN
- China
- Prior art keywords
- memory
- controller
- bank
- data
- data migration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本申请涉及数据迁移动态随机存取存储器。一种设备可以包含至少两个接口,即支持数据迁移操作的第一接口和支持与主机装置相关联的存取操作的第二接口。在一些情况下,所述存取操作可以是根据行业标准或规范(例如DRAM接口规范)的信号或协议。所述第二接口可以促进支持行业标准应用,而支持数据迁移操作的所述第一接口可以提供用于在所述设备内迁移数据的改进的带宽。所述设备可以包含与所述接口耦合的缓冲器以及包含存储器单元的两个或更多个存储体的存储体集群。当主机装置对所述存储体集群中的存储体进行寻址时,所述设备可以使用所述缓冲器和所述存储体集群中的不同存储体执行一或多个数据迁移操作。
Description
交叉引用
本专利申请要求由Walker等人于2018年11月19日提交的已转让给其受让人的名称为“数据迁移动态随机存取存储器(DATA MIGRATION DYNAMIC RANDOM ACCESS MEMORY)”的第16/195,127号美国专利申请的优先权,所述美国专利申请以全文引用的方式明确地并入本文中。
技术领域
本申请涉及数据迁移动态随机存取存储器。
背景技术
以下内容大体上涉及操作存储器装置,且更具体地,涉及数据迁移动态随机存取存储器。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。例如,二进制装置最常存储通常由逻辑1或逻辑0表示的两个状态之一。在其它装置中,可以存储超过两个状态。为了存取所存储信息,电子装置的组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息,电子装置的组件可以在存储器装置中写入状态或对状态进行编程。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。易失性存储器装置(例如,DRAM)除非被外部电源定期刷新,否则可能随时间推移而丢失其存储的状态。即使在没有外部电源的情况下,例如FeRAM的非易失性存储器也可以长时间保持其所存储逻辑状态。
一般来说,改进存储器装置可以包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功耗或降低制造成本以及其它度量。一些存储器单元可经配置以存储多个状态。还可能需要改进存储器装置的带宽(例如,在给定持续时间所存取的数据量)。
发明内容
描述一种设备。所述设备可以包含:接口,其经配置以作为数据迁移操作的部分与控制器通信;缓冲器,其与所述接口耦合且经配置以作为所述数据迁移操作的部分存储数据;以及存储体集群,其包含第一存储体和第二存储体且与所述缓冲器耦合,所述第一存储体经配置以在存取周期期间作为存取操作的部分由存储器控制器存取,所述第二存储体经配置以在所述存取周期期间在所述第一存储体由所述存储器控制器存取的同时作为所述数据迁移操作的部分与所述缓冲器传送数据。
描述一种设备。所述设备可以包含:接口,其经配置以作为一或多个数据迁移操作的部分与控制器通信;一组存储体集群,其各自包含一组存储体和一组感测组件;以及缓冲器,其与所述一组存储体集群和所述接口耦合,且经配置以作为所述一或多个数据迁移操作的部分存储与所述一组存储体相关联的数据,所述一或多个数据迁移操作各自包含在第一存储体集群中的第二存储体由存储器控制器存取时在所述缓冲器与所述第一存储体集群中的第一存储体之间传送数据。
描述一种设备。所述设备可以包含:控制器;第一存储器装置,其包含第一类型的存储器单元且与所述控制器耦合;第二存储器装置,其包含存储体集群、与所述存储体集群耦合且经配置以存储与所述存储体集群相关联的数据的一或多个缓冲器、与所述一或多个缓冲器耦合且经配置以与所述控制器通信的接口、与所述存储体集群耦合且经配置以与主机装置通信的第二接口;本地控制器,其与所述存储体集群、所述一或多个缓冲器、所述接口和所述第二接口耦合,所述本地控制器可操作以使用所述第二接口从所述主机装置接收数据迁移命令,使用所述接口将所述数据迁移命令的至少一部分传输到所述控制器,基于传输所述数据迁移命令的至少所述部分而从所述控制器接收命令,执行从所述控制器接收到的所述命令中所指示的操作,并且基于执行所述操作和从所述主机装置接收轮询命令,将所述数据迁移命令的状态传输到所述主机装置。
附图说明
图1示出支持如本文描述的数据迁移动态随机存取存储器的系统的实例。
图2示出支持如本文描述的数据迁移动态随机存取存储器的存储器裸片的实例。
图3示出支持如本文描述的数据迁移动态随机存取存储器的实例图。
图4示出支持如本文描述的数据迁移动态随机存取存储器的另一实例图。
图5示出支持如本文描述的数据迁移动态随机存取存储器的实例图。
图6示出支持如本文描述的数据迁移动态随机存取存储器的一或多个装置的实例框图。
图7示出的流程图示出支持如本文描述的数据迁移动态随机存取存储器的一或多个方法。
具体实施方式
一些存储器装置可以包含与主机装置耦合的接口,且接口可经配置以在存储器装置与主机装置(例如,主机装置的存储器控制器)之间传达命令和数据。在一些情况下,接口可以符合行业标准或规范,例如双倍数据速率(DDR)规范(例如,DDR4接口、DDR5接口、LPDDR接口);针对图形或高带宽存储器的不同存储器规范;或永久性存储器或存储级存储器规范。存储器系统的此类存储器装置与主机装置之间的信令的性能可以基于存储器系统的状态而变化。
例如,存储器系统的性能可以基于存储器装置是否包含主机装置请求的数据(例如,在读取操作期间),或存储器装置是否包含用以存储主机装置将想要保存(作为存取操作的部分)的数据(例如,在写入操作期间)的空间量。如果存储器系统的存储器装置并不包含数据或并不包含足够量的空间来支持存取操作,则作为数据迁移操作的部分,主机装置(或主机装置通过存储器装置)可以将存储器装置上的一些数据传送到与主机装置相关联的存储装置(例如,固态驱动器(SSD))。在一些情况下,主机装置可以使用文件系统传送数据。当使用文件系统时,数据可以在存储器系统与主机装置之间的信道上传送,并且在此类存取操作期间存储器系统的性能(例如,带宽)可能降低。
在一些情况下,存储器系统可经配置以在存取周期期间机会性地执行数据迁移操作,例如已经用以执行由主机装置所请求的存取操作的那些数据迁移操作。存储器系统可以包含额外接口(例如,数据端口接口)以支持数据迁移操作,在所述数据迁移操作期间,数据的子集(例如,页)可以在已用以存取由主机装置请求的数据的存取周期期间迁移。在此类实例中,数据迁移操作可以在主机装置使得存取存储器装置的同时作为存取操作的部分发生。在一些情况下,存储器系统可以作为背景操作的部分执行数据迁移操作,同时存储器装置可以作为前景操作的部分执行对主机装置的存取操作。
存储器装置的额外接口可以耦合到与存储器装置且在一些情况下与存储器系统的其它存储器装置相关联的控制器,所述控制器可经配置以结合所述存储器装置(在一些实例中,和主机装置)控制数据迁移操作的各个方面。额外接口可经配置以与控制器通信,例如交换数据、接收命令或传输状态更新。另外,存储器装置可以包含支持数据迁移操作的一或多个缓冲器。例如,作为数据迁移操作的部分,一或多个缓冲器可经配置以存储从存储器装置读取的或要写入存储器装置的数据(例如,数据页)。在一些情况下,一或多个缓冲器可以被称为数据传送缓冲器。
为了促进机会性数据迁移操作,存储器装置可以包含可以与缓冲器(例如,数据传送缓冲器)耦合的存储体集群。存储体集群可以包含存储器单元的两个或更多个存储体。主机装置可经配置以作为存取操作的部分使用符合DDR规范的接口(例如,LPDDR接口或DDR4接口)对存储体集群中的存储体进行寻址。主机装置可经配置以作为存取操作的部分(例如)根据DDR规范对存储体集群的单个存储体进行寻址。在一些情况下,当主机装置通过使用DDR4接口传输一或多个命令和/或数据(例如,前景操作)而使存储体集群的存储体被存取时,作为数据迁移操作的部分(例如,背景操作),在一些情况下,控制器结合存储器装置可以在缓冲器与存储体集群的备用存储体之间传送数据(例如,读取数据、写入数据)。
以这种方式,存储器装置可经配置以执行由主机装置发布的命令且同时执行数据迁移命令。在一些情况下,存储器装置可以减轻由数据迁移操作引起的性能(例如,带宽和/或时延)的降低。存储器装置可经配置以在执行由主机装置请求的前景操作(例如,存取操作)的同时作为背景操作的部分执行数据迁移操作。换句话说,主机装置可以继续使用传统接口(例如,DDR4接口)操作存储器装置,而与存储器系统相关联的控制器可以使用额外接口(其可从主机装置中隐藏)来执行数据迁移操作且支持存储器装置与主机装置之间的整体带宽提高。
在一些情况下,存储器装置可以是包含至少两种类型的存储器装置的存储器系统(例如,双层存储器系统)的部分。存储器系统可以包含具有相对较快存取速度的第一存储器装置和具有相对较大容量的第二存储器装置。在一些情况下,第一存储器装置可以包含实施易失性存储器技术的存储器单元,且第二存储器装置可以包含实施非易失性存储器技术的存储器单元。在一些情况下,第一存储器装置可以包含DRAM单元,且第二存储器装置可以包含3维(3D)非与(NAND)或3D XPointTM存储器单元。存储器装置(例如,本文描述的配置有传统接口和数据端口接口的DRAM)在经实施为双层存储器系统中的第一存储器装置时可以在第一存储器装置(例如,本文描述的配置有传统接口和数据端口接口的DRAM)与第二存储器装置(例如,3D NAND或3D XPointTM存储器装置)之间提供快速数据交换路径,以促进主机装置可用的增加的存储容量。
当与可支持文件系统的存储装置相比时,双层存储器系统可以提供改进的性能(例如,带宽),因为作为数据迁移操作的部分传送的数据一般可不经由链接主机装置与存储器系统的信道传送。通过将第二存储器装置并入到存储器系统中(而非与主机装置相关联),可以减少在数据迁移操作期间经由主机装置与存储器系统之间的信道传输的数据量。因此,可以改进与存储器系统相关联的带宽和其它性能参数。
在一些情况下,设备可以包含:接口(例如,数据端口接口),其经配置以作为数据迁移操作的部分与控制器通信;缓冲器,其与接口耦合且经配置以作为数据迁移操作的部分存储数据;以及存储体集群,其包含第一存储体和第二存储体且与缓冲器耦合,其中第一存储体可经配置以在存取周期期间作为存取操作的部分由主机装置(例如,主机的存储器控制器)存取,并且第二存储体可经配置以在所述存取周期期间在第一存储体由存储器控制器存取的同时作为数据迁移操作的部分与缓冲器传送数据。
在一些情况下,设备可以包含:接口(例如,数据端口接口),其经配置以作为一或多个数据迁移操作的部分与控制器通信;一组存储体集群,其各自包含一组存储体和一组感测组件;以及缓冲器,其与所述一组存储体集群和所述接口耦合,且经配置以作为所述一或多个数据迁移操作的部分存储与所述一组存储体相关联的数据,所述一或多个数据迁移操作各自包含在第一存储体集群中的第二存储体由主机装置(例如,主机装置的存储器控制器)存取时在缓冲器与第一存储体集群中的第一存储体之间传送数据。在此类情况下,缓冲器可经配置以在所述一或多个数据迁移操作中的一者的至少一部分期间存储数据的第一量,所述数据的第一量小于在所述一或多个数据迁移操作期间所迁移的数据的总量。
在一些情况下,存储器装置可以包含存储体集群、与存储体集群耦合且经配置以存储与存储体集群相关联的数据的一或多个缓冲器、与所述一或多个缓冲器耦合且经配置以与控制器通信的接口(例如,数据端口接口)、与存储体集群耦合且经配置以与主机装置通信的第二接口,以及与存储体集群、一或多个缓冲器、接口和第二接口耦合的本地控制器。在一些情况下,本地控制器可以使用第二接口从主机装置接收数据迁移命令,使用接口将数据迁移命令的至少一部分传输到控制器,基于传输数据迁移命令的至少所述部分而从控制器接收命令,执行从控制器接收到的命令中所指示的操作,并且基于执行操作和从主机装置接收轮询命令,将数据迁移命令的状态传输到主机装置。
在一些情况下,控制器可以接收在存储体集群中的第一存储体与不同存储体之间传送数据的命令,确定主机装置(例如,主机的存储器控制器)在存取周期期间对存储体集群中的第二存储体进行寻址,以及在存储器控制器基于命令对存储体集群中的第二存储体进行寻址的存取周期期间在存储体集群中的第一存储体与缓冲器之间传送数据,其中作为数据迁移操作的部分,缓冲器可以存储与第一存储体相关联的数据。
在一些情况下,控制器可以基于接收到传送数据的命令来传输指示缓冲器包含要存储在第一存储体中的数据的缓冲器状态,且基于传输所述状态将数据存储在存储体集群中的第一存储体中,其中传送数据的命令包含将来自缓冲器的数据传送到第一存储体的提交命令,且其中在缓冲器与存储体集群中的第一存储体之间传送数据是基于将数据存储在第一存储体中。
在一些情况下,控制器可以基于接收到传送数据的命令来传输指示缓冲器可用于存储数据的缓冲器状态,且基于传输缓冲器状态将数据存储在缓冲器中,其中传送数据的命令包含将来自第一存储体的数据传送到缓冲器的逐出命令,且其中在缓冲器与存储体集群中的第一存储体之间传送数据可以基于将数据存储在缓冲器中。
首先在参考图1所描述的存储器系统的上下文中描述本公开的特征。然后在参考图2描述的存储器裸片(例如,存储器装置)的上下文中描述本公开的特征。在支持参考图3到5所描述的如本文描述的数据迁移动态随机存取存储器的上下文中进一步描述了本公开的特征。参考与参考图6和7所描述的数据迁移动态随机存取存储器有关的设备图和流程图进一步示出且描述本公开的这些和其它特征。
图1示出根据本文公开的方面的利用一或多个存储器装置的系统100的实例。系统100可以包含外部存储器控制器105、存储器装置110和将外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可以包含一或多个存储器装置,但是为了便于描述,可将一或多个存储器装置描述为单个存储器装置110。
系统100可以包含电子装置的各方面,例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置等的实例。存储器装置110可以是经配置以存储用于系统100的一或多个其它组件的数据的组件。在一些实例中,系统100经配置以使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中,系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少一些部分可以是主机装置的实例。此类主机装置可以是使用存储器来执行过程的装置的实例,例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置,某些其它固定或便携式电子装置等。在一些情况下,主机装置可以指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下,外部存储器控制器105可以被称为主机、主机装置或主机装置的存储器控制器。
在一些情况下,存储器装置110可以是独立的装置或组件,其经配置以与系统100的其它组件进行通信,并提供系统100可能使用或引用的物理存储器地址/空间。在一些实例中,存储器装置110可经配置以与至少一或多种不同类型的系统100一起工作。系统100的组件与存储器装置110的组件之间的信令可以用于支持调制方案,以调制信号、用于传达信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、时序约定和/或其它因素。
存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下,存储器装置110可以充当系统100的从属类型装置(例如,响应于且执行通过外部存储器控制器105由系统100提供的命令)。此类命令可以包含用于存取操作的存取命令,例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可以包含两个或更多个支持用于数据存储的所需或指定容量的存储器裸片160(例如,存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可以被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可以进一步包含处理器120、基本I/O系统(BIOS)组件125、一或多个外围组件130和I/O控制器135。系统100的组件可以使用总线140与彼此进行电子连通。
处理器120可经配置以控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其可以是这些类型的组件的组合。在此类情况下,处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)或片上系统(SoC)的实例,以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件,其可初始化且运行系统100的各种硬件组件。BIOS组件125还可以管理处理器120与例如外围组件130、I/O控制器135等系统100的各种组件之间的数据流。BIOS组件125可以包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置,或用于这类装置的接口,其可以集成到系统100中或与系统100集成。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口,或外围卡插槽,例如外围组件互连(PCI)或加速图形端口(AGP)插槽。外围组件130可以是所属领域的技术人员理解为外围装置的其它组件。
I/O控制器135可以管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可以管理未集成到系统100中或未与系统100集成的外围装置。在一些情况下,I/O控制器135可以表示到外部外围组件的物理连接或端口。
输入145可以表示系统100外部的装置或信号,其将信息、信号或数据提供到系统100或其组件。这可以包含用户接口或与其它装置的接口或在其它装置之间的接口。在一些情况下,输入145可以是经由一或多个外围组件130与系统100介接的外围装置,或可以由I/O控制器135管理。
输出150可以表示在系统100外部的装置或信号,其经配置以从系统100或其任何组件接收输出。输出150的实例可以包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下,输出150可以是经由一或多个外围组件130与系统100介接的外围装置,或可以由I/O控制器135管理。
系统100的组件可以由设计为执行其功能的通用或专用电路组成。这可以包含经配置以执行本文描述的功能的各种电路元件,例如,导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可以包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如,网格),其中每一存储器单元经配置以存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
在一些情况下,一或多个存储器裸片160可经配置以包含缓冲器(例如,如本文描述的数据传送缓冲器)。在一些情况下,缓冲器可经配置为一组较小尺寸的缓冲器,且所述组中的较小尺寸的缓冲器可以分布在存储器阵列(例如,存储器阵列170-a)内。此类分布式缓冲器配置可以促进将所述组中的每一较小尺寸缓冲器定位在存储器阵列的可以与所述组中的较小尺寸缓冲器相关联的部分(例如,存储器阵列170-a的存储体集群)附近。在其它情况下,缓冲器可经配置以对于存储器阵列(例如,存储器阵列170-a)是公共的,并且可以位于存储器裸片(例如,存储器裸片160-a)内。
在一些情况下,存储器阵列170可经配置以包含可以与缓冲器(例如,如本文描述的数据传送缓冲器)耦合的一或多个存储体集群。每一存储体集群可经配置以包含两个或更多个存储体。在一些情况下,主机装置(例如,外部存储器控制器105)可以在存取操作(例如,读取操作、写入操作)的存取周期期间存取存储体集群中的第一存储体。另外,存储体集群中的第二存储体可经配置以在存取周期期间在第一存储体由主机装置(例如,前景操作)存取的同时作为数据迁移操作的部分与缓冲器传送数据。在一些情况下,主机装置(例如,外部存储器控制器105)可经配置以在存取周期期间作为存取操作的部分存取存储体集群中的单个存储体。
在一些情况下,一或多个存储器裸片160可经配置以包含接口(例如,如本文描述的数据端口接口),所述接口经配置以作为数据迁移操作的部分与控制器(例如,装置存储器控制器155)通信。在一些情况下,存储器裸片(例如,存储器裸片160-a)的缓冲器可以与接口耦合且经配置以作为数据迁移操作的部分存储数据。在一些情况下,接口可以包含:数据信道,其经配置以在缓冲器与控制器之间传输和接收数据;命令信道,其经配置以从控制器接收存取命令;响应信道,其经配置以向控制器传输响应;或数据总线或其任何组合。
在一些情况下,一或多个存储器裸片160可经配置以包含第二接口(例如,如本文描述的DDR4接口),其可以与存储体集群(例如,存储器裸片160-a的存储器阵列170-a的存储体集群)耦合。第二接口可经配置以作为数据迁移操作的部分或在存取操作期间与主机装置(例如,外部存储器控制器105)传达命令或数据。在一些情况下,一或多个存储器裸片160(例如,一或多个存储器裸片160的本地存储器控制器165)可以使用第二接口从主机装置(例如,外部存储器控制器105)接收数据迁移命令。在一些情况下,一或多个存储器裸片160(例如,一或多个存储器裸片160的本地存储器控制器165)可以使用第二接口支持来自主机装置的存取命令。
在一些情况下,两个或更多个存储器裸片160可以支持如本文描述的双层存储器系统或存储器配置。例如,第一存储器裸片160-a可以是配置有至少两个接口(例如,如本文描述的传统接口和数据端口接口)的DRAM。第一存储器裸片160-a的传统接口可经配置以与主机装置(例如,外部存储器控制器105)耦合,所述主机装置支持行业标准物或规范,例如各种双倍数据速率(DDR)规范、LPDDR规范、DDR4规范、DDR5规范、图形双倍数据速率(GDDR)规范等。另外,第一存储器裸片160-a的数据端口接口可经配置以与控制器(例如,装置存储器控制器155)耦合,所述控制器可经配置以结合第一存储器裸片160-a作为背景操作的部分来控制数据迁移操作的各个方面。此外,第二存储器裸片160-b可以包含3D XPointTM存储器单元且经配置以与装置存储器控制器155耦合。第二存储器裸片160-b可以提供非易失性存储器容量,所述容量可以提供可用于第一存储器裸片160-a(例如,DRAM)交换数据(例如,存储数据页、检索数据页)的相对快速的存储空间以支持改进的带宽。
存储器装置110可以是二维(2D)存储器单元阵列的实例或可以是三维(3D)存储器单元阵列的实例。例如,2D存储器装置可以包含单个存储器裸片160。3D存储器装置可以包含两个或更多个存储器裸片160(例如存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中,多个存储器裸片160-N可以堆叠在彼此之上。在一些情况下,3D存储器装置中的存储器裸片160-N可以被称为叠组、层级、层或裸片。3D存储器装置可以包含任何数量的堆叠存储器裸片160-N(例如,二连、三连、四连、五连、六连、七连、八连)。与单个2D存储器装置相比,这可以增加可以定位在衬底上的存储器单元的数量,这继而可以降低生产成本或提高存储器阵列的性能,或这两者。
装置存储器控制器155可以包含经配置以控制存储器装置110的操作的电路或组件。因而,装置存储器控制器155可以包含使存储器装置110能够执行命令且可经配置以接收、传输或执行命令、数据或与存储器装置110有关的控制信息的硬件、固件和软件。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。
在一些实例中,装置存储器控制器155可经配置以结合一或多个存储器裸片160控制数据迁移操作的各个方面。在一些情况下,装置存储器控制器155可以被称为数据迁移控制器。在一些情况下,装置存储器控制器155可以接收在存储体集群中的第一存储体(例如,存储器阵列170-a中的存储体集群中的第一存储体)与不同存储体(例如,存储器阵列170-b中的存储体集群中的存储体)之间传送数据的命令。装置存储器控制器155可以确定主机装置(例如,外部存储器控制器105)在存取周期期间对存储体集群中的第二存储体(例如,存储器阵列170-a中的存储体集群中的第二存储体)进行寻址。此外,装置存储器控制器155(或装置存储器控制器155结合与存储器阵列170-a耦合的本地存储器控制器165-a)可以基于命令在主机装置(例如,外部存储器控制器105)对存储体集群中的第二存储体(例如,存储器阵列170-a中的存储体集群中的第二存储体)进行寻址的存取周期期间在存储体集群中的第一存储体(例如,存储器阵列170-a中的存储体集群中的第一存储体)与缓冲器(例如,存储器裸片160-a中的缓冲器)之间传送数据,其中所述缓冲器可经配置以作为数据迁移操作的部分存储与第一存储体相关联的数据。
在一些情况下,存储器装置110可以从外部存储器控制器105接收数据和/或命令。例如,存储器装置110可以接收指示存储器装置110将代表系统100的组件(例如,处理器120)存储某些数据的写入命令,或接收指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如,处理器120)的读取命令。在一些情况下,装置存储器控制器155可以结合存储器裸片160的本地存储器控制器165控制本文描述的存储器装置110的操作。包含在装置存储器控制器155和/或本地存储器控制器165中的组件的实例可以包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制信号并将信号传输到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如,在存储器裸片160的本地)可经配置以控制存储器裸片160的操作。而且,本地存储器控制器165可经配置以与装置存储器控制器155通信(例如,接收和传输数据和/或命令)。本地存储器控制器165可以支持装置存储器控制器155以控制本文描述的存储器装置110的操作。在一些情况下,存储器装置110不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器105可以执行本文描述的各种功能。因而,本地存储器控制器165可经配置以与装置存储器控制器155通信,与其它本地存储器控制器165通信,或直接与外部存储器控制器105或处理器120通信。
设备可以包含控制器(例如,数据迁移控制器、装置存储器控制器155)、包含第一类型的存储器单元(例如,3D XPointTM存储器单元)且与控制器耦合的第一存储器装置(例如,存储器裸片160-b),以及包含不同于第一类型的第二类型的存储器单元(例如,DRAM单元)的第二存储器装置(例如,存储器裸片160-a)。第二存储器装置可以包含至少一个存储体集群、经配置以作为数据迁移操作的部分存储与存储体集群相关联的数据的一或多个缓冲器、与一或多个缓冲器耦合且经配置以与控制器通信的接口(例如,如本文描述的数据端口接口),以及与存储体集群耦合且经配置以与主机装置(例如主机装置的存储器控制器、外部存储器控制器105)通信的第二接口(例如,如本文描述的DDR4接口),以及与所述存储体集群、一或多个缓冲器、接口和第二接口耦合的本地控制器(例如,本地存储器控制器165-a)。
在一些实例中,本地存储器控制器165-a可以使用第二接口从主机装置接收数据迁移命令。本地存储器控制器165-a可以使用接口将数据迁移命令的至少一部分传输到另一控制器(例如,数据迁移控制器、装置存储器控制器155)。随后,本地存储器控制器165-a可以基于传输数据迁移命令的至少部分从另一控制器接收命令,且执行从另一控制器接收到的命令中所指示的操作(例如,与将来自缓冲器的数据存储在存储体集群中的存储体中相关联的提交操作、从存储体集群中的存储体检索数据以存储在缓冲器中的逐出操作)。本地存储器控制器165-a可以基于执行操作和从主机装置接收轮询命令而将数据迁移命令的状态传输到主机装置。
在一些情况下,数据迁移命令的部分可以包含用于控制器(例如,数据迁移控制器、装置存储器控制器155)存取第二存储器装置(例如存储器裸片160-a)的逐出命令。与逐出命令相关联的操作可以包含作为数据迁移操作的部分从第二存储器装置读取数据。在一些情况下,从第二存储器装置读取的数据可以存储在缓冲器中。数据迁移命令的状态可以包含第二存储器装置的状态寄存器的输出。状态寄存器可经配置以指示与逐出命令相关联的状态。
在一些情况下,数据迁移命令的部分可以包含用于控制器(例如,数据迁移控制器、装置存储器控制器155)存取第二存储器装置(例如存储器裸片160-a)的提交命令。与提交命令相关联的操作可以包含作为数据迁移操作的部分将数据存储在第二存储器装置中。在一些情况下,存储在第二存储器装置中的数据可以来自缓冲器。数据迁移命令的状态可以包含第二存储器装置的状态寄存器的输出。状态寄存器可经配置以指示与提交命令相关联的状态。
外部存储器控制器105可经配置以促进在系统100的组件(例如,处理器120)与存储器装置110之间的信息、数据和/或命令的传达。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络,使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如,读取命令或写入命令)。外部存储器控制器105可以转换或转化在系统100的组件与存储器装置110之间交换的通信。在一些情况下,外部存储器控制器105可以包含生成公共(源)系统时钟信号的系统时钟。在一些情况下,外部存储器控制器105可以包含生成公共(源)数据时钟信号的公共数据时钟。
在一些情况下,外部存储器控制器105或系统100的其它组件或本文描述的其功能可以由处理器120实施。例如,外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器105描绘为在存储器装置110外部,但在一些情况下,外部存储器控制器105或本文描述的其功能可以由存储器装置110实施。例如,外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下,外部存储器控制器105可以跨越处理器120和存储器装置110分布,使得外部存储器控制器105的部分由处理器120实施,且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样,在一些情况下,本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可以在一些情况下由外部存储器控制器105(与处理器120分离或包含于处理器120中)执行。
系统100的组件可以使用多个信道115与存储器装置110交换信息。在一些实例中,信道115可以使得能够在外部存储器控制器105与存储器装置110之间进行通信。每一信道115可以包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如,导体)。例如,信道115可以包含第一端子,所述第一端子包含外部存储器控制器105处的一或多个引脚或焊盘以及存储器装置110处的一或多个引脚或焊盘。引脚可以是系统100的装置的导电输入或输出点的实例,且引脚可经配置以充当信道的部分。在一些情况下,端子的引脚或焊盘可以是信道115的信号路径的部分。
额外信号路径可以与信道的端子耦合以在系统100的组件内路由信号。例如,存储器装置110可以包含将信号从信道115的端子路由到存储器装置110的各种组件(例如,装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如,在存储器装置110或其组件内部的信号路径,例如在存储器裸片160内部的信号路径)。
信道115(和相关联的信号路径和端子)可以专用于传达特定类型的信息。在一些情况下,信道115可以是聚合信道且因此可以包含多个单独的信道。例如,数据(DQ)信道190可以是x4(例如,包含四个信号路径)、x8(例如,包含八个信号路径)、x16(包含十六个信号路径)等。
在一些情况下,信道115可以包含一或多个命令和地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令,包含与命令相关联的控制信息(例如,地址信息)。例如,CA信道186可以包含具有所需数据的地址的读取命令。在一些情况下,CA信道186可以寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下,CA信道186可以包含八个或九个信号路径。
在一些情况下,信道115可以包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个公共时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105与存储器装置110的动作。在一些情况下,时钟信号可以是差分输出(例如,CK_t信号和CK_c信号),并且CK信道188的信号路径可相应地予以配置。在一些情况下,时钟信号可以是单端的。
在一些情况下,时钟信号可以是1.5GHz信号。CK信道188可以包含任何数量的信号路径。在一些情况下,时钟信号CK(例如,CK_t信号和CK_c信号)可以提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它全系统操作的时序参考。因此,时钟信号CK可以不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成,所述系统时钟可以包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。
在一些情况下,信道115可以包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。例如,数据信道190可以传达(例如,双向)要写入到存储器装置110的信息或从存储器装置110读取的信息。数据信道190可以传达使用各种不同调制方案(例如,NRZ、PAM4)调制的信号。
在一些情况下,信道115可以包含可以专用于其它目的的一或多个其它信道192。这些其它信道192可以包含任何数量的信号路径。
在一些情况下,其它信道192可以包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可以代表“写入”,但写入时钟信号WCK(例如,WCK_t信号和WCK_c信号)可以提供通常用于存储器装置110的存取操作的时序参考(例如,用于读取和写入操作两者的时序参考)。因此,写入时钟信号WCK也可以被称为数据时钟信号WCK。WCK信道可经配置以在外部存储器控制器105与存储器装置110之间传达公共数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105和存储器装置110的存取操作(例如,写入操作或读取操作)。在一些情况下,写入时钟信号可以是差分输出(例如,WCK_t信号和WCK_c信号),并且WCK信道的信号路径可以相应地予以配置。WCK信道可以包含任何数量的信号路径。数据时钟信号WCK可以由数据时钟生成,所述数据时钟可以包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。
在一些情况下,其它信道192可以可选地包含一或多个错误检测码(EDC)信道。EDC信道可经配置以传达错误检测信号,例如校验和,以提高系统可靠性。EDC信道可以包含任何数量的信号路径。在一些情况下,其它信道192可以可选地包含一或多个通用I/O信道(其也可以被称为边信道、边带信道)。在一些情况下,外部存储器控制器105(例如,主机装置)可以将命令传输到装置存储器控制器155,其中所述命令可以与一或多个数据迁移操作相关联。
信道115可以使用各种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可以包含总线、点对点连接、纵横开关、例如硅内插件的高密度内插件,或形成于有机衬底中的信道,或其某一组合。例如,在一些情况下,信号路径可以至少部分地包含高密度内插件,例如硅内插件或玻璃内插件。
可以使用各种不同的调制方案来调制在信道115上传达的信号。在一些情况下,可以使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可以是M进制调制方案的实例,其中M等于二。二进制符号调制方案的每一符号可经配置以表示一个位的数字数据(例如,符号可以表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于非归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如,PAM2)的脉冲幅度调制(PAM),等。
在一些情况下,可以使用多符号(或多级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可以是M进制调制方案的实例,其中M大于或等于三。多符号调制方案的每一符号可经配置以表示多于一个位的数字数据(例如,符号可以表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交幅度调制(QAM)、正交相移键控(QPSK)等。多符号信号或PAM4信号可以是使用包含用以对多于一个位的信息进行编码的至少三级的调制方案来调制的信号。多符号调制方案和符号可以替代地被称为非二进制、多位或更高阶调制方案和符号。
图2示出根据本公开的各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些情况下,存储器裸片200可以被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含一或多个可编程以存储不同逻辑状态的存储器单元205。每一存储器单元205可以可编程以存储两个或更多个状态。例如,存储器单元205可经配置以每次存储一个位的数字逻辑(例如,逻辑0和逻辑1)。在一些情况下,单个存储器单元205(例如,多级存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如,逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可以存储表示电容器中的可编程状态的电荷。如本文所使用,电荷是指存在于组件或导体中或其上的电荷的量,且不限于由单个质子或电子所携载的特定值。DRAM架构可以包含电容器(例如,电容器230),所述电容器包含电介质材料以存储表示可编程状态的电荷。在一些实例中,存储器单元205可以经由数字线215与感测组件245耦合。
可以通过激活或选择例如字线210和/或数字线215的存取线来对存储器单元205执行例如读取和写入的操作。在一些情况下,数字线215也可以被称为位线。对存取线、字线和数字线或其类似物的引用可以互换,但不影响理解或操作。激活或选择字线210或数字线215可以包含将电压施加到相应线。
存储器裸片200可以包含布置成网格状图案的存取线(例如,字线210和数字线215)。存储器单元205可以定位在字线210与数字线215的相交处。通过偏置字线210和数字线215(例如,将电压施加到字线210或数字线215),可以在其相交处存取单个存储器单元205。
可以通过行解码器220和列解码器225来控制对存储器单元205的存取。例如,行解码器220可以从本地存储器控制器260接收行地址且基于所接收的行地址来激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来激活数字线215。例如,存储器裸片200可以包含标记为WL_1到WL_M的多个字线210以及标记为DL_1到DL_N的多个数字线215,其中M和N取决于存储器阵列的大小。因此,通过激活字线210和数字线215,例如WL_1和DL_3,可以存取其相交处的存储器单元205。呈二维或三维配置的字线210和数字线215的相交可以被称为存储器单元205的地址。
存储器单元205可以包含逻辑存储组件,例如电容器230和单元开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可以与单元开关组件235耦合,且电容器230的第二节点可以与电压源240耦合。在一些情况下,电压源240可以是单元板参考电压,例如Vpl。在一些情况下,电压源240可以是与板线驱动器耦合的板线的实例。单元开关组件235可以是在两个组件之间选择性地建立或取消建立电子连通的晶体管或任何其它类型的开关装置的实例。
在一些情况下,一组存储器单元205可经配置以包含至少一个存储体集群,所述至少一个存储体集群可以包含存储器单元205的两个或更多个存储体。在一些情况下,所述一组存储体集群各自可以包含一组存储体和一组感测组件(例如,感测组件245)。在一些情况下,主机装置(例如,主机装置的存储器控制器通过存储器裸片200的本地存储器控制器260)可以在存取操作期间使用可符合DDR规范的接口(例如,LPDDR接口或DDR4接口)来存取存储体集群中的存储体。主机装置可经配置以例如根据DDR规范存取存储体集群中的单个存储体。在一些情况下,当主机装置通过使用DDR4接口传达命令而使得存取存储体集群中的存储体时,作为数据迁移操作的部分,控制器(例如,数据迁移控制器)可以使用另一接口(例如,数据端口接口)在缓冲器(例如,数据传送缓冲器)与存储体集群中的替代存储体之间传送数据(例如,读取数据、写入数据)。
在一些情况下,存储器裸片200可经配置以包含缓冲器(例如,如本文描述的数据传送缓冲器),所述缓冲器可经配置以与存储器裸片200的存储体集群耦合。在一些情况下,缓冲器可经配置以包含一组较小尺寸的缓冲器,且所述一组较小尺寸的缓冲器可以分布在包含存储器单元205的存储器阵列内。此类分布式缓冲器配置可以促进将所述组中的每一较小尺寸缓冲器定位在存储器阵列的可以与所述组中的较小尺寸缓冲器相关联的部分(例如,存储体集群)附近。在其它情况下,缓冲器可经配置以与存储器裸片200的存储器阵列共用,并且可以位于存储器裸片(例如,存储器裸片200)内。
选择或取消选择存储器单元205可以通过激活或去激活单元开关组件235来实现。电容器230可以使用单元开关组件235与数字线215电子连通。例如,当去激活单元开关组件235时,电容器230可以与数字线215隔离,且当激活单元开关组件235时,电容器230可以与数字线215耦合。在一些情况下,单元开关组件235是晶体管,且其操作可以通过将电压施加到晶体管栅极来控制,其中晶体管栅极与晶体管源极之间的电压差可以大于或小于晶体管的阈值电压。在一些情况下,单元开关组件235可以是p型晶体管或n型晶体管。字线210可以与单元开关组件235的栅极电子连通,且可以基于施加到字线210的电压而激活/去激活单元开关组件235。
字线210可以是与用于对存储器单元205执行存取操作的存储器单元205电子连通的导线。在一些架构中,字线210可以与存储器单元205的单元开关组件235的栅极电子连通,且可经配置以控制存储器单元的单元开关组件235。在一些架构中,字线210可以与存储器单元205的电容器的节点电子连通,且存储器单元205可不包含开关组件。
数字线215可以是将存储器单元205与感测组件245连接的导线。在一些架构中,存储器单元205可以在存取操作的部分期间选择性地与数字线215耦合。例如,字线210和存储器单元205的单元开关组件235可经配置以耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中,存储器单元205可以与数字线215进行(例如,持续的)电子连通。
感测组件245可经配置以检测存储在存储器单元205的电容器230上的电荷,且基于所存储电荷确定存储器单元205的逻辑状态。在一些情况下,由存储器单元205存储的电荷可能极小。因而,感测组件245可以包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可以在读取操作期间检测数字线215的电荷的小变化,且可以基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间,存储器单元205的电容器230可以输出信号(例如,释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。
感测组件245可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号250(例如,参考电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的所存储状态。例如,在二进制信令中,如果数字线215具有比参考信号250高的电压,则感测组件245可以确定存储器单元205的所存储状态为逻辑1,且如果数字线215具有比参考信号250低的电压,则感测组件245可以确定存储器单元205的所存储状态为逻辑0。感测组件245可以包含各种晶体管或放大器,以检测和放大信号中的差异。
可以通过列解码器225将检测到的存储器单元205的逻辑状态作为输出255输出。在一些情况下,感测组件245可以是另一组件(例如,列解码器225、行解码器220)的部分。在一些情况下,感测组件245可以与行解码器220或列解码器225电子连通。
本地存储器控制器260可以通过各种组件(例如,行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下,行解码器220、列解码器225和感测组件245中的一或多者可以与本地存储器控制器260处于相同位置。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据,将命令和/或数据转化成存储器裸片200可使用的信息,对存储器裸片200执行一或多个操作,且响应于执行一或多个操作将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。
本地存储器控制器260可以生成行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以生成并控制在存储器裸片200的操作期间使用的各种电压或电流。通常,可以调整或改变本文讨论的所施加电压或电流的幅度、形状或持续时间,对于操作存储器裸片200所讨论的各种操作,本文讨论的所施加电压或电流的幅度、形状或持续时间可以是不同的。
在一些情况下,本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如,编程操作)。在写入操作期间,存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下,可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别要在其上执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可以激活目标字线210和目标数字线215(例如,将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可以在写入操作期间将特定信号(例如,电压)施加到数字线215以在存储器单元205的电容器230中存储特定状态(例如,电荷),所述特定状态(例如,电荷)可以指示所需逻辑状态。
在一些情况下,本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如,感测操作)。在读取操作期间,可以确定存储在存储器裸片200的存储器单元205中的逻辑状态。在一些情况下,可以在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别要在其上执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如,目标存储器单元205的地址)。
本地存储器控制器260可以激活目标字线210和目标数字线215(例如,将电压施加到字线210或数字线215)以存取目标存储器单元205。目标存储器单元205可以响应于对存取线施加偏压而将信号传送到感测组件245。感测组件245可以放大信号。本地存储器控制器260可以触发感测组件245(例如,锁存感测组件),因由此将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较,感测组件245可以确定存储在存储器单元205上的逻辑状态。作为读取操作的部分,本地存储器控制器260可以将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)。
在一些存储器架构中,存取存储器单元205可能使存储在存储器单元205中的逻辑状态降级或毁坏。例如,在DRAM架构中执行的读取操作可以使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可以在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下,重写操作可以视为读取操作的部分。另外,激活单个存取线(例如,字线210)可能干扰与所述存取线电子连通的一些存储器单元中存储的状态。因此,可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
图3示出支持如本文描述的数据迁移动态随机存取存储器的实例图300。图300示出配置有至少两个接口(例如,如本文描述的DDR4接口和数据端口接口)的存储器装置(例如,DRAM)可以支持数据迁移操作(作为背景操作的部分)同时主机装置可致使存取存储器装置的部分(作为存取操作的部分)的方式。
图300可以包含本文中参考图1和2所描述的一或多个组件。例如,图300可以包含:存储器裸片305,其可以是如参考图1和图2所描述的存储器裸片160或存储器裸片200的实例;接口310(例如,如本文描述的数据端口接口),其可经配置以通过信道315与控制器通信;第二接口320(例如,如本文描述的DDR4接口),其可经配置以通过第二信道325与主机装置(例如,主机装置的存储器控制器)通信;以及一或多个存储体集群330。存储器裸片305可以包含解码器335;第一寄存器340;调度器345;以及第二寄存器350。图300描绘了存储器裸片305内的四(4)个存储体集群(例如,存储体集群330-a、330-b、330-c和330-d)以作为说明数据迁移动态随机存取存储器的各方面的实例,但本文的公开内容不限于这些实例。
存储器裸片305的接口310可经配置以作为数据迁移操作的部分与关联于较大存储器系统(例如,参考图1所描述的装置存储器控制器155)的控制器通信。在一些情况下,接口310可以包含:数据信道311,其经配置以在缓冲器333与控制器之间传输和接收数据;命令信道312,其经配置以从控制器接收存取命令;状态信道313(其也可以被称为响应信道),其经配置以向控制器传输响应;或数据总线或其任何组合。在一些情况下,数据信道可以是双向的,以有助于数据进出存储器裸片305(例如,使用数据信道311的存储器裸片305的缓冲器333)的传送。命令信道312(例如,从控制器接收命令)和状态信道313(例如,向控制器传输响应或状态更新)可以是单向的。
存储器裸片305的第二接口320可经配置以作为数据迁移操作或存取操作(例如,前景操作)的部分与主机装置(例如,主机装置的存储器控制器)传达命令(例如,使用命令信道322)或数据(例如,使用数据信道321)。在一些情况下,第二接口320可经配置以符合行业标准或规范(例如,DDR规范)。
存储器裸片305可以包含一组存储体集群330,例如,图3中所描绘的四(4)个存储体集群(例如,存储体集群330-a、330-b、330-c和330-d)。每一存储体集群330可以包含两个或更多个存储体331(例如,存储体331-a、存储体331-b)。存储体集群330可以包含一组感测组件332(例如,参考图2所描述的感测组件245),其可以与存储体集群330中的两个或更多个存储体的存储器单元耦合。
在一些情况下,一或多个缓冲器333可以与每一存储体集群330耦合。一或多个缓冲器333可以与存储体集群(例如存储体集群330)中的两个或更多个存储体(例如,存储体331-a、存储体331-b)耦合,使得可以在数据迁移操作期间在缓冲器333中的一者与存储体331中的一者之间传送数据或数据子集(例如,数据页)。缓冲器333可经配置以作为数据迁移操作的部分存储数据(例如,数据页),例如,在将数据存储在存储体集群中的存储体中之前存储从控制器(例如,数据迁移控制器)接收的数据,或在将数据传输到控制器(例如,数据迁移控制器)之前存储从存储体集群中的存储体读取的数据。存储器裸片305可以包含多组一或多个缓冲器333,每一组可经配置以与存储体集群耦合。多组一或多个缓冲器333可以分布在存储器裸片305内。
因此,在一些情况下,存储器裸片305可以包含具有第一存储体和第二存储体的存储体集群,其中所述存储体集群可以与可经配置以作为数据迁移操作的部分存储数据的缓冲器耦合。另外,存储器裸片305可以包含:第二存储体集群,其包含第三存储体和第四存储体;以及第二缓冲器,其与第二存储体集群耦合,且经配置以在第二数据迁移操作期间存储与第三存储体或第四存储体中的至少一者相关联的数据。
在一些情况下,存储体集群中的第一存储体(例如,存储体集群330中的存储体331-a)可经配置以在存取周期期间由存储器控制器(例如,外部存储器控制器105)使用第二接口320(例如,使用第二接口320的数据信道321)存取(作为存取操作的部分)。另外,第二存储体(例如,存储体集群330中的存储体331-b、存储体集群330中的替代存储体)可经配置以在存取周期期间在存储器控制器存取第一存储体(例如,存储体集群330中的存储体331-a)的同时作为数据迁移操作的部分与缓冲器(例如,与存储体集群330耦合的缓冲器333)传送数据。
缓冲器333可以与接口310(例如,如本文描述的数据端口接口)耦合,且经配置以在数据迁移操作期间通过接口310与控制器(例如数据迁移控制器)传达数据。在一些情况下,缓冲器(例如,缓冲器333)可经配置以传输缓冲器存储要写入到存储体集群中的存储体中或从缓冲器333读取的数据的指示。在一些情况下,此类指示可以对应于缓冲器333的有效状态,例如可用于写入到存储体集群中的存储体中或从缓冲器333读取以写入到不同存储体(例如,3D XPointTM存储器装置的存储体)中的数据。在其它情况下,缓冲器(例如,缓冲器333)可经配置以传输缓冲器可用于在完成数据迁移操作之后执行另一数据迁移操作的指示。在一些情况下,此类指示可以对应于缓冲器333的无效状态,例如,缓冲器333中没有有效数据或缓冲器333中的旧数据可能被覆盖。
在一些情况下,缓冲器333可以与接口310(例如,如本文描述的数据端口接口)耦合,且经配置以作为数据迁移操作的部分通过接口310(例如,使用接口310的命令信道312)从控制器(例如,数据迁移控制器)接收存取命令。此外,缓冲器可经配置以通过接口310(例如,使用状态信道313)向控制器传输从存储器控制器接收到的存取命令的指示或与数据迁移操作相关联的状态的更新。
存储器裸片305可以使用第二接口320的命令信道322从存储器控制器(例如,主机装置的存储器控制器、外部存储器控制器105)接收命令。存储器裸片305的解码器335可经配置以对命令进行解码。在一些情况下,命令可以包含在数据迁移操作期间指向存储体集群(例如,存储体集群330-a、330-b、330-c和330-d)的存取命令(例如,背景操作)。与数据迁移操作(例如,逐出操作、提交操作)相关联的存取命令可以传输到可以与调度器345耦合的第一寄存器340。调度器345可以使用接口310的状态信道313向控制器(例如,数据迁移控制器)传输已从存储器控制器(例如,主机装置的存储器控制器、外部存储器控制器105)接收到存取命令的指示。在其它情况下,来自存储器控制器的命令可以包含与可作为服务于主机装置的请求的部分而执行的一些DRAM操作相关联的命令(例如,对存储体集群中的存储体进行寻址的读取/写入命令)。解码器335还可以将这些命令(例如,DRAM命令)路由到存储体集群。
第一寄存器340(其也可以被称为队列寄存器)可经配置以跟踪一或多个数据迁移操作(例如,当来自主机装置的存储器控制器的一或多个命令包含与一或多个数据迁移操作相关联的存取命令时)。第一寄存器340(例如,队列寄存器)可以与调度器(例如,调度器345)耦合,所述调度器与接口(例如,接口310)耦合,所述接口与控制器(例如,数据迁移控制器)耦合。
调度器345(其也可以被称为响应调度器或状态更新调度器)可经配置以使用接口310的状态信道313从缓冲器接收响应和/或将响应从缓冲器333传输到控制器(例如,数据迁移控制器),例如当缓冲器333基于接收到与来自控制器的逐出操作相关联的命令而存储来自存储体集群中的存储体的数据时,或当缓冲器333基于接收到与来自控制器的提交操作相关联的命令而将数据存储在存储体集群中的存储体中时。调度器345可以使用接口310的状态信道313向控制器(例如,数据迁移控制器)传输已从存储器控制器(例如,主机装置的存储器控制器、外部存储器控制器105)接收到存取命令的指示。
第二寄存器350(其也可以被称为状态寄存器)可经配置以指示与数据迁移操作相关联的状态。在一些情况下,状态可以指示特定数据迁移操作的完成。在其它情况下,状态可以与缓冲器333的有效状态或缓冲器333的无效状态相关联。
在一些情况下,设备可以包含:接口(例如,如本文描述的数据端口接口),其经配置以作为数据迁移操作的部分与控制器(例如,数据迁移控制器)通信;缓冲器(例如,数据传送缓冲器),其与接口耦合且经配置以作为数据迁移操作的部分存储数据;以及存储体集群,其包含第一存储体和第二存储体且与缓冲器耦合。第一存储体可经配置以在存取周期期间作为存取操作的部分由存储器控制器(例如,主机装置的存储器控制器)存取,且第二存储体可经配置以在存取周期期间在第一存储体由存储器控制器存取的同时作为数据迁移操作的部分与缓冲器传送数据。
图4示出支持如本文描述的数据迁移动态随机存取存储器的实例图400。图400示出可以执行本文描述的功能的组件的布置的另一实例。图400示出其中一公共缓冲器与多个存储体集群耦合,而不是每一存储体集群与参考图3的一些部分描述的专用缓冲器相关联的实例。
图400可以包含参考图3描述的各种组件。对参考图3描述的这些组件的描述在此并入与图400和图4相关的描述中。例如,图400可以包含:存储器裸片405,其可以是如参考图3所描述的存储器裸片305的实例;接口410(例如,如本文描述的数据端口接口),其可经配置以通过信道415与控制器通信;第二接口420(例如,如本文描述的DDR4接口),其可经配置以通过第二信道425与主机装置(例如,主机装置的存储器控制器)通信;以及一或多个存储体集群430。存储器裸片405还可以包含缓冲器460、第一多路复用器470和第二多路复用器475。图400描绘了存储器裸片405内的四(4)个存储体集群来作为说明数据迁移动态随机存取存储器的各方面的实例,但本文中的公开内容不限于这些实例。在一些实例中,存储器裸片405可以包含两个存储体集群、三个存储体集群、四个存储体集群、五个存储体集群、六个存储体集群、七个存储体集群、八个存储体集群或任何数量的存储体集群。存储器裸片405还可以包含参考图3描述但未在图4中描绘的其它组件,例如解码器335;第一寄存器340;调度器345;以及第二寄存器350。
存储器裸片405可以包含一组存储体集群(例如,存储体集群430-a、430-b、430-c和430-d)。所述组中的每一存储体集群(例如,存储体集群430)可以包含一组存储体(例如,存储体431-a、存储体431-b)和一组感测组件(例如,感测组件432-a、感测组件432-b)。
缓冲器460可以与所述一组存储体集群和接口410耦合,所述接口可经配置以作为一或多个数据迁移操作的部分与控制器(例如,数据迁移控制器)通信。缓冲器460可经配置以作为一或多个数据迁移操作的部分存储与所述一组存储体相关联的数据,所述一或多个数据迁移操作各自包含在第一存储体集群中的第二存储体(例如,存储体集群430中的存储体431-b)可由存储器控制器(例如,主机装置的存储器控制器)存取时在缓冲器460与第一存储体集群中的第一存储体(例如,存储体集群430中的存储体431-a)之间传送数据。缓冲器460可以被视为与存储器裸片405中的所述一组存储体集群相关联的公共缓冲器,且可经配置以使用接口410的数据信道411与控制器(例如,数据迁移控制器)传达数据。
在一些情况下,缓冲器460可经配置以在一或多个数据迁移操作中的一者的至少一部分期间存储数据的第一量(例如,数据页的子集),其中数据的第一量可小于在一或多个数据迁移操作期间所迁移的数据的总量(例如,数据页)。此外,缓冲器460还可经配置以使用接口410的命令信道412接收与一或多个数据迁移操作相关联的命令,或使用接口410的状态信道413(例如,使用参考图3所描述的调度器345)将响应或状态更新传输到控制器。
第一多路复用器470可经配置以使所述一组存储体集群与第二接口420耦合,所述第二接口可经配置以与存储器控制器(例如,主机装置的存储器控制器)传达命令(例如,使用第二接口420的命令信道422)或数据(例如,使用第二接口420的数据信道421)。在一些情况下,命令或数据可以包含用于识别第一多路复用器470中的至少一个多路复用器的指示。第一多路复用器470-a可以识别所述组中的特定感测组件,所述特定感测组件可以与在存取操作期间作为前景操作的部分存取所述一组存储体集群(例如,存储体集群430-a)中的特定存储体的命令相关联。
第二多路复用器475可经配置以使所述一组存储体集群与缓冲器460耦合。第二多路复用器475-b可以识别所述组中的特定感测组件,所述特定感测组件可以与关联于指向所述一组存储体集群(例如,存储体集群430-b)中的特定存储体的一或多个数据迁移操作的命令相关联。在一些情况下,存储器裸片405可以不包含第一多路复用器470或第二多路复用器475。
在一些情况下,设备可以包含接口(例如,接口410、数据端口接口),其经配置以作为一或多个数据迁移操作的部分与控制器(例如,数据迁移控制器)通信。所述设备还可以包含一组存储体集群(例如,存储体集群430-a、430-b、430-c和430-d),其各自包含一组存储体和一组感测组件。在一些情况下,所述设备可以包含与所述一组存储体集群和接口耦合的缓冲器460,其中缓冲器460可经配置以作为一或多个数据迁移操作的部分存储与所述一组存储体相关联的数据。数据迁移操作中的每一者可以包含在第一存储体集群中的第二存储体(例如,存储体集群430中的存储体431-b)可由存储器控制器(例如,主机装置的存储器控制器)存取时在缓冲器460与第一存储体集群中的第一存储体(例如,存储体集群430中的存储体431-a)之间传送数据。
将参考图5描述如本文描述的数据迁移动态随机存取存储器的进一步细节。
图5示出支持如本文描述的数据迁移动态随机存取存储器的实例图500。在一些情况下,控制器(例如,如本文描述的数据迁移控制器、参考图1描述的装置存储器控制器155等)可以执行或管理图500中描绘的数据迁移操作的各个方面。图500可以示出支持如本文描述的数据迁移动态随机存取存储器的存储器系统的实例操作特征。
图500示出:存储器控制器510(例如,主机装置的存储器控制器),其可以是参考图1所描述的外部存储器控制器105的实例;存储器裸片515,其可以是参考图1到4所描述的存储器裸片160、存储器裸片200、存储器裸片305或存储器裸片405的实例;存储体集群520,其可以是参考图3和图4所描述的存储体集群330或存储体集群430的实例;第一存储体521-a和第二存储体521-b,其可以是参考图3和图4所描述的存储体331或存储体431的实例;缓冲器525,其可以是参考图3和图4所描述的缓冲器333或缓冲器460的实例;控制器530,其可以是参考图1所描述的装置存储器控制器155的实例;以及第二存储器裸片540,其可以是参考图1所描述的存储器裸片160或存储器装置110的实例。在一些情况下,存储器裸片515可以包含实施易失性存储器技术的存储器单元,且第二存储器裸片540可以包含实施非易失性存储器技术的存储器单元。
操作545可以包含:控制器530接收作为数据迁移操作的部分在存储体集群520中的第一存储体521-a与不同存储体(例如,第二存储器裸片540中的存储体)之间传送数据的命令。在一些情况下,当存储器裸片515不包含主机装置所请求(例如,在读取操作期间)的数据,或存储器裸片515包含的空间量不足以存储主机装置想要存储在存储器裸片515中的数据时,存储器控制器510(例如,主机装置的存储器控制器)可以发起数据迁移操作。
在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)可以使用第二接口320的命令信道322接收命令。在一些情况下,存储器裸片515的解码器335可以在数据迁移操作期间解码命令并识别指向存储体集群520的存取命令。随后,可将与数据迁移操作(例如逐出操作、提交操作)相关联的存取命令传输到可以与调度器345耦合的第一寄存器340(例如,队列寄存器)。调度器345可以使用接口310的状态信道313向控制器530传输已从存储器控制器510接收到存取命令的指示。在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)可以使用存储器裸片515的第一接口(例如,接口310)将命令的至少一部分传输到控制器530。
操作560-a可以包含:控制器530响应于从存储器控制器510接收到存取命令的指示而使用第一接口(例如,接口310)将命令传输到存储器裸片515(例如,存储器裸片515的本地控制器)。在一些情况下,控制器530可以使用接口310的命令信道312传输命令,所述接口可以与存储器裸片515的缓冲器525耦合。
在一些情况下,命令可以与使数据存储在存储体集群520中的操作相关联,其中作为操作565-a的部分,所述数据可能已从第二存储器裸片540读取出来。在一些情况下,此类命令可以被称为提交命令或与提交操作相关联。在此类情况下,操作560-a还可以包含控制器530将数据传输到缓冲器525,使得缓冲器525可以存储要写入到存储体集群520中的存储体(例如第一存储体521-a)的数据。控制器530可以使用接口310的数据信道311将数据传输到缓冲器525。
在此类情况下,操作560-b可以包含缓冲器525将指示传输回控制器530,其中所述指示可以指示缓冲器525包含从控制器530接收到的数据或经配置以将数据传送到存储体集群520中的第一存储体521-a,或这两者。缓冲器525可以使用接口310的状态信道313来传输此类指示。在一些情况下,调度器345可以使用接口310的状态信道313来传输此类指示。所述指示可以与缓冲器525的有效状态相关联,所述有效状态指示数据已存储在缓冲器525且缓冲器525已准备好将数据传送到存储体集群520中的存储体(例如,第一存储体521-a)。
随后,控制器530可以确定存储器控制器510(例如,主机装置的存储器控制器)使用存储器裸片515的第二接口320在存取周期(例如,作为前景操作的部分)期间作为操作550的部分对存储体集群520中的第二存储体521-b进行寻址。当存储器控制器510在存取周期期间对存储体集群520中的第二存储体521-b进行寻址时,控制器530可以同时将来自缓冲器525的数据存储在存储体集群520中的第一存储体521-a中(例如,作为背景操作的部分)。
操作555-a可以包含:基于确定存储器控制器510对第二存储体521-b进行寻址,控制器530在存取周期期间作为数据迁移操作的部分且基于作为操作545的部分接收到的命令而在第一存储体521-a与缓冲器525之间传送数据(例如,将数据写入到第一存储体中)。换句话说,缓冲器525可以在操作555-a期间机会性地将数据存储在第一存储体521-a中,使得可以在存储器控制器510执行存取操作时执行数据迁移操作,不会因数据迁移操作而对系统性能产生显著影响,例如,数据迁移操作可以对主机装置隐藏。
在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)可以基于执行操作(例如,将数据写入到存储体集群520中,其中已从第二存储器裸片540读取数据)以及从存储器控制器510接收到轮询命令而将数据迁移命令的状态传输到存储器控制器510。在一些情况下,存储器控制器510可经配置以传输轮询命令,所述轮询命令请求与存储器控制器510已传输的命令(例如,与提交操作相关联的数据迁移命令)相关联的状态更新。
在其它情况下,所述命令可以与致使从存储体集群520读取数据以使得可以将数据传送到第二存储器裸片540的操作相关联。在一些情况下,此类命令可以被称为逐出命令或与逐出操作相关联。
在此类情况下,操作560-b可以包含缓冲器525将指示传输回控制器530,其中所述指示指示缓冲器525可用于存储要从存储体集群中的存储体(例如,第一存储体521-a)读取的数据。缓冲器525可以使用接口310的状态信道313来传输此类指示。在一些情况下,调度器345可以使用接口310的状态信道313来传输此类指示。所述指示可以与缓冲器525的有效状态相关联,所述有效状态指示缓冲器525可用于存储要从存储体集群520中的存储体(例如,第一存储体521-a)读取的数据。
随后,控制器530可以确定存储器控制器510(例如,主机装置的存储器控制器)使用存储器裸片515的第二接口320在存取周期(例如,作为前景操作的部分)期间作为操作550的部分对存储体集群520中的第二存储体521-b进行寻址。当存储器控制器510在存取周期期间对存储体集群520中的第二存储体521-b进行寻址时,控制器530可以同时存取存储体集群520中的第一存储体521-a以将一些数据从第一存储体521-a读取到缓冲器525(例如,作为背景操作的部分)。
操作555-b可以包含:基于确定存储器控制器510对第二存储体521-b进行寻址,控制器530在存取周期期间且基于作为操作545的部分接收的命令而作为数据迁移操作的部分在第一存储体521-a与缓冲器525之间传送数据(例如,从第一存储体读取数据)。换句话说,缓冲器525可以在操作555-b期间机会性地从第一存储体521-a读取数据且将数据存储在缓冲器525中,使得可以在存储器控制器510执行存取操作时执行数据迁移操作,不会因数据迁移操作而对系统性能产生任何影响,例如,数据迁移操作可以对主机装置隐藏。
操作560-b可以包含缓冲器525传输缓冲器525包含从第一存储体读取的数据或准备好将数据传送到控制器530或这两者的指示。作为操作560-b的部分,控制器530可以将数据从缓冲器525传送出去。此外,作为操作565-b的部分,控制器530可以将数据传送到第二存储器裸片540以将数据保存在其中。
在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)可以基于执行操作(例如,从存储体集群520读取数据并将数据传送到控制器530)以及从存储器控制器510接收到轮询命令而将数据迁移命令的状态传输到存储器控制器510。在一些情况下,存储器控制器510可经配置以传输轮询命令,所述轮询命令请求与存储器控制器510已传输的命令(例如,与逐出操作相关联的数据迁移命令)相关联的状态更新。
在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)、控制器530或控制器530结合存储器裸片515可以传输存储体集群520中的第一存储体521-a与缓冲器525之间的数据传送完成的指示。在一些情况下,此类指示可以使用接口的信道(例如,接口310的状态信道313)传输,其中所述信道可经配置以传输数据已存储在缓冲器中的指示。在一些情况下,所述指示可以指示,作为数据迁移操作的部分(例如,提交操作),数据从缓冲器525传送且存储在存储体集群520中的第一存储体521-a中。在其它情况下,所述指示可以指示,作为数据迁移操作的部分(例如,逐出操作),数据从存储体集群520中的第一存储体521-a传送到缓冲器525。
在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)、控制器530或控制器530结合存储器裸片515可以基于从存储器控制器510接收到命令而作为数据迁移操作的部分识别与存储体集群耦合的缓冲器,其中在存储体集群中的第一存储体与缓冲器之间传送数据是基于识别缓冲器。在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)、控制器530或控制器530结合存储器裸片515可以基于接收到来自存储器控制器510的传送数据的命令而识别存储体集群中的第一存储体的地址(其中在存储体集群中的第一存储体与缓冲器之间传送数据是基于识别存储体集群中的第一存储体的地址),且基于识别第一存储体的地址而存取存储体集群中的第一存储体。
在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)、控制器530或控制器530结合存储器裸片515可以基于确定存储器控制器510(例如,主机装置)对存储体集群中的第二存储体进行寻址而激活存储体集群中的第一存储体的子集,其中在对存储体集群中的第二存储体进行寻址时激活第二存储体的子集,且其中在存储体集群中的第一存储体与缓冲器之间传送数据是基于激活第一存储体的子集。在一些情况下,存储器裸片515(例如,存储器裸片515的本地控制器)、控制器530或控制器530结合存储器裸片515可以基于确定主机装置对存储体集群中的第二存储体进行寻址而针对存储体集群中的第一存储体的子集发布第一列命令,其中在对存储体集群中的第二存储体进行寻址时针对第二存储体的子集发布第二列命令,且其中在存储体集群中的第一存储体与缓冲器之间传送数据是基于发布第一列命令。
在一些情况下,存储器控制器510(例如,主机装置)可以作为操作570的部分将命令直接传输到控制器530,而不使用接口310或存储器裸片515的第二接口320。命令可以与作为数据迁移操作的部分而在存储体集群520中的第一存储体521-a与不同存储体(例如,第二存储器裸片540中的存储体)之间传送数据相关联。在一些情况下,可以使用经配置以为存储器控制器510(例如,主机装置)提供可选信道的信道来执行操作570。在一些实例中,信道可以被称为边信道或边带信道。在一些情况下,信道可以包含通用输入输出(GPIO)信道或标准信道或定制接口或其组合。在一些实例中,信道可以包含参考图1所描述的其它信道192的各方面。
在一些情况下,作为前景操作的部分,存储器控制器510(例如,主机装置的存储器控制器)可以使用第二接口(例如,DDR4接口、DDR5接口、第二接口320)与存储器裸片515通信以执行各种存取操作(例如,读取操作、写入操作)。另外,存储器控制器510可以确定传输与数据迁移操作相关联的命令。在一些情况下,当存储器裸片515(例如,包含DRAM单元的存储器裸片160-a)缺乏主机装置所请求(例如,在读取操作期间)的数据,或包含的空间不足以存储主机装置想要保存(例如,在写入操作期间)的数据时,存储器控制器510可以传输此类命令。存储器控制器510可以使用存储器裸片515或使用经配置以为存储器控制器510提供可选信道的信道来将命令传输到控制器530(例如,数据迁移控制器)。当存储器控制器510使用存储器裸片515传输命令时,存储器控制器510可以使用第二接口(例如,DDR4接口、DDR5接口、第二接口320)和第一接口(例如,数据端口接口、接口310)。
控制器530(例如,数据迁移控制器)可以作为数据迁移操作的部分执行在存储器裸片515的缓冲器525与存储器裸片515的存储体集群520之间传送数据的命令,使得存储器裸片515可以包含存储器控制器510所请求的数据或足以存储存储器控制器510想要保存的数据的空间。换句话说,存储器控制器510可以发起可由控制器530利用两个接口,即第一接口(例如,数据迁移端口、接口310)和第二接口(例如,DDR4接口、DDR5接口、第二接口320),作为背景操作的部分而执行的一或多个数据迁移操作。
图6示出支持如本文描述的数据迁移动态随机存取存储器的装置605的实例框图600。装置605可以是控制器(例如,参考图1和2所描述的装置存储器控制器155、本地存储器控制器165、本地存储器控制器260)的各方面的实例。装置605可以包含通信组件610、传输组件615、接收组件620以及传送组件625。这些组件中的每一者可以彼此直接或间接地通信(例如,经由一或多个总线)。
通信组件610可以使用第二接口从主机装置接收数据迁移命令。在一些情况下,通信组件610可以基于执行操作和从主机装置接收轮询命令而将数据迁移命令的状态传输到主机装置。
传输组件615可以使用接口将数据迁移命令的至少一部分传输到控制器。
接收组件620可以基于传输数据迁移命令的至少部分而从控制器接收命令。
传输组件625可以执行在从控制器接收到的命令中所指示的操作。
在一些情况下,数据迁移命令的部分可以包含控制器存取第二存储器装置的逐出命令。在一些情况下,操作可以包含从第二存储器装置读取数据。在一些情况下,数据迁移命令的状态可以包含第二存储器装置的状态寄存器的输出,所述状态寄存器经配置以指示与逐出命令相关联的状态。在一些情况下,数据迁移命令的部分可以包含控制器存取第二存储器装置的提交命令。在一些情况下,操作可以包含将数据存储到第二存储器装置。在一些情况下,数据迁移命令的状态可以包含第二存储器装置的状态寄存器的输出,所述状态寄存器经配置以指示与提交命令相关联的状态。
图7示出的流程图示出支持如本文描述的数据迁移动态随机存取存储器的方法700。方法700的操作可以通过参考图3到6所描述的控制器或其组件实施。例如,方法700的操作可以由控制器(例如,参考图1和2所描述的装置存储器控制器155、本地存储器控制器165、本地存储器控制器260)执行。在一些实例中,控制器可以执行一组指令以控制存储器阵列的功能元件执行本文描述的功能。另外或替代地,控制器可以使用专用硬件来执行本文描述的功能的各方面。
在705,控制器可以使用第二接口从主机装置接收数据迁移命令。在一些实例中,705的操作的各方面可以由参考图6所描述的通信组件610执行。
在710,控制器可以使用接口将数据迁移命令的至少一部分传输到控制器。在一些实例中,710的操作的各方面可以由参考图6所描述的传输组件615执行。
在715,控制器可以基于传输数据迁移命令的至少所述部分而从控制器接收命令。在一些实例中,715的操作的各方面可以由参考图6所描述的接收组件620执行。
在720,控制器可以执行从控制器接收到的命令中所指示的操作。在一些实例中,720的操作的各方面可以由参考图6所描述的传送组件625执行。
在725,控制器可以基于执行操作和从主机装置接收轮询命令而将数据迁移命令的状态传输到主机装置。在一些实例中,725的操作的各方面可以由参考图6所描述的通信组件610执行。
描述一种用于执行一或多个方法(例如,方法700)的设备。所述设备可以包含:用于使用第二接口从主机装置接收数据迁移命令的装置;用于使用接口将数据迁移命令的至少一部分传输到控制器的装置;用于基于传输数据迁移命令的至少所述部分而从控制器接收命令的装置;用于执行从控制器接收到的命令中所指示的操作的装置;以及用于基于执行操作和从主机装置接收轮询命令而将数据迁移命令的状态传输到主机装置的装置。
描述用于执行一或多个方法(例如,方法700)的另一设备。所述设备可以包含存储器阵列和与所述存储器阵列电子连通的控制器,其中所述控制器可用来使用第二接口从主机装置接收数据迁移命令,使用接口将数据迁移命令的至少一部分传输到控制器,基于传输数据迁移命令的至少所述部分而从控制器接收命令,执行从控制器接收到的命令中所指示的操作,并且基于执行操作和从主机装置接收轮询命令,将数据迁移命令的状态传输到主机装置。
在本文描述的方法700和设备的一些实例中,数据迁移命令的部分包含控制器存取第二存储器装置的逐出命令,操作包含从第二存储器装置读取数据,并且数据迁移命令的状态包含第二存储器装置的状态寄存器的输出,所述状态寄存器经配置以指示与逐出命令相关联的状态。在本文描述的方法700和设备的一些实例中,数据迁移命令的部分包含控制器存取第二存储器装置的提交命令,操作包含将数据存储到第二存储器装置,并且数据迁移命令的状态包含第二存储器装置的状态寄存器的输出,所述状态寄存器经配置以指示与提交命令相关联的状态。
描述一种设备。所述设备可以包含:接口,其经配置以作为数据迁移操作的部分与控制器通信;缓冲器,其与所述接口耦合且经配置以作为所述数据迁移操作的部分存储数据;以及存储体集群,其包含第一存储体和第二存储体且与所述缓冲器耦合,所述第一存储体经配置以在存取周期期间作为存取操作的部分由存储器控制器存取,所述第二存储体经配置以在所述存取周期期间在所述第一存储体由所述存储器控制器存取的同时作为所述数据迁移操作的部分与所述缓冲器传送数据。
所述设备的一些实例可以包含第二接口,其与所述存储体集群耦合,且经配置以作为所述数据迁移操作的部分与所述存储器控制器传达命令或数据。
所述设备的一些实例可以包含:第二存储体集群,其包含第三存储体和第四存储体;以及第二缓冲器,其与所述第二存储体集群耦合,且经配置以在第二数据迁移操作期间存储与所述第三存储体或所述第四存储体中的至少一者相关联的数据。
在一些实例中,所述缓冲器可进一步经配置以在所述数据迁移操作期间通过所述接口与所述控制器传达数据。
在一些实例中,所述缓冲器可经配置以传输所述缓冲器存储要被写入所述存储体集群中的存储体或要从所述缓冲器读取的数据的指示。
在一些实例中,所述缓冲器可经配置以在完成所述数据迁移操作之后传输所述缓冲器可以可用于执行另一数据迁移操作的指示。
在一些实例中,所述缓冲器可经配置以作为所述数据迁移操作的部分通过所述接口从所述控制器接收存取命令。
在一些实例中,所述缓冲器可经配置以通过所述接口向所述控制器传输从所述存储器控制器接收到的存取命令的指示或可以与所述数据迁移操作相关联的状态的更新。
在一些实例中,所述接口包含:数据信道,其经配置以在所述缓冲器与所述控制器之间传输和接收数据;命令信道,其经配置以从所述控制器接收存取命令;响应信道,其经配置以向所述控制器传输响应;或数据总线或其任何组合。
所述设备的一些实例可以包含解码器,其经配置以对来自所述存储器控制器的命令进行解码,所述命令包含在所述数据迁移操作期间指向所述存储体集群的存取命令。
所述设备的一些实例可以包含寄存器,其经配置以跟踪一或多个数据迁移操作,所述寄存器与调度器耦合,所述调度器可以与接口耦合。
所述设备的一些实例可以包含调度器,其经配置以将响应从所述缓冲器传输到所述控制器,或将从所述存储器控制器接收到的存取命令的指示传输到所述控制器,或这两者。
所述设备的一些实例可以包含寄存器,其经配置以指示与所述数据迁移操作相关联的状态。
在一些实例中,所述存储体集群包含一组存储体,并且所述一组存储体中的单个存储体可经配置以在所述存取周期期间作为所述存取操作的部分由所述存储器控制器存取。
所述设备的一些实例可以包含信道,其经配置以将与所述数据迁移操作相关联的命令从所述存储器控制器中继到所述设备的所述控制器。
描述一种设备。所述设备可以包含:接口,其经配置以作为一或多个数据迁移操作的部分与控制器通信;一组存储体集群,其各自包含一组存储体和一组感测组件;以及缓冲器,其与所述一组存储体集群和所述接口耦合,且经配置以作为所述一或多个数据迁移操作的部分存储与所述一组存储体相关联的数据,所述一或多个数据迁移操作各自包含在第一存储体集群中的第二存储体由存储器控制器存取时在所述缓冲器与所述第一存储体集群中的第一存储体之间传送数据。
所述设备的一些实例可以包含:第一多路复用器,其将所述一组存储体集群与第二接口耦合,所述第二接口可经配置以与所述存储器控制器传达命令或数据;以及第二多路复用器,其将所述一组存储体集群与所述缓冲器耦合。
在一些实例中,所述缓冲器可经配置以在所述一或多个数据迁移操作中的一者的至少一部分期间存储数据的第一量,所述数据的第一量小于在所述一或多个数据迁移操作期间所迁移的数据的总量。
描述一种设备。所述设备可以包含:控制器;第一存储器装置,其包含第一类型的存储器单元且与所述控制器耦合;第二存储器装置,其包含存储体集群、与所述存储体集群耦合且经配置以存储与所述存储体集群相关联的数据的一或多个缓冲器、与所述一或多个缓冲器耦合且经配置以与所述控制器通信的接口、与所述存储体集群耦合且经配置以与主机装置通信的第二接口;本地控制器,其与所述存储体集群、所述一或多个缓冲器、所述接口和所述第二接口耦合,所述本地控制器可操作以使用所述第二接口从所述主机装置接收数据迁移命令,使用所述接口将所述数据迁移命令的至少一部分传输到所述控制器,基于传输所述数据迁移命令的至少所述部分而从所述控制器接收命令,执行从所述控制器接收到的所述命令中所指示的操作,并且基于执行所述操作和从所述主机装置接收轮询命令,将所述数据迁移命令的状态传输到所述主机装置。
在一些实例中,所述数据迁移命令的所述部分包含:所述控制器存取所述第二存储器装置的逐出命令,所述操作包含从所述第二存储器装置读取数据,并且所述数据迁移命令的所述状态包含所述第二存储器装置的状态寄存器的输出,所述状态寄存器经配置以指示与所述逐出命令相关联的状态。
在一些实例中,所述数据迁移命令的所述部分包含所述控制器存取所述第二存储器装置的提交命令,所述操作包含将数据存储到所述第二存储器装置,并且所述数据迁移命令的所述状态包含所述第二存储器装置的状态寄存器的输出,所述状态寄存器经配置以指示与所述提交命令相关联的状态。
应注意,本文中所描述的方法描述可能的实施方案,且操作和步骤可以重新布置或以其它方式加以修改,且其它实施方案是可能的。此外,可以组合方法中的两个或更多个的各方面。
本文描述的信息和信号可以使用多种不同技术和技艺中的任何一种来表示。例如,可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。一些图式可能将信号示为单个信号;然而,所属领域的一般技术人员将理解,所述信号可以表示信号总线,其中总线可以具有各种位宽度。
如本文中所使用,术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与接地耦合的电路节点。因此,虚拟接地的电压可能会暂时波动并返回到大约0V。可以使用例如由运算放大器和电阻器构成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0V。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径,则组件被视为彼此电子连通(或彼此导电接触,或彼此连接,或彼此耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子连通(或彼此导电接触,或彼此连接,或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或所连接组件之间的导电路径可以是可以包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些情况下,例如,可以使用例如开关或晶体管等一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件,在开路关系中,信号当前无法通过导电路径在组件之间传达,在闭路关系中,信号能够通过导电路径在组件之间传达。当例如控制器的组件将其它组件耦合在一起时,组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路,则它们彼此隔离。例如,由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器隔离两个组件时,控制器实现以下改变:阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中使用的术语“层”是指几何结构的分层或薄片。每一层可以具有三个维度(例如,高度、宽度和深度),并且可以覆盖表面的至少一部分。例如,层可以是三维结构,其中两个维度大于第三维度,例如薄膜。层可以包含不同元件、组件和/或材料。在一些情况下,一层可以由两个或更多个子层构成。在一些附图中,出于说明的目的而描绘三维层中的两个维度。然而,所属领域的技术人员将认识到,层在本质上为三维的。
如本文所使用,术语“基本上”是指经修饰特征(例如由术语基本上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
本文讨论的包含存储器阵列的装置可以形成于半导体衬底上,例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下,衬底是半导体晶片。在其它状况下,衬底可以是绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文讨论的开关组件或晶体管可以表示场效应晶体管(FET),并且包含具有源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的,并且可以包含重掺杂的例如简并的半导体区。源极和漏极可以被轻掺杂的半导体区或沟道分开。如果沟道是n型(即,多数载流子是电子),则FET可以被称为n型FET。如果沟道是p型(即,多数载流子是空穴),则FET可以被称为p型FET。沟道可以由绝缘栅极氧化物封端。可以通过向栅极施加电压来控制沟道导电性。例如,分别向n型FET或p型FET施加正电压或负电压可以使得沟道导通。当向晶体管栅极施加大于或等于晶体管的阈值电压的电压时,晶体管可以“接通”或“激活”。当向晶体管栅极施加小于晶体管的阈值电压的电压时,晶体管可以“断开”或“去激活”。
本文结合附图阐述的描述内容描述了实例配置,且并不表示可以实施的或在权利要求书的范围内的所有实例。本文所用的术语“示例性”意指“充当实例、例子或说明”,而不是“优选”或“优于其它实例”。详细描述包含具体细节,以提供对所描述技术的理解。然而,可以在没有这些具体细节的情况下实践这些技术。在一些例子中,以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。
在附图中,类似组件或特征可以具有相同参考标记。此外,可以通过在参考标记后跟着短划线和区分类似组件的第二标记来区分相同类型的各种组件。若在说明书中仅使用第一附图标记,则描述适用于具有相同第一附图标记而与第二附图标记无关的类似组件中的任一者。
本文描述的信息和信号可以使用多种不同技术和技艺中的任何一种来表示。例如,可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。
结合本文的公开内容描述的各种说明性块和模块可以使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器,但在替代方案中,处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以实施为计算装置的组合,例如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器,或任何其它此类配置。
本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施,则可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。例如,由于软件的性质,本文描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可以物理上位于各个位置处,包含经分布以使得功能的各部分在不同物理位置处实施。并且,如本文中所使用,包含在权利要求书中,项目的列表(例如,以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。另外,如本文所用,短语“基于”不应理解为提及封闭条件集。例如,在不脱离本公开的范围的情况下,描述为“基于条件A”的示例性步骤可以基于条件A和条件B两者。换句话说,如本文中所使用,短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改,且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此,本公开不限于本文描述的实例和设计,而是被赋予与本文公开的原理和新颖特征一致的最宽范围。
Claims (21)
1.一种设备,其包括:
接口,其经配置以作为数据迁移操作的部分与控制器通信;
缓冲器,其与所述接口耦合且经配置以作为所述数据迁移操作的部分存储数据;以及
存储体集群,其包括第一存储体和第二存储体且与所述缓冲器耦合,所述第一存储体经配置以在存取周期期间作为存取操作的部分由存储器控制器存取,所述第二存储体经配置以在所述存取周期期间在所述第一存储体由所述存储器控制器存取的同时作为所述数据迁移操作的部分与所述缓冲器传送数据。
2.根据权利要求1所述的设备,其进一步包括:
第二接口,其与所述存储体集群耦合,且经配置以作为所述数据迁移操作的部分与所述存储器控制器传达命令或数据。
3.根据权利要求1所述的设备,其进一步包括:
第二存储体集群,其包括第三存储体和第四存储体;以及
第二缓冲器,其与所述第二存储体集群耦合,且经配置以在第二数据迁移操作期间存储与所述第三存储体或所述第四存储体中的至少一者相关联的数据。
4.根据权利要求1所述的设备,其中所述缓冲器进一步经配置以在所述数据迁移操作期间通过所述接口与所述控制器传达数据。
5.根据权利要求1所述的设备,其中所述缓冲器经配置以传输所述缓冲器存储要被写入所述存储体集群中的存储体或要从所述缓冲器读取的数据的指示。
6.根据权利要求1所述的设备,其中所述缓冲器经配置以在完成所述数据迁移操作之后传输所述缓冲器可用于执行另一数据迁移操作的指示。
7.根据权利要求1所述的设备,其中所述缓冲器经配置以作为所述数据迁移操作的部分通过所述接口从所述控制器接收存取命令。
8.根据权利要求1所述的设备,其中所述缓冲器经配置以通过所述接口向所述控制器传输从所述存储器控制器接收到的存取命令的指示或与所述数据迁移操作相关联的状态的更新。
9.根据权利要求1所述的设备,其中所述接口包括:数据信道,其经配置以在所述缓冲器与所述控制器之间传输和接收数据;命令信道,其经配置以从所述控制器接收存取命令;响应信道,其经配置以向所述控制器传输响应;或数据总线或其任何组合。
10.根据权利要求1所述的设备,其进一步包括:
解码器,其经配置以对来自所述存储器控制器的命令进行解码,所述命令包括在所述数据迁移操作期间指向所述存储体集群的存取命令。
11.根据权利要求1所述的设备,其进一步包括:
寄存器,其经配置以跟踪一或多个数据迁移操作,所述寄存器与调度器耦合,所述调度器与接口耦合。
12.根据权利要求1所述的设备,其进一步包括:
调度器,其经配置以将响应从所述缓冲器传输到所述控制器,或将从所述存储器控制器接收到的存取命令的指示传输到所述控制器,或这两者。
13.根据权利要求1所述的设备,其进一步包括:
寄存器,其经配置以指示与所述数据迁移操作相关联的状态。
14.根据权利要求1所述的设备,其中所述存储体集群包括多个存储体,并且所述多个存储体中的单个存储体经配置以在所述存取周期期间作为所述存取操作的部分由所述存储器控制器存取。
15.根据权利要求1所述的设备,其进一步包括:
信道,其经配置以将与所述数据迁移操作相关联的命令从所述存储器控制器中继到所述设备的所述控制器。
16.一种设备,其包括:
接口,其经配置以作为一或多个数据迁移操作的部分与控制器通信;
多个存储体集群,其各自包括多个存储体和多个感测组件;以及
缓冲器,其与所述多个存储体集群和所述接口耦合,且经配置以作为所述一或多个数据迁移操作的部分存储与所述多个存储体相关联的数据,所述一或多个数据迁移操作各自包括在第一存储体集群中的第二存储体由存储器控制器存取时在所述缓冲器与所述第一存储体集群中的第一存储体之间传送数据。
17.根据权利要求16所述的设备,其进一步包括:
第一多路复用器,其将所述多个存储体集群与第二接口耦合,所述第二接口经配置以与所述存储器控制器传达命令或数据;以及
第二多路复用器,其将所述多个存储体集群与所述缓冲器耦合。
18.根据权利要求16所述的设备,其中所述缓冲器经配置以在所述一或多个数据迁移操作中的一者的至少一部分期间存储数据的第一量,所述数据的第一量小于在所述一或多个数据迁移操作期间所迁移的数据的总量。
19.一种设备,其包括:
控制器;
第一存储器装置,其包括第一类型的存储器单元且与所述控制器耦合;
第二存储器装置,其包括:
不同于所述第一类型的第二类型的存储器单元;
存储体集群;
一或多个缓冲器,其与所述存储体集群耦合且经配置以存储与所述存储体集群相关联的数据;
接口,其与所述一或多个缓冲器耦合且经配置以与所述控制器通信;以及
第二接口,其与所述存储体集群耦合且经配置以与主机装置通信;以及
本地控制器,其与所述存储体集群、所述一或多个缓冲器、所述接口和所述第二接口耦合,所述本地控制器可操作以:
使用所述第二接口从所述主机装置接收数据迁移命令;
使用所述接口将所述数据迁移命令的至少一部分传输到所述控制器;
至少部分地基于传输所述数据迁移命令的至少所述部分而从所述控制器接收命令;
执行从所述控制器接收到的所述命令中所指示的操作;以及
至少部分地基于执行所述操作和从所述主机装置接收轮询命令,将所述数据迁移命令的状态传输到所述主机装置。
20.根据权利要求19所述的设备,其中:
所述数据迁移命令的所述部分包括所述控制器存取所述第二存储器装置的逐出命令;
所述操作包括从所述第二存储器装置读取数据;并且
所述数据迁移命令的所述状态包括所述第二存储器装置的状态寄存器的输出,所述状态寄存器经配置以指示与所述逐出命令相关联的状态。
21.根据权利要求19所述的设备,其中:
所述数据迁移命令的所述部分包括所述控制器存取所述第二存储器装置的提交命令;
所述操作包括将数据存储到所述第二存储器装置;并且
所述数据迁移命令的所述状态包括所述第二存储器装置的状态寄存器的输出,所述状态寄存器经配置以指示与所述提交命令相关联的状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210671318.7A CN114974349A (zh) | 2018-11-19 | 2019-11-19 | 数据迁移动态随机存取存储器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/195,127 | 2018-11-19 | ||
US16/195,127 US10782911B2 (en) | 2018-11-19 | 2018-11-19 | Data migration dynamic random access memory |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210671318.7A Division CN114974349A (zh) | 2018-11-19 | 2019-11-19 | 数据迁移动态随机存取存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111199761A true CN111199761A (zh) | 2020-05-26 |
CN111199761B CN111199761B (zh) | 2022-06-28 |
Family
ID=70727593
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911137490.9A Active CN111199761B (zh) | 2018-11-19 | 2019-11-19 | 数据迁移动态随机存取存储器 |
CN202210671318.7A Withdrawn CN114974349A (zh) | 2018-11-19 | 2019-11-19 | 数据迁移动态随机存取存储器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210671318.7A Withdrawn CN114974349A (zh) | 2018-11-19 | 2019-11-19 | 数据迁移动态随机存取存储器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10782911B2 (zh) |
CN (2) | CN111199761B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11182090B2 (en) | 2018-11-19 | 2021-11-23 | Micron Technology, Inc. | Systems, devices, and methods for data migration |
US10782911B2 (en) * | 2018-11-19 | 2020-09-22 | Micron Technology, Inc. | Data migration dynamic random access memory |
US11256437B2 (en) | 2018-11-19 | 2022-02-22 | Micron Technology, Inc. | Data migration for memory operation |
US11163473B2 (en) | 2018-11-19 | 2021-11-02 | Micron Technology, Inc. | Systems, devices, techniques, and methods for data migration |
US20220262447A1 (en) * | 2021-02-12 | 2022-08-18 | Nvidia Corp. | Error detection pin encoding scheme to avoid maximum transitions and further improve signal integrity on high speed graphic memory interfaces |
US20230297466A1 (en) * | 2022-03-18 | 2023-09-21 | Nvidia Corp. | Hardware-efficient pam-3 encoder and decoder |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9477551B1 (en) * | 2014-12-01 | 2016-10-25 | Datadirect Networks, Inc. | Method and system for data migration between high performance computing architectures and file system using distributed parity group information structures with non-deterministic data addressing |
CN106168882A (zh) * | 2015-05-18 | 2016-11-30 | 联发科技股份有限公司 | 管理存储装置的方法及其存储系统 |
CN106575259A (zh) * | 2014-08-15 | 2017-04-19 | 美光科技公司 | 用于同时存取存储器的不同存储器平面的设备及方法 |
CN107203336A (zh) * | 2016-03-17 | 2017-09-26 | 联发科技股份有限公司 | 管理存储器功耗的方法及其系统 |
CN108089814A (zh) * | 2016-11-23 | 2018-05-29 | 中移(苏州)软件技术有限公司 | 一种数据存储方法及装置 |
CN108647153A (zh) * | 2013-03-15 | 2018-10-12 | 美光科技公司 | 用于存储器的自适应控制的设备及方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442752A (en) | 1992-01-24 | 1995-08-15 | International Business Machines Corporation | Data storage method for DASD arrays using striping based on file length |
US5996051A (en) * | 1997-04-14 | 1999-11-30 | Advanced Micro Devices, Inc. | Communication system which in a first mode supports concurrent memory acceses of a partitioned memory array and in a second mode supports non-concurrent memory accesses to the entire memory array |
GB2381103B (en) | 1997-12-17 | 2003-06-04 | Fujitsu Ltd | Memory access methods and devices for use with random access memories |
US7500075B1 (en) | 2001-04-17 | 2009-03-03 | Rambus Inc. | Mechanism for enabling full data bus utilization without increasing data granularity |
US6880056B2 (en) * | 2002-03-28 | 2005-04-12 | Hewlett-Packard Development, L.P. | Memory array and method with simultaneous read/write capability |
US20060294295A1 (en) * | 2005-06-24 | 2006-12-28 | Yukio Fukuzo | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device |
JP2007047892A (ja) | 2005-08-08 | 2007-02-22 | Hitachi Ltd | 計算機システム及び計算機システムの状態管理方法 |
US9081669B2 (en) | 2006-04-27 | 2015-07-14 | Avalanche Technology, Inc. | Hybrid non-volatile memory device |
KR20130127274A (ko) | 2012-05-14 | 2013-11-22 | 삼성전자주식회사 | 메모리 오퍼레이션 타이밍 제어 방법 및 이를 이용한 메모리 시스템 |
US20130329491A1 (en) | 2012-06-12 | 2013-12-12 | Jichuan Chang | Hybrid Memory Module |
US20180107552A1 (en) | 2015-03-31 | 2018-04-19 | International Business Machines Corporation | Storage pool migration employing proxy slice requests |
US10423568B2 (en) | 2015-12-21 | 2019-09-24 | Microsemi Solutions (U.S.), Inc. | Apparatus and method for transferring data and commands in a memory management environment |
US10255955B2 (en) | 2016-02-09 | 2019-04-09 | Samsung Electronics Co., Ltd. | Multi-port memory device and a method of using the same |
US9936019B2 (en) | 2016-03-16 | 2018-04-03 | Google Llc | Efficient live-migration of remotely accessed data |
US9940980B2 (en) * | 2016-06-30 | 2018-04-10 | Futurewei Technologies, Inc. | Hybrid LPDDR4-DRAM with cached NVM and flash-nand in multi-chip packages for mobile devices |
JP6955142B2 (ja) | 2017-03-17 | 2021-10-27 | 富士通株式会社 | 情報処理装置、ストレージ制御方法およびストレージ制御プログラム |
US11048645B2 (en) * | 2018-02-01 | 2021-06-29 | Samsung Electronics Co., Ltd. | Memory module, operation method therof, and operation method of host |
US10360155B1 (en) | 2018-04-05 | 2019-07-23 | Western Digital Technologies, Inc. | Multi-tier memory management |
US10782911B2 (en) * | 2018-11-19 | 2020-09-22 | Micron Technology, Inc. | Data migration dynamic random access memory |
US11163473B2 (en) | 2018-11-19 | 2021-11-02 | Micron Technology, Inc. | Systems, devices, techniques, and methods for data migration |
-
2018
- 2018-11-19 US US16/195,127 patent/US10782911B2/en active Active
-
2019
- 2019-11-19 CN CN201911137490.9A patent/CN111199761B/zh active Active
- 2019-11-19 CN CN202210671318.7A patent/CN114974349A/zh not_active Withdrawn
-
2020
- 2020-08-17 US US16/995,122 patent/US11442648B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108647153A (zh) * | 2013-03-15 | 2018-10-12 | 美光科技公司 | 用于存储器的自适应控制的设备及方法 |
CN106575259A (zh) * | 2014-08-15 | 2017-04-19 | 美光科技公司 | 用于同时存取存储器的不同存储器平面的设备及方法 |
US9477551B1 (en) * | 2014-12-01 | 2016-10-25 | Datadirect Networks, Inc. | Method and system for data migration between high performance computing architectures and file system using distributed parity group information structures with non-deterministic data addressing |
CN106168882A (zh) * | 2015-05-18 | 2016-11-30 | 联发科技股份有限公司 | 管理存储装置的方法及其存储系统 |
CN107203336A (zh) * | 2016-03-17 | 2017-09-26 | 联发科技股份有限公司 | 管理存储器功耗的方法及其系统 |
CN108089814A (zh) * | 2016-11-23 | 2018-05-29 | 中移(苏州)软件技术有限公司 | 一种数据存储方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US10782911B2 (en) | 2020-09-22 |
US20200159437A1 (en) | 2020-05-21 |
CN114974349A (zh) | 2022-08-30 |
CN111199761B (zh) | 2022-06-28 |
US20200379667A1 (en) | 2020-12-03 |
US11442648B2 (en) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112352217B (zh) | 基于数据极性的数据存储 | |
CN111199761B (zh) | 数据迁移动态随机存取存储器 | |
US11853578B2 (en) | Systems, devices, and methods for data migration | |
US11709613B2 (en) | Data migration for memory operation | |
CN111198658B (zh) | 用于数据迁移的系统、装置、技术及方法 | |
US11449249B2 (en) | Configuring command/address channel for memory | |
CN111312310A (zh) | 相位电荷共享 | |
CN113454721A (zh) | 存储器装置的刷新速率控制 | |
CN113168290A (zh) | 命令阻止管理 | |
CN113056789B (zh) | 存储器命令验证 | |
CN112997163B (zh) | 动态配置总线的传输线 | |
CN113302698B (zh) | 存储器系统和其操作 | |
CN111524541A (zh) | 存储器装置中的电容组件的动态分配 | |
CN113039533B (zh) | 灵活总线管理 | |
CN113939877B (zh) | 用于存储器装置的可重新配置信道接口 | |
US11037621B2 (en) | Sensing techniques using a charge transfer device | |
US10908823B2 (en) | Data transfer for wear leveling with bank clusters | |
CN111540389A (zh) | 用于具有电荷转移装置的存储器装置的写入技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |