CN108647153A - 用于存储器的自适应控制的设备及方法 - Google Patents

用于存储器的自适应控制的设备及方法 Download PDF

Info

Publication number
CN108647153A
CN108647153A CN201810479709.2A CN201810479709A CN108647153A CN 108647153 A CN108647153 A CN 108647153A CN 201810479709 A CN201810479709 A CN 201810479709A CN 108647153 A CN108647153 A CN 108647153A
Authority
CN
China
Prior art keywords
memory
information
depth
depth map
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810479709.2A
Other languages
English (en)
Other versions
CN108647153B (zh
Inventor
大卫·A·罗伯斯
J·托马斯·帕洛斯基
罗伯特·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108647153A publication Critical patent/CN108647153A/zh
Application granted granted Critical
Publication of CN108647153B publication Critical patent/CN108647153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明揭示用于存储器的自适应控制的设备及方法。一种实例性设备包含经配置以运行操作系统的处理单元，及耦合到所述处理单元的存储器。所述存储器经配置以经由存储器总线与所述处理单元通信。所述实例性设备可进一步包含经配置以从所述存储器及从所述处理单元接收所监测统计数据的自适应存储器控制器。所述自适应存储器控制器经配置以基于所述所监测统计数据来管理所述存储器。

Description

用于存储器的自适应控制的设备及方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2014年2月28日、申请号为201480015708.2、发明名称为“用于存储器的自适应控制的设备及方法”的发明专利申请案。
相关申请案的交叉参考
本申请案主张在2013年3月15日提出申请的第61/799,731号美国临时申请案及在2013年6月6日提出申请的第13/911,797号美国非临时申请案的优先权，所述申请案出于任何目的以全文引用的方式并入本文中。
技术领域
本发明的实施例一般来说涉及存储器，且更特定来说在所图解说明实施例中的一或多者中涉及使用自适应存储器控制器对存储器的控制。
背景技术
新兴的存储器架构经设计以处置不同请求大小范围且可包含具有不同特性的存储器。举例来说，已存在由动态随机存取存储器(DRAM)及相变存储器(PCM)或多种类型的DRAM芯片(例如，双倍数据速率(DDR)、低电力DDR(LPDDR)、减少等待时间DRAM(RLDRAM))组成的存储器的数个提议。此外，一些计算机系统可支持非均匀存储器存取(NUMA)，其中根据可用存储器的性能来放置信息。甚至在由相同类型的存储器(例如，NAND快闪存储器)组成时，存储器也可使其特性动态地更改。举例来说，多通道存储器及动态DRAM频率切换更改存储器的特性。非易失性存储器特性也可为高度非均匀的，其中特定NAND快闪页比其它NAND快闪页更快地读取或写入，其中等待时间随着其磨损而改变，或随着不同快闪存储器内或之间的多电平单元(MLC)的不同电平而改变。
动态存储器重新配置的其它实例包含计算机系统中的信息在具有不同固定或可配置特性的存储器上的动态放置。举例来说，可朝向高等待时间易失性存储器引导来自高度串行或写入主导的算法的请求，而可从较低等待时间或非易失性存储器服务来自并行算法的请求。在其它实例中，也可朝向低等待时间存储器引导来自高度串行或写入主导的算法的请求，而可从较高等待时间提供来自并行算法的请求。基于算法的特性而选择与所述算法相关的信息的存储器分配可实现存储器系统设计中的有效成本-性能-能量权衡。
这些不同自适应机制的控制及协调的常规提议为并入存储器管理作为标准操作系统软件的部分，存取有限组的可存取硬件性能计数器以指导存储器配置决策。随着朝向抽象存储器及硬件(其将存储器控制卸载到存储器本身)前进，标准化的软件接口将为不足的。特定来说，抽象存储器能够利用存储器变化及从调谐来使性能最大化，而当前软件并不知道这些能力。存储器控制系统受益于主机处理器状态的知识，但不存在用于给存储器控制逻辑馈送适当统计的机制。
发明内容
提供设备的实例。实例性设备可包含经配置以运行操作系统的处理单元及耦合到所述处理单元的存储器。所述存储器可经配置以经由存储器总线与所述处理单元通信。所述实例性设备可进一步包含经配置以从所述存储器及从所述处理单元接收所监测统计数据的自适应存储器控制器。所述自适应存储器控制器可经配置以基于所述所监测统计数据而管理所述存储器。
实例性设备可包含经配置以运行操作系统的处理单元及耦合到所述处理单元的存储器，所述存储器经配置以经由存储器总线与所述处理单元通信。所述实例性设备可进一步包含经配置以管理存储于所述存储器处的信息迁移的存储器翻译单元(MTU)。所述MTU可进一步经配置以通过维持映射表而在存储于所述存储器处的所述信息从第一深度图到第二深度图的迁移期间支持所述存储器的中间深度图。
实例性设备可包含经配置以存储信息的存储器及经配置以运行操作系统的处理单元。所述处理单元可经配置以管理所述存储器的信息深度映射。响应于将存储于所述存储器的存储空间处的信息从第一信息深度图迁移到第二信息深度图的请求，所述处理单元可经配置以将存储于存储器的所述存储空间处的所述信息迁移到中间信息深度图。所述第一信息深度图可具有第一信息深度，且所述第二信息深度图及所述中间信息深度图可各自具有第二信息深度。
实例性设备可包含经配置以存储信息的存储器。所述存储器的存储空间可配置有两个或两个以上信息深度图。所述实例性设备可进一步包含存储器翻译单元(MTU)，所述MTU经配置以通过维持映射表而在存储于所述存储器处的所述信息从所述两个或两个以上信息深度图中的第一信息深度图到所述两个或两个以上信息深度中的第二信息深度图的迁移期间支持所述存储器的中间深度图。所述MTU可进一步经配置以基于所述映射表将与存储器存取请求的所请求地址相关联的经映射地址提供到所述存储器。
本文中揭示实例性方法。实例性方法可包含：响应于从处理单元接收的存储器存取请求而在存储器中检索信息；及基于与所述存储器及所述处理单元相关联的所监测统计数据而在运行存储器管理(MMH)超管理器操作系统的存储器管理处理器(MMP)处管理所述存储器的配置。
实例性方法可包含在计算系统的处理单元处接收所述计算系统的存储器的部分从第一信息深度图移动到第二信息深度图的请求。所述第一信息深度图可具有第一信息深度且所述第二信息深度图可具有第二信息深度。所述实例性方法可进一步包含：响应于所述请求而确定所述计算系统是否具有充足资源来执行从所述第一信息深度图到所述第二信息深度图的所述移动；及基于所述计算系统不具有充足资源来执行从所述第一信息深度图到所述第二信息深度图的所述移动的确定而将来自所述处理单元的命令提供到所述存储器以执行所述存储器的所述部分从所述第一信息深度图到中间信息深度图的迁移。所述中间信息深度图可具有所述第二信息深度。
实例性方法可包含在存储器翻译单元处接收存储器存取请求，所述存储器存取请求包含所请求地址。所述方法可进一步包含：确定与所述所请求地址相关联的存储器的区的映射状态；及将经映射地址提供到所述存储器。基于与所述所请求地址相关联的所述存储器的所述区的所述状态，所述经映射地址可选自所述所请求地址或经翻译所请求地址中的一者。
附图说明
图1是根据本发明的一实施例的包含自适应存储器控制器的设备的框图。
图2是根据本发明的一实施例的包含自适应存储器控制器的设备的框图。
图3是根据本发明的一实施例的包含存储器管理超管理器的硬件/软件堆叠的框图。
图4到6是根据本发明的一实施例的中间信息深度映射的示范性框图。
图7是根据本发明的一实施例的存储器翻译单元的框图。
图8是根据本发明的一实施例的存储器的区/子区分配的框图。
图9是根据本发明的一实施例的中间信息深度图存取的示范性框图。
具体实施方式
下文陈述特定细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将清楚，可在无这些特定细节的情况下实践本发明的实施例。此外，本文中所描述的设备及方法的特定实施例以实例方式提供且不应用于将本发明的范围限于这些特定实施例。在其它实例中，未详细展示众所周知的电路、控制信号、时序协议及软件操作以避免不必要地使本发明模糊。
图1图解说明根据本发明的一实施例的包含自适应存储器控制器的设备。设备100可包含耦合到存储器120及自适应存储器控制器130的中央处理单元110。中央处理单元110可经由存储器总线耦合到存储器120。中央处理单元110可包含多个主机处理单元。在一些实施例中，所述多个主机处理单元可处于单个芯片上。在其它实施例中，中央处理单元110可跨越多个芯片而散布且经由网络通信。中央处理单元110的每一处理单元可具有相关联高速缓冲存储器。在一些实施例中，中央处理单元110的高速缓冲存储器可为高速缓冲一致的(例如，所有高速缓冲存储器彼此一致)。存储器120可经配置以响应于从中央处理单元110及/或自适应存储器控制器130接收的请求而存储及提供信息(例如，数据及指令)。存储器120可包含非易失性存储器122及/或易失性存储器124。在一些实施例中，非易失性存储器122及/或易失性存储器124为多通道存储器。非易失性存储器122可包含快闪存储器(例如，NAND及/或NOR)、PCM及/或其它非易失性存储器。易失性存储器124可包含DRAM、SRAM及/或其它易失性存储器。
自适应存储器控制器130可经配置以基于中央处理单元110及存储器120的所监测统计数据(例如，计数器、时序、处理趋势)而监测及管理存储器120。举例来说，自适应存储器控制器130可经配置以基于所述所监测统计数据而动态地映射及迁移存储器120处的存储器块及/或重新配置与存储器120相关联的设置。存储器120的所监测统计数据可包含存储于存储器120处的信息的深度图设置、非易失性存储器122及易失性存储器124的信息映射及非易失性存储器122与易失性存储器124之间的信息映射、非易失性存储器122及/或易失性存储器124的存取频率或其任何组合。中央处理单元110的所监测统计数据可包含存储器存取的类型、存储器存取的频率、中央处理单元110的处理单元的闲置时间或其任何组合。
在操作中，设备100可经配置以运行操作系统(OS)。操作系统可在中央处理单元110的一或多个处理单元上运行，其中信息(例如，数据及指令)存储于存储器120处。在一些实施例中，操作系统可在自适应存储器控制器130的处理单元处至少部分地执行。中央处理单元110可经配置以在操作期间经由存储器总线将存储器存取请求提供到存储器120。存储器120可处理存储器存取请求以基于存储器存取请求而存储及/或检索信息。中央处理单元110及/或自适应存储器控制器130可经配置以监测与中央处理单元110及/或存储器120相关联的统计数据。基于所监测统计数据，自适应存储器控制器130可经配置以管理存储于存储器120中的信息的配置，并且管理存储器120的配置设置。举例来说，自适应存储器控制器130可经配置以映射及迁移存储器120的存储器块。如参考图2将进一步描述，操作系统可提供监测与中央处理单元110及存储器120相关联的统计数据的存储器管理线程(MMT)。管理存储器120的配置的自适应存储器控制器130可改进设备100的效率。举例来说，自适应存储器控制器130可以减少在正在请求信息的设备100上运行的软件应用程序的检索等待时间的方式映射存储器120处的信息的存储。在另一实施例中，自适应存储器控制器130可以减少在正在请求信息的设备100上运行的软件应用程序的检索期间的电力消耗的方式映射存储器120处的信息的存储。
图2图解说明根据本发明的一实施例的包含自适应存储器控制器的设备200。设备200可包含耦合到存储器220及自适应存储器控制器230的中央处理单元210。自适应存储器控制器230可经配置以基于中央处理单元210及存储器220的所监测统计数据而管理存储器220的配置且管理及迁移存储于存储器220处的信息。经配置以基于所监测统计数据而管理及迁移存储于存储器220处的信息的自适应存储器控制器230可用于通过基于中央处理单元210(及/或自适应存储器控制器230)与存储器220之间的业务而管理信息深度及位置来改进设备200的效率(例如，电力及等待时间)。中央处理单元210、存储器220及自适应存储器控制器230可分别对应于图1的中央处理单元110、存储器120及自适应存储器控制器130。
中央处理单元210可经配置以经由存储器总线与存储器220通信。中央处理单元210可包含互连的主机处理单元212、214、216及218。主机处理单元212、214、216及218中的每一者可包含相关联高速缓冲存储器。主机处理单元212、214、216及218可驻存于单个芯片上或可驻存于多个芯片或计算机系统上。在一些实施例中，主机处理单元212、214、216及218可为快取一致的(例如，所有高速缓冲存储器彼此一致)，此经由共同总线来维持。在其它实施例中，主机处理单元212、214、216及218可在单个芯片上或跨越多个芯片或计算机系统由替代类型的网络(例如，片上网络(NoC))互连。
存储器220可经配置以基于从中央处理单元210及/或自适应存储器控制器230接收的请求而存储及提供信息(例如，数据及指令)。存储器220可包含经配置以经由存储器总线与中央处理单元210的主机处理单元212、214、216及218通信的存储器控制器226。举例来说，存储器220可包含经配置以经由存储器总线从中央处理单元210的主机处理单元212、214、216及218接收信息及/或将信息提供到中央处理单元210的主机处理单元212、214、216及218的存储器控制器226。存储器220可进一步包含非易失性存储器222及/或易失性存储器224。非易失性存储器222及/或易失性存储器224可经配置以基于从存储器控制器226接收的命令而存储从主机处理单元212、214、216及218接收及/或提供到主机处理单元212、214、216及218的信息。易失性存储器224可包含DRAM、SRAM及/或其它易失性存储器。易失性存储器224可为快闪存储器(例如，NAND及/或NOR)、PCM及/或其它非易失性存储器。在一些实施例中，存储器可具有额外存储器控制器。举例来说，非易失性存储器222及易失性存储器可具有单独存储器控制器。另外，在一些实施例中，每一类型的存储器具有单独存储器控制器。举例来说，DRAM及SRAM可具有单独的存储器控制器及/或NAND快闪存储器、NOR快闪存储器及/或PCM可具有单独的存储器控制器。在描述设备200时，为清晰起见，存储器控制器226可指存储器220的一或多个存储器控制器。
在一些实施例中，非易失性存储器222及/或易失性存储器224可包含用于存取信息的多通道配置。在多通道配置中，单个信息块可为深的(写入为跨越很少通道的长序列)或浅的(写入为跨越许多通道的短序列)。浅配置可权衡较高电力消耗而换取每事务的较低等待时间，而深配置可权衡较高等待时间而换取每事务的较高并发性及较低电力消耗。
自适应存储器控制器230可经配置以基于中央处理单元210及存储器220的统计数据(例如，计数器、时序、配置、处理趋势)而监测及管理存储器220。自适应存储器控制器230可包含存储器管理处理器MMP 260、性能监测单元PMU 250及存储器翻译单元MTU 240。PMU250可经配置以监测统计数据。性能监测单元PMU 250可包含PMU接口254。PMU 250可经配置以经由PMU接口254与存储器控制器226、MMP 260及/或主机处理单元212、214、216及218中的一或多者通信以监测统计数据。在一些实施例中，PMU接口254经配置以经由共同总线等与MMP 260以及主机处理单元212、214、216及218通信。此外，PMU接口254可经配置以经由存储器总线或到存储器控制器226的直接连接中的至少一者与存储器220的存储器控制器226通信。PMU 250可经配置以监测从存储器控制器226、MMP 260及/或主机处理单元212、214、216及218中的一或多者接收的统计数据。
MMP 260可经配置以运行用于管理存储器220的存储器管理线程(MMT)。举例来说，MMP 260可经配置以运行MMT从而基于来自PMU 250的所监测统计数据而判定何时及/或如何重新配置存储器220。MMP 260可包括快取存储器，且在一些实施例中可与主机处理单元212、214、216及218为快取一致的，此经由共同总线来维持。MMP 260可经配置以将命令提供到MTU 240以起始或管理存储器220的存储器块的迁移(例如，重新映射)及/或重新配置存储器220的可配置方面。MMP 260还可经配置以将存储器存取请求提供到存储器220。
MTU 240可经配置以与存储器控制器226、MMP 260及/或主机处理单元212、214、216及218中的一或多者通信以便执行各种功能。由MTU 240执行的实例性功能可包含地址翻译、管理信息迁移、管理相关联翻译表、支持中间信息深度图或其任何组合。为支持这些功能，MTU 240可经配置以基于从MMP 260接收的命令而更新及维持映射表242及配置与命令信息单元244。映射表242可包含区/子区表(RS表)、深度表(D表)、旧深度表(OD表)及地址扰码表(AS表)。配置与命令信息单元244可经配置以维持及更新存储器220的配置(例如，易失性存储器224频率、刷新周期、非易失性存储器222多电平单元(MLC)模式、改变易失性存储器224通道地址映射(通道深度)等)。MTU 240可进一步包括经锁定页处置程序246，所述经锁定页处置程序经配置以在存储器220中的块迁移期间将经锁定页的指示提供到主机处理单元212、214、216及218，从而进行对存储于经锁定页中的信息的请求。
在操作中，设备200可经配置以运行操作系统。操作系统可在中央处理单元210的主机处理单元212、214、216及218处运行，在此期间可存取存储于存储器220处的信息(例如，数据及指令)。通常，操作系统为管理计算机硬件且为计算机程序(例如，软件应用程序)提供共同服务的软件集合。即，操作系统包含与硬件(例如，中央处理单元210、存储器220及自适应存储器控制器230)及计算机程序(例如，软件应用程序)进行接口连接的基本功能。在存取存储于存储器220处的信息(例如，数据及指令)时，主机处理单元212、214、216及218可发送包含在逻辑上识别待存取的位置的逻辑地址的存储器存取请求。在存取非易失性存储器222及/或易失性存储器224时，使用地址映射来从逻辑地址翻译到存储器220的物理地址。在一些实施例中，操作系统可为经配置以支持在主机处理单元212、214、216及218中的一或多者上运行的客体操作系统的存储器管理超管理器(MMH)(例如，虚拟机器管理程序)操作系统。客体操作系统的实例可包含服务器操作系统(例如，Server、 Home Server、 MultipointServer、 Small Business Server、 CentOS、Red Hat Enterprise、SUSE Enterprise Server等，包含其它服务器操作系统)、客户端操作系统(例如，2000、XP、Vista、7、8等、 Mac OS、BerkeleySoftware Distribution(BSD)FreeBST、NetBSD、OpenBSD等等，包含其它客户端操作系统)及任何其它类型的操作系统。MMH操作系统可为负责控制中央处理单元210、存储器220及自适应存储器控制器230的硬件的软件层。
在设备100中，主机处理单元212、214、216及218可经配置以在给定时间运行多个应用程序线程，其中给定应用程序线程可包含具有不同逻辑地址型式的不同阶段。自适应存储器控制器230可经配置以执行存储器220的动态重新配置，从而将信息映射与在主机处理单元212、214、216及218上运行的线程的改变的存储器型式进行匹配。
为支持由自适应存储器控制器230执行对存储器220的动态重新配置，MMH操作系统可包含至少部分地在MMP 260上运行的功能性以(举例来说)从主机处理单元212、214、216及218卸载存储器管理任务。举例来说，MMH操作系统可提供经配置以管理MTU 240及/或存储器220的MMT。MMH操作系统可将MMT的执行指派给MMP 260。为支持MMT，MMP 260可包含硬件单元以增加与MMT相关联的存储器管理任务的效率。硬件单元的实例可包含统计监测单元、直接存储器存取(DMA)引擎/单元、错误校正码(ECC)编码器/解码器等。运行MMT的MMP260可操作以直接地或经由MTU 240配置存储器220；从主机处理单元212、214、216及218卸载存储器管理任务；初始化及更新MTU 240上的映射；及修改系统页表(或请求对其进行修改)。
举例来说，运行MMT的MMP 260可经配置以基于从PMU 250接收的所监测统计数据而确定何时及如何重新配置存储器220。存储器220的重新配置的实例可包含针对容错执行存储器清理、改变易失性存储器224频率、改变刷新周期、改变非易失性存储器222MLC模式、改变易失性存储器224通道地址映射(通道深度)等。此外，如上文所解释，自适应存储器控制器230可经配置以执行存储器220的动态重新配置，从而将信息映射与在主机处理单元212、214、216及218上运行的线程的改变的存储器型式进行匹配。然而，改变信息映射可导致大量信息的物理移动，此可消耗宝贵的带宽及能量，从而降低性能。因此，运行MMT的MMP260可经配置以使用中间信息深度图来映射信息。将参考图4到9进一步描述中间信息深度图。
PMU 250可具有对由存储器控制器226以及主机处理单元212、214、216及218(包含微架构性能计数器)提供的统计的特许存取，以监测提供到运行MMT的MMP 260的统计数据。在一些实施例中，PMU 250可与存储器控制器226具有任选直接连接而非经由共同总线监测统计数据。由PMU 250提供到MMP 260的所监测统计数据的实例可包含任何芯片上结构(例如，加载/存储队列)、重新排序缓冲器(ROB)及存储器控制器226队列的状态，所述状态中的一些状态可为典型操作系统不可存取的。这些统计经由PMU 250的可用性可帮助指导由MMT进行的存储器决策。
另外及/或或者，运行MMT的MMP 260也可经配置以经由配置与命令信息单元244和MTU 240通信以控制存储器220地址映射及策略的配置。举例来说，基于从PMU 250接收的所监测统计数据，运行MMT的MMP 260也可经配置以初始化及更新在MTU 240的配置与命令信息单元244处维持的存储器220的映射及配置状态。如上文所解释，MTU 240可经配置以执行各种功能，包含地址翻译、管理信息迁移及管理相关联翻译表、支持中间信息深度图或其任何组合。MTU 240可经配置以响应于从运行MMT的MMP 260接收的命令而执行这些功能，包含支持中间信息深度图等。
为支持MTU 240及运行MMT的MMP 260的功能性，设备200可包含扩充页表及翻译旁视缓冲器(TLB)以用于处理存储器存取请求。举例来说，扩充表及TLB可含有指示地址映射设置及存储器配置的额外元数据。扩充表及TLB可由存储器控制器226及/或MTU 240维持。扩充表中的元数据的实例包含非易失性存储器222及/或易失性存储器224的迁移操作、ECC类型、强度及ECC位分布、深度映射模式的指示、多通道存储器(例如，非易失性存储器222及/或易失性存储器224)的中间信息深度图的支持位、存储器通道配置及频率(例如，存储于配置与命令信息单元244中)及/或其它可动态控制的存储器映射或硬件配置设置。在一些实施例中，扩充表及TLB可对客体操作系统不可见且仅实施于MMH操作系统的阴影页表中。在其它实施例中，扩充表及TLB可为透明的且可用于MMH操作系统及客体操作系统两者。
MTU 240可经配置以管理及/或使用扩充表及TLB中的元数据中的至少一些元数据来指派地址翻译、管理信息迁移及管理相关联翻译表。如上文所解释，MTU 240可经配置以从主机处理单元212、214、216及218中的任一者及/或MMP 260接收存储器存取请求。在一些情形中，存储器存取请求可对应于正经历迁移操作的页(例如，飞行中页(in-flightpage))。MTU 240可经配置以在迁移操作期间处置对飞行中页的存取且读取或修改飞行中页的块。举例来说，当非易失性存储器222及/或易失性存储器224的页正经历迁移操作时，MMP 260及/或MTU 240可经配置以设置扩充TLB中的“迁移”位来指示迁移状态。此外，MTU240可经配置以在迁移操作期间更新映射表242。
响应于接收对飞行中页的存储器存取，MTU 240可以一或多种方式来作出响应。第一实例性响应可包含响应于对飞行中页的存储器存取(例如，如由“迁移”位所指示)，MTU240的经锁定页处置程序246在MMH操作系统中产生页错误。响应于页错误，将存储器请求的完成推迟到MMH操作系统。MMH操作系统(或客体操作系统)可终止作出所述请求的线程或使作出所述请求的线程暂停直到迁移操作完成为止。第二实例性响应可包含响应于对飞行中页的存储器存取(例如，如由“迁移”位所指示)，MTU 240的经锁定页处置程序基于映射表242的信息而以透明方式翻译与存储器存取请求相关联的逻辑地址，且将经翻译逻辑地址提供到TLB以用于翻译到存储与存储器存取请求相关联的信息的物理地址。对飞行中页的存储器存取的处理促进对尚未完成整个迁移操作的页的信息存取操作。
前述说明描述设备200的示范性实施例。应了解，可修改设备200以包含其它实施例。举例来说，设备100可包含单个操作系统，且可在单个操作系统中包含支持所描述存储器管理(例如，包含MMT)的MMH操作系统功能性。在一些实施例中，设备100可不包含MMP260，且所描述的存储器管理功能性可在主机处理单元212、214、216及218上运行。在其它实施例中，MMP 260可处于与主机处理单元212、214、216及218相同的芯片上。
此外，在一些实施例中，MMT可除在MMP 260上运行以外也在主机处理单元212、214、216及218中的一或多者上运行或者MMT可并非在MMP 260上运行而是在主机处理单元212、214、216及218中的一或多者上运行。MMP 260也可经配置以运行除MMT以外的MMH操作系统的客体操作系统及/或线程或者除MMT以外还运行MMH操作系统的客体操作系统及/或线程。在一些实施例中，MMP 260可支持由主机处理单元212、214、216及218支持的指令集(ISA)的超集，此可简化MMH操作系统的线程调度任务，并且简化硬件高速缓冲一致性。在一些实施例中，MMP 260可包含执行多级ECC编码/解码的额外硬件，包含使用专有算法。并非与主机处理单元212、214、216及218共享存储器总线，MMP 260可经由直接连接耦合到存储器控制器226。在一些实施例中，MTU 240的全部或部分可包含在存储器220中。举例来说，MTU 240中的映射表242可存储于高速缓冲存储器中，且映射表242可包含在存储器220中。另外，非易失性存储器222及易失性存储器224的块的迁移可由MMP 260、MTU 240或每一者的组合执行。
具有自适应存储器控制器230的设备200可减小模式改变带宽(例如，电力节省模式对执行模式)，此可产生存储器220的迁移块，且可增加性能及减少等待时间，同时还减少电力消耗。运行MMH操作系统的MMT的MMP 260由于经由PMU 250对微架构信息及存储器220的当前工作负荷的存取而可能够作出更好的映射决策。
图3图解说明根据本发明的一实施例的包含具有存储器管理超管理器操作系统(MMH OS)的软件/硬件层次的框图。框图300可包含硬件组件，包含下部层级硬件(例如，存储器翻译单元MTU及其它存储器中处理器PIM硬件)350及上部层级硬件与支持信息(例如，CPU、MMP、页表、阴影页表、TLB)340及软件组件，包含半虚拟化OS(例如，截获图形调用、OpenCL支持)330中的驱动程序、MMH OS 320及主机OS(例如，客体操作系统，例如服务器操作系统、客户端操作系统或另一类型的操作系统)310。MMH OS 320可对应于参考图1所描述的操作系统及/或参考图2所描述的MMH操作系统。上部层级硬件与支持信息340可对应于图1的中央处理单元110及/或自适应存储器控制器130的硬件组件及/或图2的中央处理单元210、MMP 260及/或PMU 250。下部层级硬件350可对应于图1的自适应存储器控制器130及/或图2的MTU 240的部分。上部层级硬件与支持信息340及下部层级硬件350的操作参考图2进行描述，且为简明起见将不针对图3进行重复。半虚拟化OS 330中的驱动程序可为经配置以支持与计算系统的硬件相关联的驱动程序的操作系统，例如下部层级硬件350。举例来说，半虚拟化OS 330中的驱动程序可经配置以处置图形相关命令且支持用于其它处理器类型(例如，图形处理单元、数字信号处理器等)的开放计算语言。
MMH OS 320可包含具有使MMH OS 320能够执行低层级系统操作的高特权层级的操作系统软件。在一些实施例中，操作系统可为经配置以支持OS 310的虚拟机管理程序操作系统，其可在上部层级硬件与支持信息340的CPU中的一或多者及/或MMP上运行。因此，MMH OS 320可为负责控制上部层级硬件与支持信息340及下部层级硬件350的硬件的软件层。举例来说，MMH OS 320可经配置以代表主机OS 310执行请求，主机OS 310以比MMH OS320低的特权等级运行。来自主机OS 310的请求可通常针对于对共享资源(例如输入/输出(I/O)装置)及存储器空间(例如图1的存储器120及/或图1的存储器220)的存取。
如参考图2所描述，MMH OS 320可经配置以提供存储器管理线程(MMT)，所述MMT在一些实施例中可在上部层级硬件与支持信息340的MMP上执行。另外，MMH OS 320也可经配置以基于所监测统计数据(例如，从图2的PMU 250所接收)而作出重新配置决策且在上部层级硬件与支持信息340的MMP上起始重新配置决策。在一些实施例中，通过将PMU物理上放置得较靠近于MMP或为PMU提供到MMP(且因此MMH OS 320的MMT)的专用总线，上部层级硬件与支持信息340的MMP可比下部层级硬件350的其它CPU更快且更多地存取所监测统计数据。
另外，MMH OS 320可具有经修改存储器管理代码，所述经修改存储器管理代码经配置以配置及控制MMP且处置对飞行中页(例如，当前由MMP所拥有且正经历迁移或其它操作的页)的请求。在一些实施例中，可使用由MMH OS 320的MMT起始的标准页锁定机制来处理对飞行中页的请求的处理。或者，可通过特殊页错误处置程序(例如图2的经锁定页处置程序246)来处置对飞行中页的请求的处置，所述特殊页错误处置程序将对经锁定页的存储器存取视为存储器暂停。
在一些实施例中，MMH OS 320可经配置以便以经加密形式来编码MMT。举例来说，此可表示存储器子系统的制造商的装置特定特征化，例如刷新速率与温度的映射。MMH OS320可经配置以在运行MMT之前解密MMT代码及数据。在另一实施例中，MMT可以中间语言(例如，虚拟机指令集)编写且经翻译成软件中的MMT指令以允许跨平台兼容性。
参考图4到6，存储器的信息深度图与所述存储器中的信息的组织相关。每一深度图与其它信息深度图相比可具有益处及成本。举例来说，存储于存储器处的第一信息深度图可提供比第二信息深度图低的信息存取等待时间，但可使用比第二信息深度图多的电力。信息深度图需要可随着计算系统的需要改变而改变。在一些实施例中，存储于存储器处的一个信息深度图对于特定计算机程序可为最有利的，而存储于所述存储器处的不同信息深度图对于另一计算机程序可为更有利的。举例来说，执行连续存取操作数的计算的计算机程序可偏好具有较低等待时间的第一信息深度图，而消耗连续数据流的计算机程序可不如此取决于等待时间，且可更高效地使用第二信息深度图。此外，一个信息深度图可基于计算系统(例如，图1的设备100及/或图2的设备200)的模式而提供优点。因此，执行模式中的计算系统可选择第一信息深度图以优化信息存取等待时间，而电力节省模式(例如，使用电池电力)中的计算机系统可选择第二信息深度图以优化电力消耗。从一个信息深度图到另一信息深度图的转变可需要实质量的信息的迁移，此可消耗额外电力及其它资源，例如在迁移期间阻止对受影响存储器区的存取。因此，存储于存储器处的中间信息深度图可经实施以实现所期望信息深度图的益处，但与完全移动到所期望信息深度图相比可减少信息的迁移。
图4到6图解说明描绘根据本发明的一实施例的中间信息深度映射的示范性实施例的框图。中间深度映射可由图1的自适应存储器控制器130及/或图2的自适应存储器控制器230执行。图4到6描绘表410、420、515及620。表410、420、515及620中的每一大写字母及每一小写字母表示X字节的信息(例如，数据及/或指令)单元。410、420、515及620中的共同大写字母及对应小写字母(例如，“A”及“a”、“B”及“b”、…“H”及“h”)表示将由主机处理单元消耗的相应总信息单元。表410、420、515及620经划分成行ROW1及ROW2以及通道CH0到CH7。表410、420、515及620的每一行可表示存储于通道CH0到CH7中的顺序物理存储器位置中的连续信息块。举例来说，在ROW1的CH0中的“A”及在ROW2的CH0中的“a”可为与CH1相关联的连续存储位置。类似地，在ROW1的CH1中的“B”及在ROW2的CH1中的“b”可为与CH2相关联的连续存储位置。在此特定实例中，每一通道可能够针对总共8X字节的信息并行提供X字节的信息。在描述中间深度映射的操作时，为清晰起见，以下说明将假定由存储数据单元的行ROW1及ROW2识别的所有存储位置具有固定大小X。将了解，由每一通道CH0到CH7的行ROW1及ROW2识别的存储位置的大小可为可配置的且可从一个通道变化到另一通道。
图4描绘从初始信息映射M0表410到在清理之后的所期望信息映射M2表420的完全迁移。初始信息映射M0表410为具有由OLD DEPTH箭头表示的2X字节深度的顺序信息映射。因此，总信息单元中的每一者可为2X字节深，且因此将需要两次顺序存储器存取以从单个存储器通道检索总信息单元(例如，指向ROW1以从CH0检索“A”的第一存储器存取及指向ROW2以从CH0检索“a”的第二存储器存取)。初始信息映射M0表410的顺序信息映射可导致较高等待时间，这是因为需要两次存储器存取来(举例来说)从CH0检索通道的总信息单元“A”及“a”。
所期望信息映射M2表420描绘具有由DEPTH箭头表示的X字节深度的并行信息映射。相对于初始信息映射M0，深度从2X字节深度减小到X字节深度。因此，由于总信息单元的每一部分驻存于不同通道中，因此总信息单元中的每一者可为X字节深，且因此可经由一次存储器存取(例如，检索ROW1的存储器存取)来存取。所期望信息映射M2表420的并行信息映射可花费较少时间来检索总信息单元，这是因为可通过一次存储器存取来完成检索。
为从初始信息映射M0表410直接迁移到所期望信息映射M2表420，可将总信息单元的个别信息单元迁移到不同通道。蛮力方法可需要16次移动以将每一信息单元移动到不同位置。作为蛮力方法的替代方案，信息单元“A”及“h”处于表410及420两者中的相同位置中，因此可不被迁移。因此，通过将信息单元“A”及“h”保持在当前位置中，从初始信息映射M0表410到在清理之后的所期望信息映射M2表420的迁移可减少到14次信息单元移动。
在一些情形中，计算系统可不具有用于执行完全迁移的充足时间或所述计算系统可处于电力节省模式中使得完全迁移为不实际的。因此，图5描绘中间信息映射M1表515，所述中间信息映射M1表515可实现所期望信息映射M2表420中所描绘的X字节深度的益处中的一些益处，而不如所期望信息映射M2表420中所描绘的完全迁移信息单元。图5包含先前已关于图4所描述的元件。那些元件已使用与在图4中相同的参考编号及标记在图5中展示，且共同元件是如先前所描述。因此，为简明起见将不重复对这些元件的详细说明。
图5描绘从初始信息映射M0表410到中间信息映射M1表515的迁移。如所解释，初始信息映射M0表410可对应于具有2X字节深度顺序信息映射的图4的初始信息映射M0表410。中间信息映射M1表515表示具有X字节深度的并行信息映射，所述并行信息映射类似于图4的在清理之后的所期望信息映射M2表420,但不将所有信息单元移动到新位置。举例来说，标有圆圈的字母(例如，“A”、“b”、“c”、“d”、“e”、“f”、“g”及“h”)能够如初始信息映射M0表410中所描绘的保持经存储。从初始信息映射M0表410迁移到中间信息映射M1表515可需要将跨越存储器的8个信息单元重新定位到不同位置，其产生用于存储器存取的如图5中所展示的通道指派。可经由并行存储器存取来存取中间信息映射M1表515的总信息单元中的任一者。即，总信息单元的信息单元处于不同通道中。举例来说，信息单元“B”处于通道CH2中且信息单元“b”处于CH1中。同样，其它信息单元“A”及“C”到“H”中没有一个处于与总信息单元的对应信息单元(即，分别为信息单元“a”及“c”到“h”)相同的通道中。类似于图4的在清理之后的所期望信息映射M2表420，中间信息映射M1表515的并行信息映射可花费比初始信息映射M0表410中所描绘的顺序信息映射少的时间来检索总信息单元。
在一些实施例中，对应于中间信息映射M1表515的地址可对客体操作系统不可见且可由存储器翻译单元(MTU)(例如图2的MTU 240)管理。因此，翻译对应于中间信息映射状态中的信息的逻辑地址可需要额外层级的硬件翻译。所述额外层级的硬件翻译可增加存储器存取操作中的等待时间。因此，为使计算系统让使用中间信息映射M1表515映射的存储器区对软件可见，且消除额外层级的硬件翻译，可执行迁移清理操作以从中间信息映射M1表515转变到图4的所期望信息映射表420。因此，图6描绘通过执行清理操作以从具有X字节深度的中间信息映射M1表515转变到在清理之后的所期望信息映射M2表620(表示信息的所期望信息映射)来完成迁移。图6包含先前已关于图4及5所描述的元件。那些元件已使用与在图4及5中相同的参考编号及标记在图6中展示，且共同元件是如先前所描述。因此，为简明起见将不重复对这些元件的详细说明。
如所解释，初始信息映射M0表410可对应于具有2X字节深度顺序信息映射的图4的初始信息映射M0表410。此外，中间信息映射M1表515可对应于具有X字节深度并行信息映射的图5的中间信息映射M1表515。在清理之后的所期望信息映射M2表620可对应于图4的在清理之后的所期望信息映射M2表420。
在操作中，由于时间及/或电力约束，存储器管理处理器(MMP)(例如，图2的MMP260)或存储器翻译单元(MTU)(例如，图2的MTU 240)可管理从初始信息映射M0表410到中间信息映射M1表515的初始迁移。举例来说，如关于图5所解释，初始迁移需要八次块移动。响应于事件，MMP或MTU可完成从中间信息映射M1表515到在清理之后的所期望信息映射M2表620的迁移。标有圆圈的信息单元(例如，“A”、“E”、“a”、“B”、“C”、“D”及“h”)在从中间信息映射M1表515到在清理之后的所期望信息映射M2表620的迁移期间可不需要移动，且因此，迁移包含九次剩余块移动。可提示MTU起始从中间信息映射M1表515到在清理之后的所期望信息映射M2表620的迁移的事件的实例包含闲置存储器、计算系统切换到执行模式(例如，不再处于电力节省模式中)、当前在受影响存储器装置区上运行清理操作等。虽然图6中所描绘的迁移需要较多总块移动(例如，8+9＝17对16(或14))，但最初移动到中间信息映射M1表515可允许计算系统高效地执行初始迁移，所述初始迁移提供在清理之后的所期望信息映射M2表620的益处且提供将剩余清理操作调度在可限制对计算系统的负面影响的时间的能力。
将了解，从顺序信息映射到图4到6中所描述的并行信息映射的转变也可应用于从并行信息映射到顺序信息映射的转变。即，并行信息映射(例如，M2表620)可迁移到中间信息映射(例如，M1表515)，且接着可执行清理操作以从中间信息映射转变到顺序信息映射(例如，M0表410)，在这时通道深度变得较深(例如，从X字节深度到2X字节深度)。
虽然图4到6描绘仅具有两个个别数据单元的总数据单元，但将了解总数据单元可具有任何数目个个别数据单元。此外，虽然图4到6描绘具有2X深度的顺序数据映射(例如，M0表410)，但将了解顺序数据映射可为任何数目个数据单元深。虽然图4到6个别地描绘顺序数据映射(例如，M0表410)及并行数据映射(例如，M1表515及/或M2表420/620)，但将了解映射方案可包含并行数据映射与顺序数据映射的组合。举例来说，在图4到6的实例中，如果总数据单元被包含四个个别数据单元，那么所述四个数据单元可跨越两个通道而划分，其中每一通道具有两个数据单元的深度。
如参考图4到6所解释，中间信息映射可对软件不可见且可需要额外硬件翻译。图7到9图解说明存取根据中间信息映射所映射的信息及/或存取当前处于迁移操作中的信息。图7图解说明根据本发明的一实施例的包含映射表的存储器翻译单元的框图。存储器翻译单元MTU 700可包含多路复用器760，其经配置以基于来自比较器750的控制信号的值而提供所请求地址RQST ADDR及来自地址扰码表740的地址中的一者作为经映射地址输出MAPPED ADDR。来自比较器750的控制信号的值可基于从映射表705接收的信息。映射表705可包含区/子区表710、旧深度表720及深度表730。MTU 700可对应于图1的MTU 240。
为图解说明，图8描绘划分成区及子区的存储器的存储器映射。表800中所描绘的表的每一行对应于不同区(例如，区0、1、2、3、…、K)。此外，存储器的每一区进一步划分成由表800的列标题(例如，0、1、2、3、…、L)表示的子区。.
在操作中，当新事务进入存储器控制器(例如，图2的存储器控制器226)时，使用RQST ADDR来识别如在图8中的事务以其为目标的存储器图的区。响应于区的识别，从旧深度表720检索与所识别区相关联的相应的旧深度参数且从深度表730检索与所识别区相关联的相应的深度参数。在比较器750处将旧深度参数与深度参数进行比较。响应于旧深度参数匹配深度参数，比较器750将具有第一值的控制信号提供到多路复用器760。响应于接收具有第一值的控制信号，多路复用器760在输出处将RQST ADDR作为MAPPED ADDR提供到解码逻辑，例如TLB。
响应于旧深度参数不匹配深度参数，从区/子区表710检索地址映射的状态及区/子区的状态。区/子区表710的大小可基于由操作系统设置的“深度区”的大小。举例来说，如果整个“深度区”在一个遍次中一起迁移，那么将所述“深度区”视为区。或者，如果“深度区”为大的，那么操作系统可将所述“深度区”划分成子区。区/子区表710中的地址映射的状态可包含旧深度图(M0)、中间信息深度图(M1)或新深度图(M2)。区/子区表710的区/子区的状态可包含：(1)移动在进行中，(2)移动未在进行中，(3)中间状态，及(4)移动完成，例如，新深度图(M2)。
当深度映射改变发生时，响应于存储器控制器(例如，图2的存储器控制器226)被指示移动区/子区中的信息而将所述区/子区状态设置为‘移动在进行中’。基于区/子区状态被设置为‘移动在进行中’状态，存储器控制器可执行使以相应区/子区为目标的事务暂停或完成当前在存储器控制器队列中的信息的事务中的一者。当信息尚未开始被移动时，将区/子区状态设置为‘移动未在进行中’状态，且比较器750经配置以将具有第一值的控制信号提供到多路复用器760。基于具有第一值的控制信号，多路复用器760在输出处提供RQST ADDR作为MAPPED ADDR，且基于旧深度图而解码MAPPED ADDR。
当信息的移动已开始时，将区/子区状态设置为‘中间状态’状态。当区/子区状态被设置为‘中间状态’状态时，比较器750可经配置以将具有第二值的控制信号提供到多路复用器760。基于具有第二值的控制信号，多路复用器760经配置以将来自地址扰码表740的输出作为MAPPED ADDR提供到解码逻辑。地址扰码表740经配置以提供RQST ADDR的翻译(例如，扰码)以允许解码器存取目标资讯的当前位置。基于地址扰码表740的输出的MAPPEDADDR可由解码逻辑解码以确定目标信息的位置。当已完全移动信息时，将区/子区状态设置为‘完全移动’状态，且比较器750经配置以将具有第一值的控制信号提供到多路复用器760。基于具有第一值的控制信号，多路复用器760经配置以在输出处提供RQST ADDR，且基于(新)深度图而解码所述RQST ADDR。操作系统(例如，如关于图2及3所描述的MMH操作系统)及/或存储器翻译单元(MTU)(例如，图2的MTU 240)可控制是否应将区/子区状态设置为‘中间状态’状态或‘移动完成’状态(M2)。
图9描绘根据本发明的实施例的基于初始深度图及中间信息深度图的地址翻译的实例。旧深度图M0表912表示在任何信息移动之前的旧深度图的信息的映射。旧信息映射表910表示基于旧深度图信息单元被存储在存储器中何处。中间深度图M1表917表示信息基于中间信息深度图的映射(例如，在已移动一些信息之后)。中间信息映射表915表示基于中间信息深度图信息条目存储在存储器中何处。初始信息映射表910可对应于图4到6的初始信息映射M0表410。中间信息映射表915可对应于图5到6的中间信息映射M1表515。
在实例性操作中，当根据旧深度图来映射信息时，在MTU处接收对在请求地址4’b0110处的信息“D”920的请求。基于MTU确定旧信息映射表910适用(例如，经由图7中所描绘的逻辑)，MTU可咨询旧深度图M0表912来翻译地址4’b0110 922。基于旧深度图M0表912，MTU可提供指向旧信息映射表910中的信息“D”920的位置的地址4’b0110 922。
此外，当根据中间信息深度图来映射信息时，在MTU处接收对在请求地址4’b0110处的信息“D”920的请求。基于MTU确定中间信息映射表915适用，MTU可咨询中间信息深度图M1表917来翻译地址4’b0110。基于中间信息深度图M1表917，MTU可提供指向中间信息映射表915中的信息“D”920的位置的地址4’b1100 924。
所属领域的技术人员将进一步了解结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、由处理器执行的计算机软件或两者的组合。各种说明性组件、块、配置、模块、电路及步骤已大体按照其功能性在上文进行描述。虽然所属领域的技术人员可针对每一特定应用以变化的方式实施所描述功能性，但不应将此些实施方案决策解释为导致背离本发明的范围。
提供所揭示实施例的前述说明以使所属领域的技术人员能够制作或使用所揭示的实施例。所属领域的技术人员将易于明了对这些实施例的各种修改，且本文中所定义的原理可在不背离本发明的范围的情况下应用于其它实施例。因此，本发明并不打算限于本文中所展示的实施例，而是将被赋予与如先前所描述的原理及新颖特征相一致的可能的最宽广范围。

Claims (25)

1.一种设备，其包括：
处理单元，其经配置以运行操作系统；
存储器，其耦合到所述处理单元，所述存储器经配置以经由存储器总线与所述处理单元通信；及
存储器翻译单元MTU，其经配置以管理存储于所述存储器处的信息迁移，所述MTU进一步经配置以通过维持映射表而在存储于所述存储器处的所述信息从第一深度图到第二深度图的所述迁移期间支持所述存储器的中间深度图。
2.根据权利要求1所述的设备，其中所述MTU进一步包括所述映射表。
3.根据权利要求1所述的设备，其中所述MTU进一步包括具有所述映射表的数据的高速缓冲存储器，且其中所述存储器进一步包括所述映射表。
4.根据权利要求1所述的设备，其中所述MTU进一步包括经配置以维持及更新所述存储器的配置的配置与命令信息单元。
5.根据权利要求4所述的设备，其中所述配置与命令信息单元经配置以维持及更新所述存储器的配置包括：维持及更新所述存储器的频率、所述存储器的刷新周期、所述存储器的多电平单元MLC模式、存储器通道地址深度映射中的至少一者，或其组合。
6.一种设备，其包括：
存储器，其经配置以存储信息；及
处理单元，其经配置以运行操作系统，所述处理单元经配置以管理所述存储器的信息深度映射，其中响应于将存储于所述存储器的存储空间处的信息从第一信息深度图迁移到第二信息深度图的请求，所述处理单元经配置以将存储于存储器的所述存储空间处的所述信息迁移到中间信息深度图，其中所述第一信息深度图具有第一信息深度，其中所述第二信息深度图及所述中间信息深度图各自具有第二信息深度。
7.根据权利要求6所述的设备，其中所述处理单元进一步经配置以基于事件来起始清理操作以转变到所述第二信息深度图。
8.根据权利要求6所述的设备，其进一步包括经配置以在存储于所述存储器的所述存储空间处的所述信息从所述第一信息深度图到所述中间信息深度图的迁移期间管理地址映射的存储器翻译单元。
9.根据权利要求6所述的设备，其中所述第一信息深度图为顺序深度图，且其中所述第二信息深度图及所述中间信息深度图各自为并行深度图、顺序深度图中的一者，或其组合。
10.根据权利要求6所述的设备，其中所述处理单元为自适应存储器控制器的存储器管理处理单元。
11.一种设备，其包括：
存储器，其经配置以存储信息，其中所述存储器的存储空间配置有两个或两个以上信息深度图；及
存储器翻译单元MTU，其经配置以通过维持映射表而在存储于所述存储器处的所述信息从所述两个或两个以上信息深度图中的第一信息深度图到所述两个或两个以上信息深度图中的第二信息深度图的迁移期间支持所述存储器的中间深度图，其中所述MTU进一步经配置以基于所述映射表而将与存储器存取请求的所请求地址相关联的经映射地址提供到所述存储器。
12.根据权利要求11所述的设备，其中所述映射表包括旧深度图表、新深度图表或区/子区表中的至少一者。
13.根据权利要求11所述的设备，其中所述MTU进一步包括比较器，所述比较器经配置以基于所述映射表中的数据的比较而提供具有值的控制信号，其中所述映射表中的所述数据对应于与逻辑地址相关联的所述存储器的区。
14.根据权利要求13所述的设备，其中所述MTU进一步包括地址加扰器，所述地址加扰器经配置以基于地址映射翻译所述所请求地址来产生经翻译的所请求地址。
15.根据权利要求14所述的设备，其中所述MTU进一步包括多路复用器，所述多路复用器经配置以基于来自所述比较器的所述控制信号的值而提供选自所述所请求地址或所述经翻译的所请求地址中的一者的所述经映射地址。
16.一种方法，其包括：
在计算系统的处理单元处，接收将所述计算系统的存储器的部分从第一信息深度图移动到第二信息深度图的请求，其中所述第一信息深度图具有第一信息深度，且所述第二信息深度图具有第二信息深度；
响应于所述请求而确定所述计算系统是否具有充足资源来执行所述从所述第一信息深度图移动到所述第二信息深度图；及
基于所述计算系统不具有充足资源来执行所述从所述第一信息深度图移动到所述第二信息深度图的确定，而将来自所述处理单元的命令提供到所述存储器以执行所述存储器的所述部分从所述第一信息深度图到中间信息深度图的迁移，其中所述中间信息深度图具有所述第二信息深度。
17.根据权利要求16所述的方法，其进一步包括响应于事件而将来自所述处理单元的命令提供到所述存储器以执行清理操作，以从所述中间信息深度图转变到所述第二信息深度图。
18.根据权利要求17所述的方法，其中从所述第一信息深度图迁移到所述中间信息深度图需要第一移动计数，且其中从所述第一信息深度图直接迁移到所述第二信息深度图需要第二移动计数。
19.根据权利要求17所述的方法，其中所述事件包括以下各项中的至少一者：闲置存储器、所述计算系统切换到执行模式、所述计算系统正在所述存储器的所述部分上运行清理操作，或其组合。
20.根据权利要求16所述的方法，其中所述确定所述计算系统不具有充足资源来执行所述从所述第一信息深度图移动到所述第二信息深度图是基于所述计算系统处于电力节省模式中。
21.一种方法，其包括：
在存储器翻译单元处接收存储器存取请求，所述存储器存取请求包含所请求地址；
确定与所述所请求地址相关联的存储器的区的映射状态；及
将经映射地址提供到所述存储器，其中所述经映射地址是基于与所述所请求地址相关联的所述存储器的所述区的所述状态而从所述所请求地址或经翻译的所请求地址中的一者选择的。
22.根据权利要求21所述的方法，其中确定与所述所请求地址相关联的存储器的区的映射状态包括：
将与所述区相关联的旧深度图表中的条目和与所述区相关联的深度图表中的条目进行比较；及
响应于所述旧深度图表的所述条目匹配所述深度图表的所述条目，提供所述所请求地址作为所述经映射地址。
23.根据权利要求22所述的方法，其进一步包括响应于所述旧深度图表的所述条目与所述深度图表的所述条目不匹配而：
从区/子区表确定所述区的状态；及
响应于所述区/子区表指示中间经映射状态，提供所述经翻译的所请求地址作为所述经映射地址。
24.根据权利要求21所述的方法，其进一步包括响应于所述区/子区表指示移动在所述区中未在进行中而将所述所请求地址提供到所述存储器，以使用所述旧深度图表来解码。
25.根据权利要求21所述的方法，其进一步包括响应于所述区/子区表指示移动在所述区中完成而将所述所请求地址提供到所述存储器，以使用所述深度图表来解码。
CN201810479709.2A 2013-03-15 2014-02-28 用于存储器的自适应控制的设备及方法 Active CN108647153B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361799731P 2013-03-15 2013-03-15
US61/799,731 2013-03-15
US13/911,797 2013-06-06
US13/911,797 US10042750B2 (en) 2013-03-15 2013-06-06 Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
PCT/US2014/019396 WO2014149538A1 (en) 2013-03-15 2014-02-28 Apparatuses and methods for adaptive control of memory
CN201480015708.2A CN105103144B (zh) 2013-03-15 2014-02-28 用于存储器的自适应控制的设备及方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480015708.2A Division CN105103144B (zh) 2013-03-15 2014-02-28 用于存储器的自适应控制的设备及方法

Publications (2)

Publication Number Publication Date
CN108647153A true CN108647153A (zh) 2018-10-12
CN108647153B CN108647153B (zh) 2023-03-28

Family

ID=51533830

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480015708.2A Active CN105103144B (zh) 2013-03-15 2014-02-28 用于存储器的自适应控制的设备及方法
CN201810479709.2A Active CN108647153B (zh) 2013-03-15 2014-02-28 用于存储器的自适应控制的设备及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480015708.2A Active CN105103144B (zh) 2013-03-15 2014-02-28 用于存储器的自适应控制的设备及方法

Country Status (6)

Country Link
US (3) US10042750B2 (zh)
EP (1) EP2972913B1 (zh)
KR (1) KR101894132B1 (zh)
CN (2) CN105103144B (zh)
TW (1) TWI537815B (zh)
WO (1) WO2014149538A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111078129A (zh) * 2018-10-18 2020-04-28 爱思开海力士有限公司 存储器系统及其操作方法
CN111199761A (zh) * 2018-11-19 2020-05-26 美光科技公司 数据迁移动态随机存取存储器
CN113129797A (zh) * 2019-12-31 2021-07-16 美光科技公司 电子装置的动态屏幕刷新速率
US11163473B2 (en) 2018-11-19 2021-11-02 Micron Technology, Inc. Systems, devices, techniques, and methods for data migration
US11182090B2 (en) 2018-11-19 2021-11-23 Micron Technology, Inc. Systems, devices, and methods for data migration
US11256437B2 (en) 2018-11-19 2022-02-22 Micron Technology, Inc. Data migration for memory operation

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10042750B2 (en) * 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
US9063667B2 (en) * 2013-08-13 2015-06-23 Utah State University Dynamic memory relocation
US10235053B1 (en) * 2014-03-31 2019-03-19 Emc Corporation Method and system for using host driver for flexible allocation fast-sideways data movements
US9996390B2 (en) * 2014-06-10 2018-06-12 Samsung Electronics Co., Ltd. Method and system for performing adaptive context switching
US10318153B2 (en) * 2014-12-19 2019-06-11 Advanced Micro Devices, Inc. Techniques for changing management modes of multilevel memory hierarchy
CN104572483B (zh) * 2015-01-04 2018-01-16 华为技术有限公司 动态内存管理装置及方法
CN106294192B (zh) * 2015-05-26 2020-01-31 龙芯中科技术有限公司 内存分配方法、内存分配装置及服务器
US9626229B1 (en) 2016-01-07 2017-04-18 International Business Machines Corporation Processor performance monitoring unit synchronization
US10776272B2 (en) 2016-03-02 2020-09-15 Mellanox Technologies, Ltd. Control of persistent memory via a computer bus
US10922137B2 (en) * 2016-04-27 2021-02-16 Hewlett Packard Enterprise Development Lp Dynamic thread mapping
US10917477B2 (en) * 2016-05-25 2021-02-09 Samsung Electronics Co., Ltd. Method and apparatus for MMT integration in CDN
KR102519390B1 (ko) * 2016-11-10 2023-04-06 에스케이텔레콤 주식회사 캐시 장치, 상기 캐시 장치에서의 mmt 컨텐츠 전송 방법
KR20180061557A (ko) 2016-11-29 2018-06-08 삼성전자주식회사 컨트롤러 및 컨트롤러와 불휘발성 메모리 장치들을 포함하는 스토리지 장치
US10649943B2 (en) * 2017-05-26 2020-05-12 Dell Products, L.P. System and method for I/O aware processor configuration
KR102500618B1 (ko) * 2017-12-12 2023-02-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10679698B2 (en) * 2018-03-28 2020-06-09 Intel Corporation Memory preset adjustment based on adaptive calibration
US10725690B2 (en) * 2018-05-18 2020-07-28 Intel Corporation Non-volatile memory cloning with hardware copy-on-write support
TWI661302B (zh) * 2018-06-25 2019-06-01 慧榮科技股份有限公司 實體儲存對照表產生裝置及方法以及電腦程式產品
CN110633225B (zh) * 2018-06-25 2022-11-15 慧荣科技股份有限公司 实体存储对照表产生装置及方法
TWI705329B (zh) * 2018-06-25 2020-09-21 慧榮科技股份有限公司 實體儲存對照表產生裝置及方法以及電腦程式產品
US10977198B2 (en) * 2018-09-12 2021-04-13 Micron Technology, Inc. Hybrid memory system interface
KR20200034499A (ko) * 2018-09-21 2020-03-31 삼성전자주식회사 메모리 장치와 통신하는 데이터 처리 장치 및 방법
CN110990175B (zh) 2018-10-03 2023-03-14 慧荣科技股份有限公司 错误处置方法以及数据存储装置及其控制器
CN110989918B (zh) 2018-10-03 2023-03-28 慧荣科技股份有限公司 写入控制方法以及数据存储装置及其控制器
TWI684988B (zh) * 2018-10-03 2020-02-11 慧榮科技股份有限公司 錯誤處置方法以及資料儲存裝置及其控制器
KR20200069905A (ko) 2018-12-07 2020-06-17 삼성전자주식회사 스토리지 시스템 및 스토리지 시스템의 동작 방법
US11561834B2 (en) * 2019-01-16 2023-01-24 Rambus Inc. Methods and systems for adaptive memory-resource management
CN111679785A (zh) * 2019-03-11 2020-09-18 三星电子株式会社 用于处理操作的存储器装置及其操作方法、数据处理系统
US11094371B2 (en) 2019-03-11 2021-08-17 Samsung Electronics Co., Ltd. Memory device for processing operation and method of operating the same
DE102020105628A1 (de) 2019-03-11 2020-09-17 Samsung Electronics Co., Ltd. Verfahren zur Durchführung interner Verarbeitungsvorgänge mit vordefinierter Protokollschnittstelle einer Speichervorrichtung
US10915252B2 (en) * 2019-05-14 2021-02-09 Vmware, Inc. System and method for managing a group of storage devices using their wear levels and a target wearing profile
CN110618953B (zh) * 2019-08-13 2020-12-08 合肥格易集成电路有限公司 一种存储器和存储器系统
US11294757B2 (en) * 2019-12-17 2022-04-05 Arteris, Inc. System and method for advanced detection of failures in a network-on-chip
CN111813709B (zh) * 2020-07-21 2023-08-08 北京计算机技术及应用研究所 一种基于fpga存算一体架构的高速并行存储方法
KR20220017319A (ko) * 2020-08-04 2022-02-11 삼성전자주식회사 메모리 보호 방법 및 전자 장치
US11327909B1 (en) 2020-10-26 2022-05-10 Mellanox Technologies, Ltd. System for improving input / output performance
US11914864B2 (en) 2021-07-01 2024-02-27 Samsung Electronics Co., Ltd. Storage device and method of data management on a storage device
KR102514268B1 (ko) 2021-07-14 2023-03-24 연세대학교 산학협력단 데이터 마이그레이션 정책 스위칭 방법 및 장치
US11609700B2 (en) 2021-08-11 2023-03-21 Mellanox Technologies, Ltd. Pacing in a storage sub-system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623627A (en) * 1993-12-09 1997-04-22 Advanced Micro Devices, Inc. Computer memory architecture including a replacement cache
US5872902A (en) * 1993-05-28 1999-02-16 Nihon Unisys, Ltd. Method and apparatus for rendering of fractional pixel lists for anti-aliasing and transparency
CN101526882A (zh) * 2008-03-03 2009-09-09 中兴通讯股份有限公司 独立磁盘冗余阵列子系统中逻辑单元重建的方法及装置
CN101589374A (zh) * 2007-01-24 2009-11-25 高通股份有限公司 用于在处理器中设置高速缓存策略的方法和设备
US7647329B1 (en) * 2005-12-29 2010-01-12 Amazon Technologies, Inc. Keymap service architecture for a distributed storage system
US20110153908A1 (en) * 2009-12-23 2011-06-23 Intel Corporation Adaptive address mapping with dynamic runtime memory mapping selection
CN102272745A (zh) * 2009-01-08 2011-12-07 美光科技公司 存储器系统控制器
CN102495920A (zh) * 2011-11-21 2012-06-13 南京中兴特种软件有限责任公司 一种FPGA用基于PCIe的集成化逻辑分析模块

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0643852B1 (en) 1992-06-04 1996-10-16 Cabletron Systems, Inc. Adaptive memory controller
US6556952B1 (en) * 2000-05-04 2003-04-29 Advanced Micro Devices, Inc. Performance monitoring and optimizing of controller parameters
US6754117B2 (en) 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7356665B2 (en) 2003-12-17 2008-04-08 International Business Machines Corporation Method and system for machine memory power and availability management in a processing system supporting multiple virtual machines
US7216196B2 (en) 2003-12-29 2007-05-08 Micron Technology, Inc. Memory hub and method for memory system performance monitoring
US7500244B2 (en) 2004-06-30 2009-03-03 Intel Corporation Adaptive algorithm for selecting a virtualization algorithm in virtual machine environments
BRPI0510494B8 (pt) * 2004-07-12 2022-06-28 Kk Toshiba Toshiba Corporation Dispositivo de armazenagem e aparelho hospedeiro
US8122193B2 (en) * 2004-12-21 2012-02-21 Samsung Electronics Co., Ltd. Storage device and user device including the same
JP2007199841A (ja) * 2006-01-24 2007-08-09 Seiko Epson Corp 電子機器のコントローラ、バス制御装置
US7966500B2 (en) 2006-02-21 2011-06-21 Jeremiah Emmett Martilik Remote connecting and shielding power supply system
TWI463321B (zh) 2007-01-10 2014-12-01 Mobile Semiconductor Corp 用於改善外部計算裝置效能的調適性記憶體系統
US8156492B2 (en) 2007-09-07 2012-04-10 Oracle International Corporation System and method to improve memory usage in virtual machines running as hypervisor guests
TWI397912B (zh) * 2008-02-13 2013-06-01 Genesys Logic Inc 調整存取效能的快閃記憶體儲存裝置
US8281061B2 (en) * 2008-03-31 2012-10-02 Micron Technology, Inc. Data conditioning to improve flash memory reliability
US8127086B2 (en) * 2008-06-06 2012-02-28 International Business Machines Corporation Transparent hypervisor pinning of critical memory areas in a shared memory partition data processing system
US20090307175A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Parallel pattern matching on multiple input streams in a data processing system
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US8281074B2 (en) 2008-10-07 2012-10-02 Micron Technology, Inc. Interface device for memory in a stack, storage devices and a processor
US8891298B2 (en) * 2011-07-19 2014-11-18 Greenthread, Llc Lifetime mixed level non-volatile memory system
US8407400B2 (en) * 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US8032804B2 (en) 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system
US9105323B2 (en) 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
US8127185B2 (en) 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
WO2010097065A1 (de) * 2009-02-26 2010-09-02 Hyperstone Gmbh Verfahren zur verwaltung von flashspeichern mit gemischten speichertypen
US8266503B2 (en) * 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8018752B2 (en) 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
US20100332922A1 (en) * 2009-06-30 2010-12-30 Mediatek Inc. Method for managing device and solid state disk drive utilizing the same
US8873375B2 (en) 2009-07-22 2014-10-28 Broadcom Corporation Method and system for fault tolerance and resilience for virtualized machines in a network
KR20110046243A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 사용자 장치 및 그것의 맵핑 데이터 관리 방법
US9026767B2 (en) * 2009-12-23 2015-05-05 Intel Corporation Adaptive address mapping with dynamic runtime memory mapping selection
US8327225B2 (en) 2010-01-04 2012-12-04 Micron Technology, Inc. Error correction in a stacked memory
US20110320751A1 (en) 2010-06-25 2011-12-29 Qualcomm Incorporated Dynamic Interleaving Of Multi-Channel Memory
US8464135B2 (en) * 2010-07-13 2013-06-11 Sandisk Technologies Inc. Adaptive flash interface
JP2012033002A (ja) * 2010-07-30 2012-02-16 Toshiba Corp メモリ管理装置およびメモリ管理方法
US8595463B2 (en) 2010-09-15 2013-11-26 International Business Machines Corporation Memory architecture with policy based data storage
US8468289B2 (en) 2010-10-22 2013-06-18 International Business Machines Corporation Dynamic memory affinity reallocation after partition migration
US9405700B2 (en) 2010-11-04 2016-08-02 Sonics, Inc. Methods and apparatus for virtualization in an integrated circuit
US8775725B2 (en) * 2010-12-06 2014-07-08 Intel Corporation Memory device refresh commands on the fly
US20120173843A1 (en) * 2011-01-04 2012-07-05 Kamdar Chetan C Translation look-aside buffer including hazard state
US8892844B2 (en) * 2011-03-07 2014-11-18 Micron Technology, Inc. Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US9588883B2 (en) * 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
US9176862B2 (en) * 2011-12-29 2015-11-03 Sandisk Technologies Inc. SLC-MLC wear balancing
KR20130078455A (ko) * 2011-12-30 2013-07-10 삼성전자주식회사 메모리 특성 정보를 저장하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 동작방법
US9086957B2 (en) * 2012-08-02 2015-07-21 International Business Machines Corporation Requesting a memory space by a memory controller
US9183057B2 (en) 2013-01-21 2015-11-10 Micron Technology, Inc. Systems and methods for accessing memory
US10042750B2 (en) 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872902A (en) * 1993-05-28 1999-02-16 Nihon Unisys, Ltd. Method and apparatus for rendering of fractional pixel lists for anti-aliasing and transparency
US5623627A (en) * 1993-12-09 1997-04-22 Advanced Micro Devices, Inc. Computer memory architecture including a replacement cache
US7647329B1 (en) * 2005-12-29 2010-01-12 Amazon Technologies, Inc. Keymap service architecture for a distributed storage system
CN101589374A (zh) * 2007-01-24 2009-11-25 高通股份有限公司 用于在处理器中设置高速缓存策略的方法和设备
CN101526882A (zh) * 2008-03-03 2009-09-09 中兴通讯股份有限公司 独立磁盘冗余阵列子系统中逻辑单元重建的方法及装置
CN102272745A (zh) * 2009-01-08 2011-12-07 美光科技公司 存储器系统控制器
US20110153908A1 (en) * 2009-12-23 2011-06-23 Intel Corporation Adaptive address mapping with dynamic runtime memory mapping selection
CN102495920A (zh) * 2011-11-21 2012-06-13 南京中兴特种软件有限责任公司 一种FPGA用基于PCIe的集成化逻辑分析模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
唐遇星: "面向动态二进制翻译的动态优化和微处理器体系结构支撑技术研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111078129A (zh) * 2018-10-18 2020-04-28 爱思开海力士有限公司 存储器系统及其操作方法
CN111199761A (zh) * 2018-11-19 2020-05-26 美光科技公司 数据迁移动态随机存取存储器
US11163473B2 (en) 2018-11-19 2021-11-02 Micron Technology, Inc. Systems, devices, techniques, and methods for data migration
US11182090B2 (en) 2018-11-19 2021-11-23 Micron Technology, Inc. Systems, devices, and methods for data migration
US11256437B2 (en) 2018-11-19 2022-02-22 Micron Technology, Inc. Data migration for memory operation
US11442648B2 (en) 2018-11-19 2022-09-13 Micron Technology, Inc. Data migration dynamic random access memory
US11709613B2 (en) 2018-11-19 2023-07-25 Micron Technology, Inc. Data migration for memory operation
US11782626B2 (en) 2018-11-19 2023-10-10 Micron Technology, Inc. Systems, devices, techniques, and methods for data migration
US11853578B2 (en) 2018-11-19 2023-12-26 Micron Technology, Inc. Systems, devices, and methods for data migration
CN113129797A (zh) * 2019-12-31 2021-07-16 美光科技公司 电子装置的动态屏幕刷新速率

Also Published As

Publication number Publication date
CN105103144B (zh) 2018-06-12
US11625321B2 (en) 2023-04-11
EP2972913B1 (en) 2018-12-19
CN108647153B (zh) 2023-03-28
KR101894132B1 (ko) 2018-08-31
US10042750B2 (en) 2018-08-07
US10817412B2 (en) 2020-10-27
KR20150128957A (ko) 2015-11-18
TW201502973A (zh) 2015-01-16
CN105103144A (zh) 2015-11-25
US20210042219A1 (en) 2021-02-11
EP2972913A1 (en) 2016-01-20
US20180322039A1 (en) 2018-11-08
EP2972913A4 (en) 2017-01-11
US20140281149A1 (en) 2014-09-18
WO2014149538A1 (en) 2014-09-25
TWI537815B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
CN105103144B (zh) 用于存储器的自适应控制的设备及方法
US10339047B2 (en) Allocating and configuring persistent memory
EP2851807B1 (en) Method and system for supporting resource isolation under multi-core architecture
JP6097444B2 (ja) メモリシステムの温度情報に基づくメモリシステム管理のためのシステム及び方法
US9430388B2 (en) Scheduler, multi-core processor system, and scheduling method
US8627040B2 (en) Processor-bus-connected flash storage paging device using a virtual memory mapping table and page faults
US10282292B2 (en) Cluster-based migration in a multi-level memory hierarchy
US10909072B2 (en) Key value store snapshot in a distributed memory object architecture
US9858191B2 (en) Electronic system with data management mechanism and method of operation thereof
US7085907B2 (en) Dynamic reconfiguration of memory in a multi-cluster storage control unit
US9569381B2 (en) Scheduler for memory
US9792209B2 (en) Method and apparatus for cache memory data processing
TWI705324B (zh) 動態地分配和優化電力資源的方法及系統、以及非暫態性機器可讀媒體
US20160371082A1 (en) Instruction context switching
CN112654965A (zh) 动态模块的外部分页和交换
US20090320036A1 (en) File System Object Node Management
CN116710886A (zh) 精简配置的分离式存储器中的页面调度
US20190370060A1 (en) Multi-processor system, multi-core processing device, and method of operating the same
WO2020024589A1 (en) Key value store snapshot in a distributed memory object architecture
KR20210058609A (ko) Numa 시스템에서 메모리 버스에 연결하여 사용하는 저장장치의 할당 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant