CN113454721A - 存储器装置的刷新速率控制 - Google Patents

存储器装置的刷新速率控制 Download PDF

Info

Publication number
CN113454721A
CN113454721A CN202080013271.4A CN202080013271A CN113454721A CN 113454721 A CN113454721 A CN 113454721A CN 202080013271 A CN202080013271 A CN 202080013271A CN 113454721 A CN113454721 A CN 113454721A
Authority
CN
China
Prior art keywords
refresh
memory
memory array
memory device
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080013271.4A
Other languages
English (en)
Other versions
CN113454721B (zh
Inventor
S·E·谢弗
A·P·贝姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113454721A publication Critical patent/CN113454721A/zh
Application granted granted Critical
Publication of CN113454721B publication Critical patent/CN113454721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

描述了用于存储器装置的刷新速率控制的方法、系统和装置。举例来说，可根据例如刷新速率的第一组刷新参数刷新存储器装置的存储器阵列。所述存储器装置可检测所述存储器装置处与数据完整性降低相关联的事件。在一些情况下，所述事件可与所述存储器装置的温度、在所述存储器装置处检测到的电压电平、所述存储器装置处的错误事件等等相关联。作为检测到所述事件的结果，所述存储器装置可调适所述一组刷新参数中的一或多个，例如增大所述存储器阵列的所述刷新速率。在一些情况下，所述存储器装置可通过增加在刷新操作期间刷新的所述存储器阵列的行的数量、减小刷新操作之间的周期性或同时进行这两种操作来调适所述一组刷新参数。

Description

存储器装置的刷新速率控制
交叉引用
本专利申请要求沙佛(Schaefer)等人在2020年2月10日申请的标题为“存储器装置的刷新速率控制(REFRESH RATE CONTROL FOR A MEMORY DEVICE)”的第16/786,725号美国专利申请和沙佛等人在2019年2月12日申请的标题为“存储器装置的刷新速率控制(REFRESH RATE CONTROL FOR A MEMORY DEVICE)”的第62/804,469号美国临时专利申请的优先权，所述申请中的每一篇均转让给本受让人并且均明确地以全文引用的方式并入本文中。
背景技术
下文大体上涉及存储器系统，且更具体来说，涉及存储器装置的刷新速率控制。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为了存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可对存储器装置中的状态进行写入或编程。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如SRAM、DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。
对于一些类型的存储器(例如，DRAM、其它易失性存储器)，可偶尔(例如，周期性地)刷新由存储器单元存储的逻辑状态。此外，在一些情况下，所存储的数据可在不刷新的情况下维持数据完整性的时间量可与存储器装置的其它参数有关。一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、提高可靠性、提高数据完整性、降低功率消耗或降低制造成本，以及其它度量。
附图说明
图1说明支持支持如本文中所公开的存储器装置的刷新速率控制的系统的实例。
图2说明支持如本文中所公开的存储器装置的刷新速率控制的存储器裸片的实例。
图3说明支持如本文中所公开的存储器装置的刷新速率控制的系统的实例。
图4到6说明支持如本文中所公开的存储器装置的刷新速率控制的过程流的实例。
图7展示支持如本文中所公开的存储器装置的刷新速率控制的装置的框图。
图8到11展示说明支持如本文中所公开的存储器装置的刷新速率控制的一或多种方法的流程图。
具体实施方式
存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备例如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车辆的电子组件等等。在一些情况下，支持某些实施方案(例如，机动车辆，在一些情况下具有自主或半自主驾驶能力)的应用的存储器装置可能受制于增加的可靠性约束。因而，用于一些应用的存储器装置(例如，DRAM)可预期以受制于相对较高的行业标准或规范的可靠性(例如，较高可靠性约束)进行操作。
例如动态存储器单元等一些存储器单元可能随时间展现所存储的逻辑状态的劣化(丢失)。举例来说，在电容性存储元件例如由于电荷从电容器泄漏而损失一定量的存储电荷的情况下，利用电容性存储元件的存储器单元(例如，DRAM存储器单元)可能会丢失所存储状态或使所存储状态变为不同状态。在没有干预的情况下，例如在不通过重写存储器单元(例如，对电容性存储元件再充电)刷新逻辑状态的情况下，由存储器单元存储的逻辑状态可能会丢失或损坏。一个解决方案是例如通过将在存储器单元被刷新时由存储器单元存储的逻辑值写入到阵列中的每一存储器单元来时常(例如，以周期性间隔)刷新(重写)存储器阵列。存储器阵列的期望刷新速率可取决于多种因素，包含阵列中的存储器单元的劣化(例如，泄漏)速率和阵列的可靠性准则或约束。在一些情况(例如，汽车应用)中，可能需要提高存储器阵列的可靠性(例如，针对关键安全功能)。另外或替代地，劣化速率可基于存储器阵列的一或多个操作条件而变化。举例来说，DRAM存储器单元的泄漏速率可随着温度而增大，且汽车应用可能会使存储器阵列经历恶劣(例如，高)温度。在另一实例中，如果存储器装置的电压条件变化(例如，电源电压减小)，那么DRAM存储器单元的泄漏速率可增大。
描述了用于存储器装置的刷新速率控制的技术。举例来说，存储器装置可检测存储器装置处可与数据完整性降低相关联的事件。因此，存储器装置可确定调整存储器阵列的刷新速率以保持数据完整性。存储器装置可增加响应于从主机装置接收到每一刷新命令而刷新的行(例如，存储器阵列的一或多个物理行处的存储器单元)的数量。举例来说，为了将刷新速率增大两(2)倍，存储器装置可将响应于单个刷新命令而刷新的存储器阵列行的数量加倍。另外或替代地，存储器装置可调整定时参数。举例来说，为了增大存储器阵列的刷新速率，存储器装置可减小刷新操作的周期性。
下文参考图1到3在存储器系统和存储器装置的上下文中进一步描述本公开的特征。接着参考图4到6在过程流的上下文中描述本公开的特征。参考图7到11中涉及可配置错误校正模式的设备图和流程图进一步说明并描述本公开的这些和其它特征。
图1说明根据本文中所公开的方面的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是经配置以存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100经配置以用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少若干部分可以是主机装置的实例。此类主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等等。在一些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可被称为主机或主机装置。在一些实例中，系统100是图形卡。
在一些情况下，存储器装置110可以是经配置以与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与至少一种或多种不同类型的系统100合作。系统100的组件与存储器装置110之间的传信可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟传信和同步、定时约定和/或其它因素。
存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100经由外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所需或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可以被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子连通。
处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或用于此类装置的接口，其可集成到系统100中或与所述系统集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或专门的图形端口。外围组件130可为所属领域的技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入145或输出150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与所述系统集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入145可以是经由一或多个外围组件130与系统100介接的外围设备，或可以由I/O控制器135管理。
输出150可表示在系统100外部的装置或信号，其经配置以从系统100或其任何组件接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或到印刷电路板上的另一处理器的连接等。在一些情况下，输出150可以是经由一或多个外围组件130与系统100介接的外围设备，或可以由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路系统构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
存储器装置110可以是二维(2D)存储器单元阵列的实例，或可以是三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠或彼此紧邻堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可被称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，二连、三连、四连、五连、六连、七连、八连)。与单个2D存储器装置相比，这可增加可定位在衬底上的存储器单元的数量，这继而可降低生产成本或提高存储器阵列的性能，或两者皆有。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可经配置以接收、传输或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或接收指示存储器装置110将向系统100的组件(例如，处理器120)提供存储于存储器裸片160中的某些数据的读取命令。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文中所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制信号及将信号传输到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等等。
在一些情况下，存储在存储器阵列170处的数据可能被损坏。数据损坏可指代数据的无意变化，且因此可指代由一或多个存储器单元存储的数据(例如，从逻辑一(1)到逻辑零(0)，或者反过来)的非预期变化。位值与其原始和预期值的偏差可被称为错误、位错误或数据错误。装置存储器控制器155或本地存储器控制器165可经配置以在内部检测且在至少一些情况下校正(修复)此类数据损坏或错误，且进而在损坏之前如所预期的那样恢复数据。举例来说，作为写入操作的部分，装置存储器控制器155或本地存储器控制器165可产生一或多个错误检测码字并将那些码字与从主机装置接收的数据一起存储在存储器单元阵列中。在执行读取操作以检索数据后，装置存储器控制器155或本地存储器控制器165还可检索错误检测码字且执行错误检测或错误校正操作以修复某些错误和/或检测数据中可能已由存储器装置引入的某些错误。此类错误检测及校正可依赖于包含一或多个错误校正码(ECC)(例如，汉明码)的错误检测信息。
装置存储器控制器155或本地存储器控制器165可经配置以采用用于存储器装置110的刷新速率控制的技术。存储器装置110可刷新每一存储器阵列170，其中根据刷新速率刷新存储器阵列170内的存储器单元中的每一个。在一些情况下，装置存储器控制器155或本地存储器控制器165可检测事件(例如，极端温度、不适当的电压供应)。事件可与数据完整性降低相关联。装置存储器控制器155或本地存储器控制器165可基于检测到的事件而确定相应地调整刷新速率(例如，增大刷新速率)以便保持数据完整性。
(例如，存储器裸片160本地的)本地存储器控制器165可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可经配置以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的传送。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可能不需要知道存储器装置的操作细节。在一些情况下，外部存储器控制器105可以是GPU的实例。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含产生公共(源)数据时钟信号的公共数据时钟。
在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120及存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在所述处理器中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当信道的部分。
在一些情况下，端子的引脚或衬垫可以是信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，在存储器装置110或其组件内部，例如在存储器裸片160内部的信号路径)，所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115(及相关联的信号路径及端子)可专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道且因此可包含多个单独的信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。经由信道传送的信号可使用双数据速率(DDR)传信。举例来说，信号的一些符号可记录在时钟信号的上升沿上，且信号的其它符号可记录在时钟信号的下降沿上。经由信道传送的信号可使用单数据速率(SDR)传信。举例来说，对于每一时钟循环，可记录信号的一个符号。
在一些情况下，信道115可包含一或多个命令及地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所需数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA信道186可包含任何数量的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每个时钟信号可经配置以在高状态与低状态之间振荡，且协调外部存储器控制器105及存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下，时钟信号可以是单端的。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可以由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。举例来说，数据信道190可传送将写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传送可使用多种不同调制方案(例如，NRZ、PAM4)进行调制的信号。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。
在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供一般用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK也可以被称为数据时钟信号WCK。WCK信道可经配置以在外部存储器控制器105与存储器装置110之间传送共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可以是差分输出(例如，WCK_t信号和WCK_c信号)，并且WCK信道的信号路径可以相应地予以配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可以由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。
在一些情况下，其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可经配置以传送错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。
信道115可使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可以至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
可以使用各种不同的调制方案来调制在信道115上传送的信号。在一些情况下，可使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可以是M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可经配置以表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如，PAM2)的脉冲幅度调制(PAM)等等。
在一些情况下，可使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可经配置以表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等。多符号信号或PAM4信号可以是使用包含用以对多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案及符号可替代地被称为非二进制、多位或高阶调制方案和符号。
图2说明根据本文中所公开的各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些情况下，存储器裸片200可以被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多电平存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可将表示可编程状态的电荷存储在电容器中。DRAM架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件也是可能的。举例来说，可使用非线性介电材料。
可通过激活或选择例如字线210和/或数字线215等存取线而在对存储器单元205执行例如读取和写入等操作。在一些情况下，数字线215也可被称为位线。对存取线、字线和数字线或其类似物的引用可互换，且不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。
存储器裸片200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。
可经由行解码器220或列解码器225来控制对存储器单元205的存取。举例来说，行解码器220可以从本地存储器控制器260接收行地址，且基于所接收的行地址而激活字线210。列解码器225可从本地存储器控制器260接收列地址，且可基于所接收的列地址而激活数字线215。举例来说，存储器裸片200可包含标记为WL_1至WL_M的多个字线210以及标记为DL_1至DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如WL_1和DL_3，可存取其相交点处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可被称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240可为单元板参考电压，例如Vpl，或可接地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
选择或撤销选择存储器单元205可通过激活或撤销激活开关组件235来实现。电容器230可使用开关组件235与数字线215电子连通。举例来说，当撤销激活开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。在一些情况下，开关组件235是晶体管，且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件235可以是p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通，且可基于施加到字线210的电压而激活/撤销激活开关组件235。
字线210可以是与存储器单元205电子连通的导电线，其用以对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子连通，且可经配置以控制存储器单元的开关组件235。在一些架构中，字线210可以与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。
数字线215可为连接存储器单元205与感测组件245的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可经配置以耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子连通(例如，恒定)。
感测组件245可经配置以检测存储器单元205的电容器230上存储的状态(例如，电荷)，且基于所存储状态而确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因而，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小变化，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可输出信号(例如，释放电荷)到其对应的数字线215。所述信号可使数字线215的电压变化。感测组件245可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可基于所述比较而确定存储器单元205的所存储状态。
举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，那么感测组件245可确定存储器单元205的所存储状态是逻辑1，并且如果数字线215具有比参考信号250低的电压，那么感测组件245可确定存储器单元205的所存储状态是逻辑0。感测组件245可包含各种晶体管或放大器以检测和放大信号的差。存储器单元205的检测到的逻辑状态可经由列解码器225作为输出255输出。在一些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的一部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子连通。
本地存储器控制器260可经由各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。
本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且响应于执行一或多个操作而将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可为不同的。
在一些情况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下，可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将对其执行写入操作的目标存储器单元205。
本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，对字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如，电压)以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所需逻辑状态。
在一些情况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别将对其执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可启动感测组件245(例如，锁存感测组件)，且借此将从存储器单元205接收的信号与参考信号250进行比较。
基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。本地存储器控制器260可将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)作为读取操作的部分。
在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或毁坏。举例来说，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如，字线210)可干扰存储在与所述存取线电子连通的一些存储器单元中的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
本地存储器控制器260可根据自动刷新模式或自刷新模式进行操作。在自动刷新模式中，本地存储器控制器260可从主机装置(例如，从外部存储器控制器105)接收刷新存储器裸片200的刷新命令。自动刷新模式可在存储器装置接收并执行存储器命令的存储器装置的第一操作模式(例如，默认操作)中使用。在自动刷新模式中，当本地存储器控制器260接收到每一刷新命令时，其可执行刷新操作，其中每一刷新操作包含刷新存储器阵列的一或多行。
在自刷新模式中，本地存储器控制器260可发起刷新操作。可在存储器装置的低功率或备用状态中使用自刷新模式，其中存储器装置可不接收包含刷新命令的存储器命令。在自刷新模式中，本地存储器控制器260可使用内部振荡器、内部计数器等等来刷新存储器单元205。在任一模式中，本地存储器控制器260可根据存储器裸片200的条件确定刷新速率。刷新速率可对应于刷新存储器单元205中的每一个的周期性的倒数。
本地存储器控制器260可在存储器装置处检测事件(例如，与数据完整性降低相关联的事件)。因此，本地存储器控制器260可确定调整存储器裸片200的刷新速率以保持数据完整性。当本地存储器控制器260根据自动刷新模式进行操作时，本地存储器控制器260可增加响应于从主机装置接收到每一刷新命令而刷新的行(例如，存储器裸片200的一或多个物理行处的存储器单元)的数量。
举例来说，为了将刷新速率增大两(2)倍，本地存储器控制器260可将响应于单个刷新命令而刷新的存储器裸片200的行的数量加倍。当本地存储器控制器260根据自刷新模式进行操作时，本地存储器控制器260可调整定时参数或在单个刷新操作中刷新的存储器裸片200的行的数量。举例来说，为了增大存储器裸片200的刷新速率，本地存储器控制器260可减小刷新操作的周期性或可增加在执行单个刷新操作期间刷新的存储器裸片200的行的数量，或可组合地调整这两个参数。
图3说明支持用于存储器装置的刷新速率控制的技术的系统300的实例。系统300可包含本文中参考图1和2描述的一或多个组件以及其它组件。举例来说，系统300可包含主机装置305，其可为如参考图1所描述的外部存储器控制器105的实例；存储器装置310，其可为如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例；控制器320，其可为如参考图1和2所描述的装置存储器控制器155、一或多个本地存储器控制器165或本地存储器控制器260的实例或其任何组合；存储器阵列325，其可为如参考图1所描述的存储器阵列170的实例。存储器装置310还可包含事件检测电路330。
主机装置305可将可经由存储器接口315接收的命令发送到存储器装置310。命令可包含执行一或多个刷新操作(例如，刷新存储器阵列325的一或多个物理行处的存储器单元)的刷新命令。控制器320可从存储器接口315接收命令，处理所述命令，且在存储器阵列325上执行命令。控制器320可根据各种操作模式操作存储器阵列325。举例来说，控制器320可根据自动刷新模式或自刷新模式操作存储器阵列325。
存储器阵列325可包含一或多个存储器组，其中的每一个可包含一或多行和/或一或多列。在一些情况下，在确定执行一或多个刷新操作后，控制器320可发起一或多个物理位置(例如，行、列等)处的存储器单元的刷新。刷新操作可指定用于刷新的地址(例如，行地址)，且存储器装置310(例如，控制器320)可根据内部计数器(例如，通过使行地址计数器递增以便获得一或多个额外行地址)而确定用于刷新的一或多个额外地址。在这点上，可由控制器320发起一或多个刷新操作。控制器320可基于从主机装置305接收到刷新命令(例如，在自动刷新模式期间)或基于在控制器320处产生刷新操作(例如，在自刷新模式期间)而发起刷新操作。控制器320可刷新存储器阵列325内的对应(例如，如基于刷新操作而指定或确定的)存储器单元。
存储器装置310可执行一系列刷新操作，直到存储器阵列325的所有列都已刷新为止。刷新操作可在多个物理位置(例如，多行)同时(例如，对于不同组或子阵列)执行，根据某种模式(例如，在不同时间的不同行)偏移等等。在一些情况下，控制器320可执行穿插有存储器阵列325的其它存取(例如，读取、写入等)的刷新操作。刷新操作的周期性(例如，控制器320发起刷新操作的频率)以及响应于每一刷新操作而刷新的行的数量可确定存储器阵列325的刷新速率(例如，刷新存储器阵列325的存储器单元中的每一个的周期性的倒数)。在初始化(例如，通电)后，存储器装置310可经配置以根据默认刷新配置执行刷新操作。默认刷新配置可包含存储器装置310根据在初始化存储器装置310之前定义的一组刷新参数(例如，刷新速率、刷新周期性、在每一刷新操作期间刷新的行的数量)进行操作。
控制器320可基于存储器阵列325的数据完整性而动态地确定存储器阵列325的刷新速率。在一些情况下，存储器阵列325可具有由行业标准或规范指示的刷新速率参数，其中控制器320可确保刷新速率等于或快于指示的刷新速率。在一些其它情况下，存储器阵列325可检测事件。举例来说，某些事件可影响存储器阵列325的数据完整性(例如，降低数据完整性)。
在一些情况下，相较于事件检测电路330在存储器装置310处检测到极端温度(例如，显著高于或低于室温的温度)，当在标称温度范围(例如，包含室温)内操作时，存储器阵列325可展现较高的数据完整性。在第二实例中，当在存储器装置310处检测到某些电压事件时(例如，在电源电压较低或不稳定的情况下)，存储器阵列325可展现较低的数据完整性。作为检测到的事件的结果，控制器320可确定调整存储器阵列325的刷新速率。
事件检测电路330可检测影响存储器阵列325的数据完整性的事件。举例来说，事件检测电路330可检测存储器装置310的温度。事件检测电路330可在存储器装置310的温度超过某一阈值(例如，存储器装置310的温度过高或过低)时检测与降低的数据完整性相关联的事件。在第二实例中，事件检测电路330可测量存储器装置310的某些电压电平(例如，用于存储器装置310的电源的电压电平)。如果所测量的电压电平低于阈值电压电平(例如，在一段时间内的某一时间或某一时间量内)，那么事件检测电路330可检测与降低的数据完整性相关联的事件。
在第三实例中，事件检测电路330可检测存储器阵列325处的错误事件的数量。举例来说，控制器320可在读取和写入操作期间执行错误检测或错误校正操作以校正存储器阵列325处的位错误。事件检测电路330可监测存储器阵列325处的错误校正操作和错误检测的数量，且可在(例如，经校正和/或检测到的)错误的数量超过阈值数量的情况下检测与降低的数据完整性相关联的事件。阈值数量可对应于在某一时间段内检测到的错误数量(例如，一(1)个第二窗口内的错误的最大数量)、在存储器阵列325的某一部分内检测到的错误数量(例如，来自存储器阵列325的一行或一组行的错误的最大数量)、单位错误的某一数量、多位错误的某一数量或其组合。
在第四实例中，事件检测电路330可确定刷新操作不满足存储器装置310的行业标准或规范(例如，刷新操作不满足刷新速率参数)。此处，事件检测电路330可确定当前刷新速率(例如，基于当前刷新操作执行周期性以及在执行每一刷新操作期间刷新的存储器阵列325的行的数量而刷新存储器阵列325所花费的时间)，且将当前刷新速率与刷新速率参数进行比较。如果当前刷新速率小于刷新速率参数，那么事件检测电路330可检测与降低的数据完整性相关联的事件。在存储器装置310根据自动刷新模式进行操作的情况下，事件检测电路330可基于所接收的刷新命令的当前周期性而确定当前刷新速率，且将此刷新速率与刷新速率参数进行比较。
举例来说，事件检测电路330可基于在执行每一操作期间刷新的存储器阵列325的行的数量而确定某一数量R的刷新操作可刷新存储器阵列325。刷新速率参数可用以在时间段T内接收R个刷新命令。事件检测电路330可确定当前刷新命令周期性可能不会使存储器阵列325在时间段T内接收R个刷新命令。在一些情况下，事件检测电路330可基于R和T的一些分数而进行预测性确定。举例来说，事件检测电路330可检测到在时间段T/2内尚未接收到R/2个刷新命令。另外，事件检测电路330可确定具有时段T的刷新循环中的其余时间段不足以完成刷新阵列的所有行。举例来说，事件检测电路330可基于在时间段T1(其中T1＜T)内接收的刷新命令的数量R1而确定在时间段T-T1内接收R-R1个刷新命令是不可行或不太可能的。此处，事件检测电路330可检测与降低的数据完整性相关联的事件。
在第五实例中，事件检测电路330可检测存储器装置310内的各种组件的健康状况。举例来说，事件检测电路330可检测存储器装置的行检测电路或感测放大器的降级，这又可使得事件检测电路330检测与数据完整性降低相关联的事件。事件检测电路330可基于对应于存储器阵列325的某些部分(例如，某些行、列、子阵列)的错误校正操作数量和错误检测数量而检测某些组件的降级。事件检测电路330可确定对应于存储器阵列325的一部分的错误校正操作数量和错误检测数量是否低于阈值。在错误校正操作和错误检测的数量高于阈值的情况下，事件检测电路330可检测与降低的数据完整性相关联的事件。
阈值(例如，用于检测与降低的数据完整性相关联的事件)可在存储器装置310处预配置。另外或替代地，阈值可由主机装置305(例如，经由存储器接口315)指示。在一些情况下，阈值可为共同依赖的(codependent)。也就是说，事件(例如，温度事件、电压事件、错误事件)的阈值可基于多个检测到的事件的组合。举例来说，如果事件检测电路330检测存储器阵列325处的第一温度，那么事件检测电路330可不检测与降低的数据完整性相关联的事件。然而，如果事件检测电路330检测第一温度以及电压条件(例如，低电压供应条件)，那么事件检测电路330可检测与降低的数据完整性相关联的事件。
在事件检测电路330检测与存储器阵列325的降低的数据完整性相关联的事件的情况下，事件检测电路330可向控制器320指示(例如，标记)事件。在一些情况下，事件检测电路330可在检测到事件时将事件的通知传输到控制器320。替代地，控制器320可在执行刷新操作以确定任何检测到的事件之前对由事件检测电路330设置的标记进行轮询。控制器320可基于从事件检测电路330接收到事件的指示而调适存储器阵列325的刷新速率。在控制器320根据自动刷新模式进行操作的情况下，控制器320可调适(例如，如从主机装置305接收的)每刷新命令执行的行的数量。举例来说，控制器320可从事件检测电路330接收事件的指示，且确定增大存储器阵列325的刷新速率且增加每刷新命令刷新的行的数量(例如，从四行增加到六行、八行、十行、十二行或十六行)。在控制器320根据自刷新模式进行操作的情况下，控制器320可调适刷新操作的周期性和/或每刷新操作刷新的行的数量。
当控制器320调适存储器阵列325的刷新速率时，控制器320可将经调适刷新速率的通知传输到主机装置305。通知可指示经调适刷新状态(例如，刷新速率已被调适)。另外或替代地，通知可指示由事件检测电路330检测到的事件。在一些情况下，通知可由存储器接口315传送。举例来说，存储器装置310可通过存储器接口315的引脚传输通知。在一些情况下，引脚可以是多功能的(例如，还用于传输数据或其它类型的信令)。在一些其它情况下，引脚可专用于通知。在另一实例中，存储器装置310可通过边带通信方案(例如，通过除存储器数据接口之外的通信总线，例如集成电路(I2C)总线)传输通知。
主机装置305可检测通知且确定是否将存储器装置310复位。将存储器装置310复位可包含存储器装置310基于从主机装置305接收的通知而调适刷新参数(例如，刷新操作周期性、每刷新操作刷新的行的数量)。举例来说，主机装置305可确定将存储器装置310复位到先前刷新参数(例如，在基于检测到与数据完整性降低相关联的事件而调适刷新参数之前利用的参数)。如果主机装置305确定将存储器装置310复位，那么主机装置305可将通知传输到存储器装置310。基于接收到复位通知，存储器装置310可调适存储器装置310的刷新参数。
图4展示支持用于存储器装置的刷新速率控制的技术的过程流400的实例图。过程流400的特征可由如参考图1到3所描述的存储器装置(例如，参考图1到3描述的存储器装置110、存储器裸片160、存储器裸片200或存储器装置310等等)或存储器装置的组件(例如，装置存储器控制器155、本地存储器控制器165、本地存储器控制器260、控制器320或刷新检测电路335)实施或执行。
在405处，存储器装置可根据默认刷新配置进行操作。默认刷新配置可包含根据一些预配置刷新参数(例如，刷新周期性、在每一刷新操作期间刷新的行的数量和/或刷新速率)进行操作的存储器装置。存储器装置可根据自动刷新模式或自刷新模式进行操作。自动刷新模式可包含存储器装置基于从主机装置接收的刷新命令(例如，根据由刷新命令的周期性定义的刷新周期性)而执行刷新操作。自刷新模式可包含存储器装置基于自产生刷新操作(例如，由存储器装置处的控制器且基于内部时钟)而执行刷新操作。
在410处，存储器装置可确定在存储器装置处是否检测到(例如，与降低的数据完整性相关联的)事件。举例来说，事件检测电路330(例如，如参考图3所描述)可确定已超过存储器装置的温度阈值。在一些其它情况下，存储器装置可检测与存储器装置的电压电平有关的事件、存储器装置的存储器阵列处的错误、组件健康状况或不符合存储器装置的行业标准或规范所指示的参数。存储器装置可基于确定是否已满足阈值而检测事件。
举例来说，存储器装置可在已满足温度阈值(例如，存储器装置的温度高于或低于温度阈值)的情况下检测事件。在另一实例中，存储器装置可在已满足存储器装置的电压电平(例如，存储器装置的电力供应低于阈值、在某一时间段内低于阈值或在一段时间内的某一时间量内低于阈值)的情况下检测事件。在一些情况下，可基于检测到的事件的组合而调适阈值。举例来说，可基于温度趋势而调整温度阈值(例如，如果温度水平快速上升，那么最大温度阈值可减小)。在另一实例中，在存储器装置的温度接近温度阈值的情况下，对应于供应到存储器装置的最小电压电平的阈值电压可增大。
在一些情况下，事件检测电路330可产生指示与降低的数据完整性相关联的事件的一或多个位，且将指示传输到与存储器装置(例如，如参考图3所论述的控制器320)相关联的控制器。在一些其它情况下，与存储器装置相关联的控制器可以某一周期性对事件检测电路330进行轮询以确定是否已检测到事件。举例来说，控制器可在执行每一刷新命令之前对事件检测电路330进行轮询。
在第一种情况下，存储器装置可在框410处确定在存储器装置处未检测到与降低的数据完整性相关联的事件。此处，存储器装置可根据(例如，如在405处所描述的)默认刷新操作继续进行操作。
在第二种情况下，存储器装置可在框410处确定检测到与降低的数据完整性相关联的事件。此处，存储器装置可继续进行到框415。在框415处，存储器装置可根据与不同刷新速率相关联的替代刷新配置将指示存储器装置将开始执行刷新命令的信令传输到主机装置。另外或替代地，存储器装置可指示由事件检测电路330检测到的事件。存储器装置可通过存储器装置的存储器接口处的引脚指示替代刷新配置。在一些情况下，引脚可以是多功能的(例如，还用于传输数据)。在一些其它情况下，引脚可专用于通知。在另一实例中，存储器装置可通过边带通信方案传输通知。
在420处，存储器装置可调适以根据可与不同刷新速率(例如，相较于默认刷新配置)相关联的替代刷新配置而操作。在存储器装置根据自动刷新模式操作的情况下，存储器装置可调适每(例如，如从主机装置接收的)刷新命令执行的行的数量。举例来说，替代刷新操作可具有增加了某倍数(例如，2倍、3倍、4倍)的刷新速率，且存储器装置可基于所述倍数而增加每刷新命令刷新的行的数量。在存储器装置根据自刷新模式进行操作的情况下，存储器装置可调适刷新操作的周期性和/或每刷新操作刷新的行的数量。举例来说，如果替代刷新配置对应于增大的刷新速率，那么存储器装置可增大刷新操作周期性，增加在每一刷新操作期间刷新的存储器阵列的行的数量，或两者都有。
在425处，存储器装置可识别主机装置是否已指示复位操作。复位操作可对应于将存储器装置从替代刷新配置复位到默认配置。当存储器装置确定已指示复位操作时，存储器装置可继续进行到框405，其中存储器装置将根据默认刷新配置(例如，根据针对存储器装置预配置的一组刷新参数)进行操作。替代地，当存储器装置确定尚未指示复位操作时，存储器装置可继续进行到框420(例如，存储器装置可根据由替代刷新配置定义的刷新参数继续进行操作)。
图5说明如本文中所公开的存储器装置的刷新速率控制的过程流500的实例。过程流500可实施参考图1到3所描述的系统100和300和存储器裸片200的各方面。过程流500可包含由主机装置505执行的操作，所述主机装置可以是如参考图3所描述的主机装置305的实例。主机装置505可实施如参考图1所描述的外部存储器控制器105的各方面。过程流500可进一步包含由存储器装置510执行的操作，所述存储器装置可以是如参考图1到3所描述的存储器装置110、存储器阵列170或存储器裸片200或存储器装置310的实例。
在515处，存储器装置510可根据第一刷新模式或配置操作存储器装置510的存储器阵列。根据第一刷新模式操作存储器装置510的存储器阵列可包含存储器装置510根据对应于刷新存储器阵列的第一速率的第一组刷新参数操作存储器。第一组刷新参数可包含针对每一刷新操作刷新的行的第一数量。存储器装置510可确定行的第一数量和第一刷新周期性。此处，根据第一组刷新参数操作存储器阵列可包含以第一刷新周期性执行刷新操作。在一些情况下，存储器装置510可从主机装置505接收多个刷新命令。此处，存储器装置510可通过对多个刷新命令中的每一个执行一个刷新操作而根据第一组刷新参数操作存储器阵列。在一些情况下，第一刷新模式可对应于默认刷新操作模式。也就是说，当第一刷新参数可对应于一些预配置刷新参数时可以如此。
在520处，存储器装置510可检测事件。事件可与存储器阵列处的数据完整性降低相关联。举例来说，事件可对应于电压条件、数据错误条件、最小刷新速率或存储器阵列的一或多个组件的状态中的一或多个。在一些情况下，存储器装置510可确定存储器装置510的温度满足阈值。此处，存储器装置510可基于确定温度满足阈值而检测事件。在一些情况下，数据错误条件可基于对存储在存储器阵列中的数据发起错误校正的电路的错误校正速率。
在525处，存储器装置510可根据第二刷新模式操作存储器阵列。根据第二刷新模式操作存储器装置510可包含存储器装置510至少部分地基于检测到事件而根据第二组刷新参数操作存储器阵列，所述第二组刷新参数对应于刷新存储器阵列的第二速率，所述第二速率高于(例如，快于)第一速率。第二组刷新参数可包含针对每一刷新操作刷新的行的第二数量。在一些情况下，存储器装置510可基于检测到事件而确定行的第二数量和第二刷新周期性。此处，根据第二组刷新参数操作存储器阵列可包含以第二刷新周期性执行多个刷新操作。在一些情况下，存储器装置510可基于在存储器装置510处检测到事件而自主地根据主机装置505从根据第一组刷新参数操作切换到根据第二组刷新参数操作。在一些情况下，存储器装置510可从主机装置505接收多个刷新命令。此处，存储器装置510可通过对多个刷新命令中的每一个执行一个刷新操作而根据第二组刷新参数操作存储器阵列。第二刷新模式可对应于如本文中所公开的替代刷新操作。
在530处，存储器装置510可将第二刷新操作的指示传输到主机装置505。也就是说，存储器装置510可基于在存储器阵列处(例如，如在520处所论述)检测到事件而传输包含根据第二组刷新参数操作存储器阵列的指示的信令。在一些情况下，信令可包含指示事件的一或多个位。
在535处，存储器装置510可从主机装置505接收第三刷新模式(例如，对应于第三组刷新参数)的指示。也就是说，存储器装置510可在根据第二组刷新参数操作存储器阵列时接收根据第三组刷新参数操作存储器阵列的指示。
在540处，存储器装置510可基于从主机装置505接收到指示(例如，如在535处所论述)而根据第三刷新模式进行操作。第三刷新模式可对应于第三组刷新参数。在一些情况下，第三刷新模式可与第一刷新模式相同。此处，指示可指示其中存储器装置510可调适为第一刷新参数(例如，且根据默认刷新操作模式进行操作)的复位操作。
图6说明如本文中所公开的存储器装置的刷新速率控制的过程流600的实例。过程流600可实施参考图1到3所描述的系统100和300和存储器裸片200的各方面。过程流600可包含由主机装置605执行的操作，所述主机装置可以是如参考图3所描述的主机装置305的实例。主机装置605可实施如参考图1所描述的外部存储器控制器105的各方面。过程流600可进一步包含由存储器装置610执行的操作，所述存储器装置可以是如参考图1到3所描述的存储器装置110、存储器阵列170或存储器裸片200或存储器装置310的实例。
在615处，存储器装置610可从主机装置605接收用于存储器装置610的存储器阵列的多个刷新命令。
在620处，存储器装置可在存储器阵列处根据第一刷新模式执行刷新命令。根据第一刷新模式执行刷新命令可对应于根据第一组刷新参数执行刷新命令。第一组刷新参数可包含在执行第一刷新命令期间刷新的存储器阵列的行的第一数量。
在625处，存储器装置610可检测存储器阵列的条件(例如，与数据完整性降低相关联)。条件可对应于温度条件、电压条件、数据错误条件、最小刷新命令速率或存储器装置610的一或多个组件的条件中的一或多个。
在630处，存储器装置610可基于检测到条件而转变到第二刷新模式。也就是说，存储器装置610可从使用第一组刷新参数转变到使用对应于增大的刷新速率的第二组刷新参数(例如，根据第二刷新模式)。第二组刷新参数可包含在执行第二刷新命令期间刷新的存储器阵列的行的第二数量，其中行的第二数量大于行的第一数量。
在635处，存储器装置610可将转变的指示传输到主机装置605。指示可指示确定将存储器阵列转变到第二组刷新参数。在一些情况下，指示可包含由存储器装置610检测到的条件。
在640处，存储器装置610可根据第二组刷新参数执行第二刷新命令。
在645处，存储器装置610可从主机装置605接收第三刷新模式的指示。指示可包含用于将存储器阵列从第二组刷新参数转变到第三组刷新参数的信令，其中第三组刷新参数可对应于第三刷新模式。在一些情况下，第三组刷新参数可与第一组刷新参数相同。此处，指示可包含复位指示，所述复位指示可向存储器装置610指示将刷新参数复位到第一刷新参数(其可对应于一组预配置刷新参数)。
在650处，存储器装置610可根据第三刷新模式执行第三刷新命令。存储器装置610可基于从主机装置605接收的第三刷新模式的指示根据第三组刷新参数在存储器阵列处执行第三刷新命令。
图7展示支持如本文中所公开的存储器装置的刷新速率控制的装置705的框图700。装置705可以是如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510或存储器装置610的各方面的实例。装置705可包含刷新模式管理器710、事件检测器715、刷新配置720、刷新模式转变管理器725、刷新命令管理器730和指示发射器735。这些模块中的每一个可直接或间接地(例如，经由一或多个总线)彼此通信。
刷新模式管理器710可根据刷新配置720的第一组刷新参数操作存储器装置的存储器阵列，所述第一组刷新参数对应于刷新存储器阵列的第一速率。刷新配置720可存储例如一或多个刷新配置(例如，多组刷新参数)，且可具有所述多组刷新参数的预定(例如，默认)值，或可具有可由主机装置配置的多组可编程刷新参数。在一些情况下，第一组刷新参数包含针对一组刷新操作中的每一个刷新的行的第一数量。在一些实例中，刷新模式管理器710可确定行的第一数量和第一刷新周期性，其中根据第一组刷新参数操作存储器阵列包含以第一刷新周期性执行所述一组刷新操作。
刷新模式管理器710可在存储器阵列处根据刷新配置720的第一组刷新参数执行一组刷新命令中的第一刷新命令。在一些情况下，第一组刷新参数包含在执行第一刷新命令期间刷新的存储器阵列的行的第一数量。
事件检测器715可在存储器装置处检测对应于电压条件、数据错误条件、最小刷新速率或存储器阵列的一或多个组件的状态中的至少一个的事件(例如，与存储器阵列处的数据完整性降低相关联)。在一些实例中，事件检测器715可由存储器装置确定存储器装置的温度满足阈值，其中在存储器阵列处检测事件是基于确定存储器装置的温度满足阈值。在一些情况下，数据错误条件是基于对存储在存储器阵列中的数据发起错误校正的电路的错误校正速率。
事件检测器715可在存储器装置处检测存储器阵列的条件(例如，与数据完整性降低相关联)。在一些情况下，条件对应于温度条件、电压条件、数据错误条件、最小刷新命令速率或存储器装置的一或多个组件的条件中的一或多个。
刷新模式管理器710可基于检测到事件而根据刷新配置720的第二组刷新参数操作存储器阵列，所述第二组刷新参数对应于刷新存储器阵列的第二速率，所述第二速率快于第一速率。在一些情况下，第二组刷新参数包含针对所述一组刷新操作中的每一个刷新的行的第二数量。在一些实例中，刷新模式管理器710可基于在存储器阵列处检测到事件而确定行的第二数量和第二刷新周期性，其中根据第二组刷新参数操作存储器阵列包含以第二刷新周期性执行所述一组刷新操作。
刷新模式管理器710可在存储器阵列处根据刷新配置720的第二组刷新参数执行一组刷新命令中的第二刷新命令。在一些情况下，第二组刷新参数包含在执行第二刷新命令期间刷新的存储器阵列的行的第二数量，其中行的第二数量大于行的第一数量。
刷新模式转变管理器725可基于在存储器装置处检测到事件而由存储器装置(例如，自主地根据主机装置)从根据第一组刷新参数操作切换到根据第二组刷新参数操作。刷新模式转变管理器725可基于检测到条件而从使用第一组刷新参数转变到使用对应于增大的刷新速率的第二组刷新参数。
刷新命令管理器730可从主机装置接收一组刷新命令，其中根据第一组刷新参数或第二组刷新参数操作存储器阵列包含针对所述一组刷新命令中的每一个执行所述一组刷新操作中的一个。刷新命令管理器730可从主机装置接收用于存储器装置的存储器阵列的一组刷新命令。
指示发射器735可基于在存储器阵列处检测到事件而将包含根据第二组刷新参数操作存储器阵列的指示的信令传输到主机装置。在一些情况下，信令包含指示事件的一或多个位。指示发射器735可基于确定将存储器阵列从第一组刷新参数转变到第二组刷新参数而向主机装置传输确定将存储器阵列转变到第二组刷新参数的指示。在一些实例中，指示发射器735可将由存储器装置检测到的条件的指示传输到主机装置。
刷新模式管理器710可在根据第二组刷新参数操作存储器阵列时从主机装置接收根据第三组刷新参数操作存储器阵列的指示。在一些实例中，刷新模式管理器710可基于从主机装置接收到指示而根据刷新配置的第三组刷新参数操作存储器阵列。刷新模式管理器710可从主机装置接收包含将存储器阵列从第二组刷新参数转变到第三组刷新参数的指示的信令。在一些实例中，刷新模式管理器710可基于从主机装置接收的信令而在存储器阵列处根据第三组刷新参数执行一组刷新命令中的第三刷新命令。
图8展示说明支持如本文中所公开的存储器装置的刷新速率控制的方法800的流程图。方法800的操作可由存储器装置(例如，如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510和存储器装置610)或如本文中所描述的其组件实施。举例来说，方法800的操作可由如参考图7所描述的装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。
在805处，存储器装置可根据对应于刷新存储器装置的存储器阵列的第一速率的第一组刷新参数操作存储器阵列。可根据本文中所描述的方法来执行805的操作。在一些实例中，可由如参考图7所描述的刷新模式管理器执行805的操作的各方面。
在810处，存储器装置可检测对应于电压条件、数据错误条件、最小刷新速率或存储器阵列的一或多个组件的状态中的至少一个的事件。可根据本文中所描述的方法来执行810的操作。在一些实例中，可由如参考图7所描述的事件检测器执行810的操作的各方面。
在815处，存储器装置可基于检测到事件而根据第二组刷新参数操作存储器阵列，所述第二组刷新参数对应于刷新存储器阵列的第二速率，所述第二速率快于第一速率。可根据本文中所描述的方法来执行815的操作。在一些实例中，可由如参考图7所描述的刷新模式管理器执行815的操作的各方面。
方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令：根据对应于刷新存储器装置的存储器阵列的第一速率的第一组刷新参数操作存储器阵列，由存储器装置检测对应于电压条件、数据错误条件、最小刷新速率或存储器阵列的一或多个组件的状态中的至少一个的事件，以及基于检测到事件而根据第二组刷新参数操作存储器阵列，所述第二组刷新参数对应于刷新存储器阵列的第二速率，所述第二速率快于第一速率。
方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令：由存储器装置且自主地根据主机装置基于在存储器装置处检测到事件而从根据第一组刷新参数操作切换到根据第二组刷新参数操作。
方法800和本文中所描述的设备的一些情况可进一步包含用于进行以下操作的操作、特征、装置或指令：由存储器装置确定存储器装置的温度满足阈值，其中在存储器阵列处检测事件可基于确定存储器装置的温度满足阈值。
在方法800和本文中所描述的设备的一些实例中，第一组刷新参数包含可针对一组刷新操作中的每一个刷新的行的第一数量，且第二组刷新参数包含可针对所述一组刷新操作中的每一个刷新的行的第二数量。
在一些情况下，方法800和本文中所描述的设备可进一步包含用于进行以下操作的操作、特征、装置或指令：由存储器装置确定行的第一数量和第一刷新周期性，其中根据第一组刷新参数操作存储器阵列包含以第一刷新周期性执行所述一组刷新操作，以及由存储器装置基于在存储器阵列处检测到事件而确定行的第二数量和第二刷新周期性，其中根据第二组刷新参数操作存储器阵列包含以第二刷新周期性执行所述一组刷新操作。
在一些实例中，方法800和本文中所描述的设备可进一步包含用于进行以下操作的操作、特征、装置或指令：从主机装置接收一组刷新命令，其中根据第一组刷新参数或第二组刷新参数操作存储器阵列包含针对所述一组刷新命令中的每一个执行所述一组刷新操作中的一个。
在方法800和本文中所描述的设备的一些情况下，数据错误条件可基于对存储在存储器阵列中的数据发起错误校正的电路的错误校正速率。
在一些情况下，方法800和本文中所描述的设备可进一步包含用于进行以下操作的操作、特征、装置或指令：基于在存储器阵列处检测到事件而将包含根据第二组刷新参数操作存储器阵列的指示的信令传输到主机装置。
在方法800和本文中所描述的设备的一些实例中，信令包含指示事件的一或多个位。
方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令：在根据第二组刷新参数操作存储器阵列时，从主机装置接收根据第三组刷新参数操作存储器阵列的指示，以及基于从主机装置接收到指示而根据第三组刷新参数操作存储器阵列。
图9展示说明支持如本文中所公开的存储器装置的刷新速率控制的方法900的流程图。方法900的操作可由存储器装置(例如，如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510和存储器装置610)或如本文中所描述的其组件实施。举例来说，方法900的操作可由如参考图7所描述的装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。
在905处，存储器装置可根据对应于刷新存储器装置的存储器阵列的第一速率的第一组刷新参数操作存储器阵列。可根据本文中所描述的方法来执行905的操作。在一些实例中，可由如参考图7所描述的刷新模式管理器执行905的操作的各方面。
在910处，存储器装置可检测对应于电压条件、数据错误条件、最小刷新速率或存储器阵列的一或多个组件的状态中的至少一个的事件。可根据本文中所描述的方法来执行910的操作。在一些实例中，可由如参考图7所描述的事件检测器执行910的操作的各方面。
在915处，存储器装置可基于在存储器装置处检测到事件而从根据第一组刷新参数操作切换到根据第二组刷新参数操作。可根据本文中所描述的方法来执行915的操作。在一些实例中，可由如参考图7所描述的刷新模式转变管理器执行915的操作的各方面。
在920处，存储器装置可基于检测到事件而根据第二组刷新参数操作存储器阵列，所述第二组刷新参数对应于刷新存储器阵列的第二速率，所述第二速率快于第一速率。可根据本文中所描述的方法来执行920的操作。在一些实例中，可由如参考图7所描述的刷新模式管理器执行920的操作的各方面。
在925处，存储器装置可基于在存储器阵列处检测到事件而将包含根据第二组刷新参数操作存储器阵列的指示的信令传输到主机装置。可根据本文中所描述的方法来执行925的操作。在一些实例中，可由如参考图7所描述的指示发射器执行925的操作的各方面。
图10展示说明支持如本文中所公开的存储器装置的刷新速率控制的方法1000的流程图。方法1000的操作可由存储器装置(例如，如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510和存储器装置610)或如本文中所描述的其组件实施。举例来说，方法1000的操作可由如参考图7所描述的装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。
在1005处，存储器装置可从主机装置接收用于存储器装置的存储器阵列的一组刷新命令。可根据本文中所描述的方法来执行1005的操作。在一些实例中，可由如参考图7所描述的刷新命令管理器执行1005的操作的各方面。
在1010处，存储器装置可在存储器阵列处根据第一组刷新参数执行所述一组刷新命令中的第一刷新命令。可根据本文中所描述的方法来执行1010的操作。在一些实例中，可由如参考图7所描述的刷新模式管理器执行1010的操作的各方面。
在1015处，存储器装置可检测存储器阵列的条件(例如，与数据完整性降低相关联)。可根据本文中所描述的方法来执行1015的操作。在一些实例中，可由如参考图7所描述的事件检测器执行1015的操作的各方面。
在1020处，存储器装置可基于检测到条件而从使用第一组刷新参数转变到使用对应于增大的刷新速率的第二组刷新参数。可根据本文中所描述的方法来执行1020的操作。在一些实例中，可由如参考图7所描述的刷新模式转变管理器执行1020的操作的各方面。
在1025处，存储器装置可在存储器阵列处根据第二组刷新参数执行所述一组刷新命令中的第二刷新命令。可根据本文中所描述的方法来执行1025的操作。在一些实例中，可由如参考图7所描述的刷新模式管理器执行1025的操作的各方面。
方法1000和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令：从主机装置接收用于存储器装置的存储器阵列的一组刷新命令，在存储器阵列处根据第一组刷新参数执行所述一组刷新命令中的第一刷新命令，由存储器装置检测存储器阵列的与数据完整性降低相关联的条件，基于检测到条件而从使用第一组刷新参数转变到使用对应于增大的刷新速率的第二组刷新参数，以及在存储器阵列处根据第二组刷新参数执行所述一组刷新命令中的第二刷新命令。
在方法1000和本文中所描述的设备的一些实例中，第一组刷新参数包含可在执行第一刷新命令期间刷新的存储器阵列的行的第一数量，且第二组刷新参数包含可在执行第二刷新命令期间刷新的存储器阵列的行的第二数量，其中行的第二数量可大于行的第一数量。
在方法1000和本文中所描述的设备的一些情况下，条件对应于温度条件、电压条件、数据错误条件、最小刷新命令速率或存储器装置的一或多个组件的条件中的一或多个。
方法1000和本文中所描述的设备的一些情况可以进一步包含用于进行以下操作的操作、特征、装置或指令：基于确定将存储器阵列从第一组刷新参数转变到第二组刷新参数而向主机装置传输确定将存储器阵列转变到第二组刷新参数的指示。
方法1000和本文中所描述的设备的一些实例可进一步包含用于将由存储器装置检测到的条件的指示传输到主机装置的操作、特征、装置或指令。
方法1000和本文中所描述的设备的一些情况可进一步包含用于进行以下操作的操作、特征、装置或指令：从主机装置接收包含将存储器阵列从第二组刷新参数转变到第三组刷新参数的指示的信令，以及基于从主机装置接收的信令而在存储器阵列处根据第三组刷新参数执行一组刷新命令中的第三刷新命令。
图11展示说明支持如本文中所公开的存储器装置的刷新速率控制的方法1100的流程图。方法1100的操作可由存储器装置(例如，如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510和存储器装置610)或如本文中所描述的其组件实施。举例来说，方法1100的操作可由如参考图7所描述的装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。
在1105处，存储器装置可从主机装置接收用于存储器装置的存储器阵列的一组刷新命令。可根据本文中所描述的方法来执行1105的操作。在一些实例中，可由如参考图7所描述的刷新命令管理器执行1105的操作的各方面。
在1110处，存储器装置可在存储器阵列处根据第一组刷新参数执行所述一组刷新命令中的第一刷新命令。第一组刷新参数可包含在执行第一刷新命令期间刷新的存储器阵列的行的第一数量。可根据本文中所描述的方法来执行1110的操作。在一些实例中，可由如参考图7所描述的刷新模式管理器执行1110的操作的各方面。
在1115处，存储器装置可由存储器装置检测存储器阵列的条件(例如，与数据完整性降低相关联)。可根据本文中所描述的方法来执行1115的操作。在一些实例中，可由如参考图7所描述的事件检测器执行1115的操作的各方面。
在1120处，存储器装置可基于检测到条件而从使用第一组刷新参数转变到使用对应于增大的刷新速率的第二组刷新参数。可根据本文中所描述的方法来执行1120的操作。在一些实例中，可由如参考图7所描述的刷新模式转变管理器执行1120的操作的各方面。
在1125处，存储器装置可在存储器阵列处根据第二组刷新参数执行所述一组刷新命令中的第二刷新命令。第二组刷新参数可包含在执行第二刷新命令期间刷新的存储器阵列的行的第二数量，其中行的第二数量大于行的第一数量。1125的操作可根据本文中所描述的方法来执行。在一些实例中，可由如参考图7所描述的刷新模式管理器执行1125的操作的各方面。
在1130处，存储器装置可基于确定将存储器阵列从第一组刷新参数转变到第二组刷新参数而向主机装置传输确定将存储器阵列转变到第二组刷新参数的指示。可根据本文中所描述的方法来执行1140的操作。在一些实例中，可由如参考图7所描述的指示发射器执行1140的操作的各方面。
应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的各方面。
在一些实例中，经配置以用于存储器装置的刷新速率控制的设备可使用通用或专用硬件来执行本文中所描述的功能的各方面。设备可包含处理器、与处理器电子连通的存储器和存储于存储器中的指令。指令可由处理器执行以使得设备成为：存储器阵列，其具有一组存储器单元行；存储器接口，其与存储器阵列耦合且经配置以周期性地从主机接收刷新存储器阵列的行的一组命令；电路系统，其与存储器阵列和存储器接口耦合，所述电路系统可操作以使设备进行以下操作：基于检测到的事件(例如，与存储器阵列处的数据完整性降低相关联的事件)而识别刷新存储器阵列的目标速率，确定与刷新存储器阵列的所述一组命令相关联的速率不满足目标速率，以及在执行刷新存储器阵列的行的所述一组命令中的命令期间调整与刷新存储器单元行有关的一或多个参数以满足目标速率。
在一些情况下，检测到的事件对应于温度事件、确定的电压条件、错误事件、刷新存储器阵列的最小速率和设备的一或多个组件的状态中的一或多个。
在一些实例中，存储器接口可进一步经配置以基于确定速率不满足目标速率而向主机传输指示一或多个参数的调适的信令。
在一些情况下，存储器接口可进一步经配置以传输指示存储器阵列处的检测到的事件的信令。
尽管本文中可关于DRAM技术或在DRAM技术的上下文中描述某些特征，但这仅出于说明性目的，且所属领域的一般技术人员应了解，本文中的教示可应用于任何类型的存储器装置。举例来说，本文中的教示可应用于易失性或非易失性存储器装置，例如磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子、其任何组合等等来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
如本文中所使用，术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与地耦合的电路节点。因此，虚拟接地的电压可能会暂时波动且在稳定状态下恢复到大约0V。可以使用例如由运算放大器和电阻器组成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意指连接到大约0V。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法经由导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括重掺杂(例如，简并)半导体区。源极与漏极可通过轻掺杂半导体区或沟道分离。如果沟道是n型(例如，大部分载流子为信号)，那么FET可以被称为n型FET。如果沟道是p型的(即，大部分载体为空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可使沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“被激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“被撤销激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且不“优选于”或“优于其它实例”。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在行业标准或规范中仅使用第一参考标记，那么描述内容可适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子、其任何组合等等来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件等等或其被设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的公开内容而描述的各种说明性块和模块。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件等等或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线等等或这些中的任一个的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文中所使用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最广范围。

Claims (20)

1.一种方法，其包括：
根据对应于刷新存储器装置的存储器阵列的第一速率的第一组刷新参数操作所述存储器阵列；
由所述存储器装置检测对应于电压条件、数据错误条件、最小刷新速率或所述存储器阵列的一或多个组件的状态中的至少一个的事件；以及
至少部分地基于检测到所述事件而根据第二组刷新参数操作所述存储器阵列，所述第二组刷新参数对应于刷新所述存储器阵列的第二速率，所述第二速率快于所述第一速率。
2.根据权利要求1所述的方法，其进一步包括：
至少部分地基于在所述存储器装置处检测到所述事件而由所述存储器装置从根据所述第一组刷新参数操作切换到根据所述第二组刷新参数操作。
3.根据权利要求1所述的方法，其进一步包括：
由所述存储器装置确定所述存储器装置的温度满足阈值，其中在所述存储器阵列处检测所述事件至少部分地基于确定所述存储器装置的所述温度满足所述阈值。
4.根据权利要求1所述的方法，其中：
所述第一组刷新参数包括针对多个刷新操作中的每一个刷新的行的第一数量；并且
所述第二组刷新参数包括针对所述多个刷新操作中的每一个刷新的行的第二数量。
5.根据权利要求4所述的方法，其进一步包括：
由所述存储器装置确定行的所述第一数量和第一刷新周期性，其中根据所述第一组刷新参数操作所述存储器阵列包括以所述第一刷新周期性执行所述多个刷新操作；以及
由所述存储器装置至少部分地基于在所述存储器阵列处检测到所述事件而确定行的所述第二数量和第二刷新周期性，其中根据所述第二组刷新参数操作所述存储器阵列包括以所述第二刷新周期性执行所述多个刷新操作。
6.根据权利要求4所述的方法，其进一步包括：
从主机装置接收多个刷新命令，其中根据所述第一组刷新参数或所述第二组刷新参数操作所述存储器阵列包括针对所述多个刷新命令中的每一个执行所述多个刷新操作中的一个。
7.根据权利要求1所述的方法，其中所述数据错误条件至少部分地基于对存储在所述存储器阵列中的数据发起错误校正的电路的错误校正速率。
8.根据权利要求1所述的方法，其进一步包括：
至少部分地基于在所述存储器阵列处检测到所述事件而将包括根据所述第二组刷新参数操作所述存储器阵列的指示的信令传输到主机装置。
9.根据权利要求8所述的方法，其中所述信令包括指示所述事件的一或多个位。
10.根据权利要求1所述的方法，其进一步包括：
在根据所述第二组刷新参数操作所述存储器阵列时从主机装置接收根据第三组刷新参数操作所述存储器阵列的指示；以及
至少部分地基于从所述主机装置接收到所述指示而根据所述第三组刷新参数操作所述存储器阵列。
11.一种方法，其包括：
从主机装置接收用于存储器装置的存储器阵列的多个刷新命令；
在所述存储器阵列处根据第一组刷新参数执行所述多个刷新命令中的第一刷新命令；
由所述存储器装置检测所述存储器阵列的条件；
至少部分地基于检测到所述条件而从使用所述第一组刷新参数转变到使用对应于增大的刷新速率的第二组刷新参数；以及
在所述存储器阵列处根据所述第二组刷新参数执行所述多个刷新命令中的第二刷新命令。
12.根据权利要求11所述的方法，其中：
所述第一组刷新参数包括在执行所述第一刷新命令期间刷新的所述存储器阵列的行的第一数量；并且
所述第二组刷新参数包括在执行所述第二刷新命令期间刷新的所述存储器阵列的行的第二数量，其中行的所述第二数量大于行的所述第一数量。
13.根据权利要求11所述的方法，其中所述条件对应于温度条件、电压条件、数据错误条件、最小刷新命令速率或所述存储器装置的一或多个组件的条件中的一或多个。
14.根据权利要求11所述的方法，其进一步包括：
至少部分地基于确定将所述存储器阵列从所述第一组刷新参数转变到所述第二组刷新参数而向所述主机装置传输所述确定将所述存储器阵列转变到所述第二组刷新参数的指示。
15.根据权利要求14所述的方法，其进一步包括：
将由所述存储器装置检测到的所述条件的指示传输到所述主机装置。
16.根据权利要求11所述的方法，其进一步包括：
从所述主机装置接收包括将所述存储器阵列从所述第二组刷新参数转变到第三组刷新参数的指示的信令；以及
至少部分地基于从所述主机装置接收的信令而在所述存储器阵列处根据所述第三组刷新参数执行所述多个刷新命令中的第三刷新命令。
17.一种设备，其包括：
存储器阵列，其具有多个存储器单元行；
存储器接口，其与所述存储器阵列耦合且经配置以周期性地从主机接收刷新所述存储器阵列的行的多个命令；以及
电路系统，其与所述存储器阵列和所述存储器接口耦合，所述电路系统可操作以使所述设备进行以下操作：
至少部分地基于检测到的事件而识别刷新所述存储器阵列的目标速率；
确定与刷新所述存储器阵列的所述多个命令相关联的速率不满足所述目标速率；以及
在执行刷新所述存储器阵列的所述行的所述多个命令中的命令期间调整与刷新所述存储器单元行有关的一或多个参数以满足所述目标速率。
18.根据权利要求17所述的设备，其中所述检测到的事件对应于温度事件、确定的电压条件、错误事件、刷新所述存储器阵列的最小速率和所述设备的一或多个组件的状态中的一个或多个。
19.根据权利要求17所述的设备，其中所述存储器接口进一步经配置以至少部分地基于所述确定所述速率不满足所述目标速率而向所述主机传输指示所述一或多个参数的调适的信令。
20.根据权利要求19所述的设备，其中所述存储器接口进一步经配置以传输指示所述存储器阵列处的所述检测到的事件的所述信令。
CN202080013271.4A 2019-02-12 2020-02-11 存储器装置的刷新速率控制 Active CN113454721B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962804469P 2019-02-12 2019-02-12
US62/804,469 2019-02-12
US16/786,725 2020-02-10
US16/786,725 US11100972B2 (en) 2019-02-12 2020-02-10 Refresh rate control for a memory device
PCT/US2020/017731 WO2020167817A1 (en) 2019-02-12 2020-02-11 Refresh rate control for a memory device

Publications (2)

Publication Number Publication Date
CN113454721A true CN113454721A (zh) 2021-09-28
CN113454721B CN113454721B (zh) 2024-05-17

Family

ID=71946461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080013271.4A Active CN113454721B (zh) 2019-02-12 2020-02-11 存储器装置的刷新速率控制

Country Status (5)

Country Link
US (2) US11100972B2 (zh)
EP (1) EP3924968A4 (zh)
KR (1) KR20210113427A (zh)
CN (1) CN113454721B (zh)
WO (1) WO2020167817A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11243586B2 (en) * 2020-02-21 2022-02-08 Dell Products L.P. System and method for optimizing system power and performance with high power memory modules
US11721381B2 (en) 2021-08-03 2023-08-08 Micron Technology, Inc. Performing refresh operations of a memory device according to a dynamic refresh frequency
WO2023158136A1 (ko) * 2022-02-18 2023-08-24 삼성전자주식회사 메모리 제어 방법 및 상기 방법을 수행하는 전자 장치
US20240103737A1 (en) * 2022-09-23 2024-03-28 Micron Technology, Inc. Refreshing a memory block on power up based on an age and/or temperature condition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090238020A1 (en) * 2008-03-19 2009-09-24 Peter Mayer Integrated circuit including memory refreshed based on temperature
US20100106901A1 (en) * 2007-07-18 2010-04-29 Fujitsu Limited Memory refreshing apparatus and method for memory refresh
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US6646942B2 (en) * 2001-10-09 2003-11-11 Micron Technology, Inc. Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
US7233538B1 (en) 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
US20060236027A1 (en) * 2005-03-30 2006-10-19 Sandeep Jain Variable memory array self-refresh rates in suspend and standby modes
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US8028198B2 (en) 2007-07-30 2011-09-27 Micron Technology, Inc. Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
KR20150024685A (ko) 2013-08-27 2015-03-09 삼성전자주식회사 특성이 서로 다른 칩으로 구성된 메모리 모듈
KR102158266B1 (ko) * 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100106901A1 (en) * 2007-07-18 2010-04-29 Fujitsu Limited Memory refreshing apparatus and method for memory refresh
US20090238020A1 (en) * 2008-03-19 2009-09-24 Peter Mayer Integrated circuit including memory refreshed based on temperature
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术

Also Published As

Publication number Publication date
EP3924968A1 (en) 2021-12-22
US20200258565A1 (en) 2020-08-13
US11100972B2 (en) 2021-08-24
US20210350843A1 (en) 2021-11-11
WO2020167817A1 (en) 2020-08-20
KR20210113427A (ko) 2021-09-15
EP3924968A4 (en) 2022-07-06
CN113454721B (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
CN112352217B (zh) 基于数据极性的数据存储
CN113454721B (zh) 存储器装置的刷新速率控制
CN113272901B (zh) 刷新命令管理
US11334435B2 (en) Safety event detection for a memory device
CN113454602B (zh) 具有可配置内部错误校正模式的存储器装置
CN114080588A (zh) 用于存储器装置的擦除速率控制
CN113039528A (zh) 存储器装置的纠错管理
CN114097038B (zh) 具有用于错误校正的状态反馈的存储器装置
CN114072772A (zh) 具有快速数据存取的错误校正存储器装置
WO2020167809A1 (en) Refresh rate management for memory
CN113424158A (zh) 存储器装置的扩展错误检测
CN111312310A (zh) 相位电荷共享
CN111199761B (zh) 数据迁移动态随机存取存储器
CN113168290A (zh) 命令阻止管理
CN111198654A (zh) 用于存储器操作的数据迁移
CN112585560A (zh) 用于使用环回进行电力管理的技术
CN113056789B (zh) 存储器命令验证
CN114080595A (zh) 用于易失性存储器系统的持续健康监测
CN112997158A (zh) 用于错误校正的方法和装置
CN113228176A (zh) 配置存储器的命令/地址信道
CN113826163A (zh) 用于驱动多模信道的多电压操作
CN113039533A (zh) 灵活总线管理
CN113383324A (zh) 用于存储器装置的信道调制
CN111383670A (zh) 使用电荷转移装置的感测技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant