CN111192861A - 叠层板、立体封装结构及封装方法 - Google Patents
叠层板、立体封装结构及封装方法 Download PDFInfo
- Publication number
- CN111192861A CN111192861A CN202010019155.5A CN202010019155A CN111192861A CN 111192861 A CN111192861 A CN 111192861A CN 202010019155 A CN202010019155 A CN 202010019155A CN 111192861 A CN111192861 A CN 111192861A
- Authority
- CN
- China
- Prior art keywords
- metal
- rectangular
- layer
- laminated
- inner plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/40227—Connecting the strap to a bond pad of the item
- H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Laminated Bodies (AREA)
Abstract
本发明公开了一种叠层板、立体封装结构及封装方法，叠层板包括基板、设于基板上的多个定位孔及若干灌胶通孔和若干金属片。其中基板包括内板和设置于内板外的外框，内板上设有印制线路，内板用于装配芯片和电器元件。多个定位孔均设置于外框上，若干灌胶通孔设置于内板和外框之间，若干金属片跨设于内板和外框之间，金属片通过印制线路与所述芯片和电器元件电性连接。根据上述技术方案的叠层板，使用金属片代替铁钴镍引线桥，减少了引线桥的SMT过程，避免了因为引线桥SMT过程中虚焊导致电路失效的可能性，降低了工艺复杂度，减少了材料成本，提高了层叠式立体封装的良品率。
Description
技术领域
本发明涉及半导体封装领域，特别涉及一种叠层板及用该叠层板制成的立体封装结构，还涉及一种立体封装方法。
背景技术
立体封装可以将多个器件组合在一起，以形成容量或者功能的扩充，常用于制作大容量存储器和多工能的处理器。叠层式立体封装需要通过引线桥来实现层与层之间的电性连接，传统的引线桥采用将铁钴镍经SMT电装在叠层板上，由于立体封装往往引脚很多，使得封装工艺过于繁琐，且SMT过程中有产生虚焊的可能性，导致电路失效。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种叠层板，使用金属片来实现引线桥功能，可以预先设置于叠层板上，减少引线桥的安装和材料，降低封装成本及工艺难度。
本发明还提出一种由上述叠层板制成的立体封装结构及一种立体封装方法。
根据本发明的第一方面实施例的叠层板，包括：基板，所述基板包括内板和设置于所述内板外的外框，所述内板上设有印制线路，所述内板用于安装芯片和电器元件；多个定位孔，多个所述定位孔设置于所述外框上；若干灌胶通孔，若干所述灌胶通孔设置于所述内板和外框之间；若干金属片，若干所述金属片跨设于所述内板和所述外框之间，所述金属片通过所述印制线路与所述芯片和电器元件电性连接。
根据本发明实施例的叠层板，至少具有如下有益效果：使用金属片实现引线桥功能，可以预先设置于叠层板上，避免了众多引脚的SMT过程，降低了因引线桥虚焊而使电路失效的可能性，降低了工艺复杂度和引线桥的材料成本。
根据本发明的一些实施例，所述金属片为矩形，所述矩形金属片的宽度A 符合：0.23㎜≤A≤0.27㎜，所述矩形金属片的长度B符合：1.98㎜≤B≤2.02 ㎜，所述矩形金属片的厚度大于0.1㎜。
根据本发明的一些实施例，若干所述金属片成对设置于所述基板的两面。
根据本发明的一些实施例，所述基板厚度不小于0.4㎜。
根据本发明的第二方面实施例的立体封装结构，包括：叠层结构，所述叠层结构由若干权利要求1至4任一项所述的叠层板去除所述外框后的板件自上而下垂直堆叠而成；灌封层，所述灌封层将所述叠层结构灌封于内；金属镀层，所述金属镀层附着于所述灌封层的外表面；其中若干所述金属片的端面暴露于所述树脂灌封层的外表面，若干所述金属片通过所述金属镀层实现电性连接。
根据本发明实施例的立体封装结构，至少具有如下有益效果：具有根据本发明的第一方面的叠层板，可以降低工艺成本和难度。
根据本发明的一些实施例，所述金属镀层上刻有若干雕刻线，所述雕刻线包括矩形刻线和S形刻线，所述S形刻线设置于所述矩形刻线围成的矩形区域内，所述金属镀层被所述矩形刻线和S形刻线分割成互不相连的若干区域，所述矩形刻线包围位于同一纵列上的所述金属片，所述S型曲线自上而下依次穿过每层所述板件的金属片之间的间隙。
根据本发明的一些实施例，所述金属镀层厚度D符合：15μm≤D≤25μm。
根据本发明的一些实施例，所述灌封层为环氧树脂层。
根据本发明的一些实施例，所述雕刻线宽度W符合：0.08㎜≤W≤0.12㎜。
根据本发明的第三方面实施例的立体封装方法，包括：
把芯片和电器元件装配到叠层板内板上；
将若干块叠层板进行垂直堆叠装配；
对堆叠装配后的叠层板进行灌封，并随后烘干固化；
将灌封成型后的封装体按照设定的尺寸进行切割，使叠层板上的金属片的端面暴露于封装体表面；
在封装体表面镀上一层金属镀层；
在金属镀层上雕刻若干矩形刻线和S形刻线，所述S形刻线设置于所述矩形刻线围成的矩形区域内，所述金属镀层被所述矩形刻线和S形刻线分割成互不相连的若干区域，所述矩形刻线包围位于同一纵列上的所述金属片，所述S型曲线自上而下依次穿过每层所述叠层板的金属片之间的间隙。
根据本发明实施例的立体封装方法，至少具有如下有益效果：无需进行引线桥的SMT过程，降低工艺的难度，提高生产效率。同时通过矩形刻线和S形刻线实现同一纵列的顶层金属片和底层金属片的分别电性连接，便于实现存储器的扩容封装。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明的叠层板的实施例的结构示意图；
图2为本发明的叠层板的实施例的内板结构示意图；
图3为本发明的立体封装结构的实施例的灌封成型后的俯视图；
图4为图3的侧视图；
图5为本发明的立体封装结构的实施例的切割成型后的侧视图；
图6为本发明的立体封装结构的实施例的最终成型后的侧视图；
图7位本发明的立体封装方法的实施例的流程图。
附图标记；
叠层板100，外框110，定位孔111，内板120，灌胶通孔130，金属片140，
灌封层200，
金属镀层300，
矩形刻线400，S形刻线410。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如顶层、底层、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
参照图1和图2，根据本发明的第一方面的叠层板100的实施例，包括基板和设置于基板上的多个定位孔111，以及同样设置于基板上的若干灌胶通孔130。其中灌胶通孔130将基板分为外框110和内板120，定位孔111均设置于外框110 上，用于后续立体封装时与叠层模具上的定位销配合，实现叠层板100的堆叠。内板120用于放置芯片和电器元件等功能性器件，内板120上印制有印制电路。在内板120和外框110之间跨设有若干金属片140，金属片140起到引线桥的作用，在立体封装结构中通过表面的金属镀层300实现各层叠层板100之间的电性连接。金属片140通过印制电路与位于内板120上对应的电器元件或者芯片实现电性连接。在一些实施例中，为了充分利用叠层板100的两面，叠层板100的顶面和底面均设置有金属片140，顶面和底面上的金属片140垂直位置相同。通过设置金属片140来连接内板120和外框110，相对于传统的在内板120及外框110 上分别设置焊盘，再通过引线桥连接两个焊盘的方法工艺简单，同时可以减少引线桥的材料，降低工艺成本，还可以避免SMT引线桥时的虚焊导致电路失效，产生不良品，提高良品率。
在一些实施例中，为使金属片140具有一定的强度和较好的导电性能，并且为了方便生产，金属片140为矩形且金属片140的宽度在0.23毫米至0.27毫米之间，金属片140的长度在1.98毫米至2.02毫米之间，金属片140的厚度需要大于0.1毫米。基板的厚度不小于0.4毫米，基板两面同一垂直位置上的金属片 140之间的间距不小于1毫米，即基板与金属片140的厚度之和不小于1毫米。
参照图4和图6，根据本发明的第二方面的立体封装结构的实施例，包括由若干叠层板100切割掉外框110后的板件自上而下垂直堆叠而成的叠层结构及将整个叠层结构包覆住的灌封层200。金属片140暴露于灌封层200的外表面，金属片140通过灌封层200表面的金属镀层300实现电性连接。灌封层200还填充了叠层结构的间隙，起到支撑叠层结构的作用。金属镀层300上有若干雕刻线，雕刻线将金属镀层300分成若干互不相连的区域，实现各层之间不同金属片140 之间的独立连接。在一些实施例中，雕刻线包括矩形刻线400和设置于矩形刻线 400包围范围内的S形刻线410，雕刻线可以将金属镀层划分为多个互不相连的区域。参照图6，矩形刻线400将位于同一纵列的金属片140划分到同一区域中， S形刻线410自上而下穿过每层板件上的金属片140之间的间隙。S形刻线410 和矩形刻线400配合，实现每个叠层板100上的顶面金属片140和底面金属片 140分别对应连接。可以理解的是，灌封层200可以使用陶瓷、树脂或塑料等封装材料。
在一些实施例中，为保证金属镀层300的导电性能，金属镀层300厚度在 15微米到25微米之间。为使雕刻线可以将不同的区域的金属镀层300完全电性隔离，同时为了保证雕刻效率，雕刻线的宽度需在0.08毫米到0.12毫米之间。
参照图7根据本发明的第三方面的立体封装方法的实施例，包括叠层板电装、叠层板堆叠、灌封成型、切割成型、表面金属化处理和表面雕刻连线六个主要步骤，每步骤的具体内容如下：
叠层板电装即将芯片和电器元件装配到基板的内板120上，可以理解的是，可以采用回流焊或者芯片倒装等方式中的一种或几种的结合来实现叠层板100 的电装。
叠层板堆叠依靠叠装模具，配合设置于基板外框110上的多个定位孔111，将若干装配好芯片的叠层板100垂直叠放成如图4所示的叠层板100层叠结构，若干叠层板100垂直堆叠。
灌封成型及向模具中灌入液态的灌封材料，液态封灌封料填充满整个灌封模具，并通过灌胶通孔130流入到叠层板100之间的间隙中，填满间隙。然后再对灌封材料进行烘干固化，使封装材料由液态转化为固态。由于只有叠层板100 的基板的内板120上装配有芯片及电器元件，所以只需要对内板120部分进行灌封，灌封成型后的结构如图3和图4所示。灌封成型后形成的固态灌封层200 可起到支撑叠层板100层叠结构的作用，所以灌封成型后即可将叠装模具拆除。可以理解的是，灌封材料可以选择陶瓷、塑料或者树脂等。
灌封成型完成后，需要将封装体通过切割成型切割成设计尺寸，并将金属片 140的端面露出于灌封层200的表面。在一些实施例中，切割线穿过金属片140 和灌封通孔，将内板120部分从外框110部分分离，切割成型后的封装体的侧视图如图5所示。
切割成型后，需要对封装体进行表面金属化处理，在封装体的表面镀上一层金属镀层300，露出于灌封层200的金属片140的端面与金属镀层300接触，通过金属镀层300实现金属片140之间的电性连接，进而实现叠层板100之间层与层之间的电性联机。
表面金属化处理完成后，最后再在金属镀层300上刻上雕刻线，雕刻线深度大于金属镀层300深度，雕刻线将金属镀层300分断成不同的区域，位于同一区域内的金属片140电性连接，通过这种方式可以规划各叠层板100的金属片140 之间的连接关系。在一些实施例中，雕刻线包括矩形刻线400和S形刻线410， S形刻线410和矩形刻线400相配合，使各叠层板100位于同一纵列的顶面金属片140和底面金属片140分别电性连接，当个叠层板100规格相同时，即可实现各叠层板100之间的并联，其具体结构可以参照图6所示。可以理解的是，雕刻线可以采用光化学蚀刻法或者激光雕刻法。
下面参考图1至图6以一个具体的实施例详细描述根据本发明实施例的叠层板100及由该叠层板100制成的立体封装结构。值得理解的是，下述描述仅是示例性说明，而不是对发明的具体限制。
参照图1和图2，叠层板100的基板为对称结构，外框110上左侧和右侧各分布有五个定位孔111，内板120设置于外框110的中心区域。参照图2，内板 120四角倒角的矩形，金属片140垂直于内板120边沿对称跨设于外框110和内板120之间。灌胶通孔130包括外框110边沿与内板120边沿倒角处围成的四个近似三角形通孔，及沿内板120边沿设立，分布于金属片140之间的多个矩形通孔，矩形通孔尺寸为长1±0.02㎜，宽0.25±0.02㎜。基板厚度为1.65±0.02㎜。金属片140为厚度为0.15㎜，宽为0.25㎜，长0.02㎜的矩形金属片140。叠层板100的顶面和底面布局完全一致。
参照图5和图6，经过灌封成型及切割成型后的立体封装体为一长方体结构，灌封层200为环氧树脂层，金属片140分布于封装体的四个侧面，其中一个侧面如图5所示。在本实施例中，封装体的顶面和四个侧面经过表面金属化处理，底面不做表面金属化处理，其金属镀层300表面刻上雕刻线后的立体封装结构的完成品参照图6所示。S形刻线410的一端与矩形刻线400连接，S形刻线410的另一端延伸到侧面与底面的金属镀层300的边界。在本实施例中，金属镀层300 厚度为20±2μm，雕刻线深度在25±2μm，雕刻线宽度为0.1㎜左右。
根据本发明第一方面的叠层板的实施例，使用金属片代替铁钴镍引线桥，减少了引线桥的SMT过程，避免了因为引线桥SMT过程中虚焊导致电路失效的可能性，降低了工艺复杂度，减少了材料成本，提高了层叠式立体封装的良品率。
根据本发明第二方面的立体封装结构实施例，由根据本发明第一方面实施例的叠层板经过根据本发明第三方面的立体封装方法制成，可以降低封装工艺复杂度的同时，还通过金属镀层上的矩形刻线和S形刻线相配合，实现叠层板之间的相同功能引脚的并联，易于实现储存器扩容等并联结构的封装。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (10)
1.一种叠层板，其特征在于，包括：
基板，所述基板包括内板和设置于所述内板外的外框，所述内板上设有印制线路，所述内板用于安装芯片和电器元件；
多个定位孔，多个所述定位孔设置于所述外框上；
若干灌胶通孔，若干所述灌胶通孔设置于所述内板和外框之间；
若干金属片，若干所述金属片跨设于所述内板和所述外框之间，所述金属片通过所述印制线路与所述芯片和电器元件电性连接。
2.根据权利要求1所述的叠层板，其特征在于，所述金属片为矩形金属片，所述矩形金属片的宽度A符合：0.23㎜≤A≤0.27㎜，所述矩形金属片的长度B符合：1.98㎜≤B≤2.02㎜，所述矩形金属片的厚度大于0.1㎜。
3.根据权利要求1所述的叠层板，其特征在于，若干所述金属片成对设置于所述基板的两面。
4.根据权利要求3所述的叠层板，其特征在于，所述基板厚度不小于0.4㎜。
5.一种包括权利要求1至4任一项所述的的叠层板的立体封装结构，其特征在于，包括：
叠层结构，所述叠层结构由若干权利要求1至4任一项所述的叠层板去除所述外框后的板件自上而下垂直堆叠而成；
灌封层，所述灌封层将所述叠层结构灌封于内；
金属镀层，所述金属镀层附着于所述灌封层的外表面；
其中若干所述金属片的端面暴露于所述树脂灌封层的外表面，若干所述金属片通过所述金属镀层实现电性连接。
6.根据权利要求5所述的立体封装结构，其特征在于，所述金属镀层上刻有若干雕刻线，所述雕刻线包括矩形刻线和S形刻线，所述S形刻线设置于所述矩形刻线围成的矩形区域内，所述金属镀层被所述矩形刻线和S形刻线分割成互不相连的若干区域，所述矩形刻线包围位于同一纵列上的所述金属片，所述S型曲线自上而下依次穿过每层所述板件的金属片之间的间隙。
7.根据权利要求5所述的立体封装结构，其特征在于，所述金属镀层厚度D符合：15μm≤D≤25μm。
8.根据权利要求5所述的一种立体封装结构，其特征在于，所述灌封层为环氧树脂层。
9.根据权利要求5所述的立体封装结构，其特征在于，所述雕刻线宽度W符合：0.08㎜≤W≤0.12㎜。
10.一种立体封装方法，包括：
把芯片和电器元件装配到叠层板内板上；
将若干块叠层板进行垂直堆叠装配；
对堆叠装配后的叠层板进行灌封，并随后烘干固化；
将灌封成型后的封装体按照设定的尺寸进行切割，使叠层板上的金属片的端面暴露于封装体表面；
在封装体表面镀上一层金属镀层；
在金属镀层上雕刻若干矩形刻线和S形刻线，所述S形刻线设置于所述矩形刻线围成的矩形区域内，所述金属镀层被所述矩形刻线和S形刻线分割成互不相连的若干区域，所述矩形刻线包围位于同一纵列上的所述金属片，所述S型曲线自上而下依次穿过每层所述叠层板的金属片之间的间隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010019155.5A CN111192861A (zh) | 2020-01-08 | 2020-01-08 | 叠层板、立体封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010019155.5A CN111192861A (zh) | 2020-01-08 | 2020-01-08 | 叠层板、立体封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111192861A true CN111192861A (zh) | 2020-05-22 |
Family
ID=70709942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010019155.5A Pending CN111192861A (zh) | 2020-01-08 | 2020-01-08 | 叠层板、立体封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111192861A (zh) |
-
2020
- 2020-01-08 CN CN202010019155.5A patent/CN111192861A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104364902B (zh) | 半导体封装、其制造方法及封装体叠层 | |
| JP2967344B2 (ja) | 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法 | |
| US10204882B2 (en) | Stacked package module having an exposed heat sink surface from the packaging | |
| US8094458B2 (en) | Semiconductor package with embedded magnetic component and method of manufacture | |
| TW511409B (en) | Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof | |
| EP0392242A2 (en) | Module assembly with intergrated semiconductor chip and chip carrier | |
| KR20020009605A (ko) | 적층 가능한 가요성 회로 ｉｃ 패키지 및 그 제조 방법 | |
| KR101056747B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN101236910B (zh) | 将半导体部件导电连接至衬底的方法和半导体结构 | |
| JPS6134963A (ja) | 集積回路チツプ・キヤリア | |
| US20150062854A1 (en) | Electronic component module and method of manufacturing the same | |
| KR101207882B1 (ko) | 패키지 모듈 | |
| US20140376193A1 (en) | Electric component module and method of manufacturing the same | |
| US20080073797A1 (en) | Semiconductor die module and package and fabricating method of semiconductor package | |
| KR20160093248A (ko) | 반도체 패키지 및 제조 방법 | |
| KR100271656B1 (ko) | 비지에이 반도체 패키지 및 그 제조방법 | |
| CN211404489U (zh) | 叠层板及立体封装结构 | |
| CN111192861A (zh) | 叠层板、立体封装结构及封装方法 | |
| JP4285364B2 (ja) | 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法 | |
| CN212676245U (zh) | 叠层板及无表面镀层的立体封装结构 | |
| CN113299626B (zh) | 一种多芯片封装用的导电组件及其制作方法 | |
| EP1724835A1 (en) | Electronic module comprising a layer containing integrated circuit die and a method for making the same | |
| CN218730891U (zh) | 一种半导体三维封装结构 | |
| KR950028068A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP7483595B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |