CN111146091A - 一种散热封装结构的制造方法及散热结构 - Google Patents

一种散热封装结构的制造方法及散热结构 Download PDF

Info

Publication number
CN111146091A
CN111146091A CN201911370257.5A CN201911370257A CN111146091A CN 111146091 A CN111146091 A CN 111146091A CN 201911370257 A CN201911370257 A CN 201911370257A CN 111146091 A CN111146091 A CN 111146091A
Authority
CN
China
Prior art keywords
layer
heat dissipation
holes
chip
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911370257.5A
Other languages
English (en)
Other versions
CN111146091B (zh
Inventor
狄云翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201911370257.5A priority Critical patent/CN111146091B/zh
Publication of CN111146091A publication Critical patent/CN111146091A/zh
Application granted granted Critical
Publication of CN111146091B publication Critical patent/CN111146091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种散热封装结构的制造方法及散热结构,所述制造方法包括:提供第一结构,第一结构包括塑封层和嵌入塑封层中的芯片,芯片的第一表面嵌入在塑封层中;对塑封层进行减薄工艺,暴露出芯片的第一表面;减薄工艺完成后,在第一表面、塑封层上表面形成种子层,种子层作为电镀工艺的阴极;在种子层的上表面形成带有多个通孔的牺牲层,通孔通过光刻工艺形成,通孔贯穿牺牲层;将第一结构放置于电镀液中,通过电镀工艺,在通孔中形成散热柱;去除牺牲层。本发明的有益效果在于:通过光刻工艺在牺牲层上形成通孔,通过电镀工艺在通孔中形成多个散热的散热柱,在保证散热效果的情况下,减低了散热结构的成本。

Description

一种散热封装结构的制造方法及散热结构
技术领域
本发明涉及半导体器件封装领域,尤其涉及一种散热封装结构的制造方法及散热结构。
背景技术
随着电子产品在功能及处理速度的需求的提升,作为电子产品的核心组件的半导体芯片需具有更高密度的电子元件,半导体芯片在运作时将随之产生更大量的热能,芯片散热成为一个重要课题。封装结构内的芯片通常借助于额外的散热装置才能达到较佳的散热效果,但增加了生产成本和封装厚度。
目前的解决方法为:在芯片背面的塑封层中通过刻蚀工艺形成多个通孔,在通孔内沉积金属膜层,实现散热,然而通孔工艺成本较高。
因此,实现如何减小封装体积、保证散热效果、降低工艺成本,是目前研究的课题。
发明内容
本发明的目的在于提供一种散热封装结构的制造方法及散热结构,解决封装体积大、散热不好,成本较高的问题。
为了实现上述目的,本发明提供一种散热封装结构的制造方法,包括:
提供第一结构,所述第一结构包括塑封层和嵌入所述塑封层中的芯片,所述芯片的第一表面嵌入在所述塑封层中;
对所述塑封层进行减薄工艺,暴露出所述芯片的第一表面;
所述减薄工艺完成后,在所述第一表面、所述塑封层上表面形成种子层,所述种子层作为电镀工艺的阴极;
在所述种子层的上表面形成带有多个通孔的牺牲层,所述通孔通过光刻工艺形成,所述通孔贯穿所述牺牲层;
将所述第一结构放置于电镀液中,通过电镀工艺,在所述通孔中形成散热柱;
去除所述牺牲层。
本发明还提供了一种散热封装结构,其特征在于,包括:
塑封层;
芯片或芯片模组,嵌入所述塑封层中,所述芯片或芯片模组包括相对的第一表面和第二表面,其中所述第一表面与所述塑封层的上表面齐平;所述第二表面设有电连接结构,所述电连接结构位于所述塑封层外部;
所述芯片或芯片模组的第一表面、所述塑封层的上表面设有多个散热柱。
本发明的有益效果在于:在封装完成后的晶圆背面对塑封层做减薄工艺,露出芯片的背面,在芯片背面通过涂抹感光材料,利用曝光、显影工艺形成多个通孔,通过电镀工艺在通孔中形成散热的散热柱,以利于芯片的散热。本方法步骤简单,效率高,成本低,散热效果好,在制作过程中不影响芯片的强度,芯片可靠性高。进一步地,相邻的散热柱之间设有连接的部分,增加了散热柱之间的结构强度,增加了散热面积,加强了散热效果。本发明的散热封装结构成本低,散热效果好,芯片可靠性高,封装体积较小。
附图说明
图1示出了根据本发明一实施例的一种散热封装结构的制造方法的流程图。
图2至图12示出了根据本发明一实施例的一种散热封装结构的制造方法不同步骤中对应的结构示意图。
图13示出了根据本发明一实施例的一种散热封装结构的示意图。
图14示出了根据本发明另一实施例的一种散热封装结构的示意图。
附图标记说明:
10-塑封层;20-芯片模组;30-种子层;40-牺牲层;411-通孔;412-第一沟槽;42-散热柱;11-基板;12-芯片;13-电连接结构。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图,本发明的优点和特征将更清楚,然而,需说明的是,本发明技术方案的构思可按照多种不同的形式实施,并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
如果本文的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同,虽然在所有附图中都可轻易辨认出这些构件,但为了使附图的说明更为清楚,本说明书不会将所有相同构件的标号标于每一图中。
传统的散热方案是在芯片封装时将金属导热片一起封装,这种封装是芯片级的,产率低,材料成本高,因此封装成本较高。
改进的散热方案为在芯片背面通过干法刻蚀形成硅通孔,来增大芯片背面的散热面积,从而改善散热。通孔深度越大散热面积越大,越有利于散热。由于干法刻蚀的刻蚀速率较慢,刻蚀大深度通孔的效率很低,因此工艺很昂贵。此外在芯片背面刻蚀通孔后会减小芯片强度,使芯片更易碎易裂,直接影响芯片的可靠性。
本发明一实施例提供了一种散热封装结构的制造方法,图1示出了根据本发明一实施例的一种散热封装结构的制造方法的流程图,请参考图1,所述制造方法包括:
S01:提供第一结构,所述第一结构包括塑封层和嵌入所述塑封层中的芯片或芯片模组,所述芯片或芯片模组的第一表面嵌入在所述塑封层中;
S02:对所述塑封层进行减薄工艺,暴露出所述芯片或芯片模组的第一表面;
S03:所述减薄工艺完成后,在所述第一表面、所述塑封层上表面形成种子层,所述种子层作为电镀工艺的阴极;
S04:在所述种子层的上表面形成带有多个通孔的牺牲层,所述通孔通过光刻工艺形成,所述通孔贯穿所述牺牲层;
S05:将所述第一结构放置于电镀液中,通过电镀工艺,在所述通孔中形成散热柱;
S06:去除所述牺牲层。
下面请参考图2至图12对所述散热封装结构的制造方法进行阐述。图2至图12是本发明散热封装结构的制造方法一实施例中各步骤对应的结构示意图。
参考图2,提供第一结构,所述第一结构包括塑封层10和嵌入所述塑封层10中的芯片或芯片模组,所述芯片或芯片模组的第一表面嵌入在所述塑封层10中。本实施例中嵌入所述塑封层10中的为芯片12。
本实施例中,第一结构为一种晶圆级封装结构,塑封层10中嵌入有多个芯片12,芯片12的顶面位于塑封层10中,芯片12的电连接结构13位于塑封层10的外部。
参考图3,在另一个实施例中,第一结构为一种板级封装结构,塑封层10中嵌入有多个芯片12,芯片12的下表面设有焊盘,所述芯片12和焊盘均位于塑封层10中。不同的芯片12之间组成功能模块,塑封层10的下表面设有基板11,基板11的下表面设有电连接结构13,芯片12的焊盘连接在基板11上,虚线框中的功能模块为所述的芯片模组20。
在另一个实施例中,第一结构为晶圆集成封装结构,与上个实施例的区别在于,塑封层10下表面的基板11为晶圆,晶圆中形成有电子器件,塑封层10中的芯片12和电子器件电连接。
应该理解,所述第一结构不限于以上实施例中所提及的几种形式,对于其他封装结构同样适用。
参考图4,对所述塑封层10进行减薄工艺,暴露出所述芯片或芯片模组的第一表面。本实施例中暴露出所述芯片12的上表面。
所述减薄方法包括机械研磨或CMP。本实施例中减薄方法为:将第一结构放置于研磨机上,所述研磨机设有磨轮,所述磨轮从所述塑封层10的顶面向下研磨,直至暴露出所述芯片12的上表面。
参考图5,所述减薄工艺完成后,在所述第一表面、所述塑封层10上表面形成种子层30,所述种子层30作为电镀工艺的阴极。
种子层30从上至下包括两层金属层,第一层金属层作为导电层,第二层金属层作为粘合层。种子层的总厚度为4000埃至8000埃,第一层金属层的厚度大于第二层金属层的厚度。本实施例中,种子层30的材料包括钛和铜,其中铜作为导电层,钛作为粘合层。
在所述第一表面、所述塑封层10上表面形成种子层30的方法包括:利用物理气相沉积在所述第一表面上、减薄后的所述塑封层10上形成厚度为1000-3000埃的钛薄膜;利用物理气相沉积在所述钛薄膜的表面形成3000-5000埃的铜薄膜,可选实施例中,钛薄膜的厚度为1000埃,铜薄膜的厚度3000埃;或钛薄膜的厚度为3000埃,铜薄膜的厚度5000埃。
参考图6至图8,在所述种子层30的上表面形成带有多个通孔411的牺牲层40,所述通孔411通过光刻工艺形成,所述通孔411贯穿所述牺牲层40。
牺牲层40的材料要求为感光材料,能够利用光刻工艺形成图案,所述感光材料包括光刻胶和干膜。本实施例中,以牺牲层40的材质为光刻胶为例,阐述形成多个通孔411的方法。
参考图6,在种子层30的上表面旋涂一定厚度的光刻胶,光刻胶的厚度决定了后期工艺中形成的散热柱的高度。理论上散热柱越高,散热面积越大,散热效果越好,但是受到光刻工艺的限制,相邻散热柱之间的间距至少大于二倍散热柱的高度,因此为保证最好的散热效果,散热柱的高度和散热柱之间的距离有一个相对合理的区间,可以根据具体情况设定。光刻胶的旋涂厚度一般不大于200微米,可选方案中,厚度为50-200微米。参考图7,光刻胶固化后,采用第一掩膜版,对所述光刻胶进行曝光、显影,形成贯穿所述光刻胶的多个通孔411,所述通孔411之间相互隔离。
参考图8A和图8B,图8B为图8A沿切线X-X方向的剖视图。在另一个实施例中,形成上一实施例中的通孔411之后还包括:采用第二掩膜版,对光刻胶进行第二次曝光、显影,在光刻胶的上表面形成一定深度的第一沟槽412,所述第一沟槽412连通相邻的所述通孔411。第一沟槽412的深度可以根据具体情况确定,本实施例中,第一沟槽412的深度小于通孔411高度的一半。第一沟槽412的数量可以是一个或者多个,每个第一沟槽412可以连通两个或多个通孔411。在后期工艺中,这种结构形成的散热柱在第一沟槽412所在的区域设有连接的部分,增加了散热柱之间的结构强度,增加了散热面积,加强了散热效果。
参考图9,将所述第一结构放置于电镀液中,通过电镀工艺,在所述通孔中形成散热柱42。
散热柱的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌或铬。本实施例中,散热柱的材质为铜,以电镀铜为例,电镀液包括硫酸铜、氯化钠或氯化钾、水。将第一结构放置于电镀液中,作为阴极,将金属铜放入电镀液中,作为阳极,通入直流电源进行电镀,直至在通孔中形成散热柱42。参考图10,当相邻的通孔之间设有相通的第一沟槽时,两个散热柱之间设有连接的部分。
参考图11,去除所述牺牲层。本实施例中,去除光刻胶的方法可以采用曝光显影的方法或者灰化的方法。当牺牲层为干膜时,也可以采用曝光显影的方法或者灰化的方法去除。图11形成的散热柱42互相隔离。参考图12,相邻的散热柱42的上方设有连接的部分。连接的方式不限于图中所示的两个散热柱相连,还可以是多个散热柱之间相连。
在另一个实施例中,牺牲层40的材料为干膜,干膜是一种可光刻的粘结材料,干膜的材料主要为有机光刻胶和介电材料,内有粘结剂。一层干膜的厚度为10-100微米。作为牺牲层40的干膜的层数可以为一层或者多层,在可选方案中,干膜的总厚度为100-300微米。以所述干膜由两层子干膜构成为例,第一层子干膜的厚度为100微米,第二层子干膜厚度为50微米,所述干膜总厚度为150微米。在所述干膜中形成多个通孔的方法包括:在种子层30的上表面粘合第一层子干膜,在第一层子干膜的上表面粘合第二层子干膜。采用第三掩膜版,对两层子干膜同时进行曝光、显影,形成同时贯穿两层子干膜的多个通孔411,所述通孔411之间相互隔离。
形成完上述多个隔离的通孔411后还包括:采用第四掩膜版,对上层子干膜进行第二次光刻,形成第二沟槽,所述第二沟槽连通至少两个通孔,第二沟槽的数量可以是一个或者多个。在后期工艺中,这种结构形成的散热柱在第二沟槽所在的区域设有连接的部分,增加了散热柱之间的结构强度,增加了散热面积,加强了散热效果。
在另一个实施例中,牺牲层40的材料为两层子干膜,形成通孔的方法为:首先光刻第一层子干膜,形成多个第三沟槽,第三沟槽的底部暴露出第二层子干膜的顶面。在所述第三沟槽中,针对暴露出的第二层子干膜进行第二次光刻,形成多个第四沟槽,所述第四沟槽暴露出所述种子层的顶面。所述第四沟槽的尺寸小于第三沟槽的尺寸,每个所述第三沟槽中至少设有两个第四沟槽。所述第三沟槽和所述第四沟槽共同构成所述通孔。在后期工艺中,这种结构形成的散热柱在第三沟槽所在的区域设有连接的部分,增加了散热柱之间的结构强度,增加了散热面积,加强了散热效果。
本发明一实施例还提出了一种散热封装结构,参考图13,为本发明一实施例的散热封装结构的示意图,所述封装结构包括:
塑封层10;
芯片或芯片模组,本实施例中为芯片模组20(虚线框所示),嵌入所述塑封层10中,所述芯片或芯片模组包括相对的第一表面和第二表面,其中所述第一表面与所述塑封层10的上表面齐平;所述第二表面设有电连接结构13,所述电连接结构13位于所述塑封层10的外部;
所述芯片或芯片模组的第一表面、所述塑封层10的上表面设有多个散热柱42。散热柱的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌或铬。
本实施例中,所述芯片模组20包括:
基板11,位于所述塑封层10下表面;
芯片12,键合于所述基板11上方,嵌入所述塑封层10内;
所述电连接结构13,位于所述基板11下方,与所述芯片12电连接。
在另一实施例中,基板11内设有半导体器件(未示出),所述半导体器件与所述芯片12电连接。
参考图14,为另一实施例的散热封装结构的示意图,嵌入所述塑封层10中的为单个芯片12,芯片12的上表面位于塑封层10中,芯片的电连接结构13位于塑封层10的下表面。其他结构与上一实施例相同。
综上所述,本发明实施例的散热封装结构的制造方法,在封装完成后的晶圆背面对塑封层做减薄工艺,露出芯片的背面,在芯片背面通过涂抹感光材料,利用曝光、显影工艺形成多个通孔,通过电镀工艺在通孔中形成散热的散热柱,以利于芯片的散热。本方法步骤简单,效率高,成本低,散热效果好,在制作过程中不影响芯片的强度,芯片可靠性高。进一步地,相邻的散热柱之间设有连接的部分,增加了散热柱之间的结构强度,增加了散热面积,加强了散热效果。
本发明实施例的散热封装结构成本低,散热效果好,芯片可靠性高,封装体积较小。
需要说明的是,本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于结构实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (20)

1.一种散热封装结构的制造方法,其特征在于,包括:
提供第一结构,所述第一结构包括塑封层和嵌入所述塑封层中的芯片或芯片模组,所述芯片或芯片模组的第一表面嵌入在所述塑封层中;
对所述塑封层进行减薄工艺,暴露出所述芯片或芯片模组的第一表面;
所述减薄工艺完成后,在所述第一表面、所述塑封层上表面形成种子层,所述种子层作为电镀工艺的阴极;
在所述种子层的上表面形成带有多个通孔的牺牲层,所述通孔通过曝光、显影形成,所述通孔贯穿所述牺牲层;
将所述第一结构放置于电镀液中,通过电镀工艺,在所述通孔中形成散热柱;
去除所述牺牲层。
2.根据权利要求1所述的散热封装结构的制造方法,其特征在于,所述牺牲层的材质包括光刻胶,所述在所述种子层的上表面形成带有多个通孔的牺牲层包括:
在所述种子层的上表面形成设定厚度的所述光刻胶,采用第一掩膜版,对所述光刻胶进行曝光、显影,形成贯穿所述光刻胶的多个通孔,所述通孔之间相互隔离。
3.根据权利要求2所述的散热封装结构的制造方法,其特征在于,所述设定厚度为50-200微米,所述散热柱的高度50-200微米。
4.根据权利要求2所述的散热封装结构的制造方法,其特征在于,形成所述通孔之后还包括:
采用第二掩膜版,对所述光刻胶进行曝光、显影,在所述光刻胶的上表面形成第一深度的第一沟槽,所述第一沟槽连通相邻的所述通孔。
5.根据权利要求4所述的散热封装结构的制造方法,其特征在于,当所述通孔之间相互隔离时,形成的所述散热柱之间相互隔离;
当所述通孔通过所述第一沟槽相通时,形成的所述散热柱之间设有相互连接的部分。
6.根据权利要求1所述的散热封装结构的制造方法,其特征在于,所述牺牲层包括干膜,所述在所述种子层的上表面形成带有通孔的牺牲层包括:
在所述种子层的上表面形成所述干膜,采用第三掩膜版对所述干膜进行曝光、显影,形成贯穿所述干膜的多个通孔,所述通孔之间互相隔离。
7.根据权利要求6所述的散热封装结构的制造方法,其特征在于,所述干膜由多层子干膜组成,一层子干膜的厚度为10-100微米,所述干膜的总厚度为100-300微米,所述散热柱的高度100-300微米。
8.根据权利要求7所述的散热封装结构的制造方法,其特征在于,形成所述多个通孔后,还包括:
采用第四掩膜版对顶层所述子干膜进行曝光、显影,使所述干膜的表面形成第二深度的多个第二沟槽;
所述第二沟槽连通相邻的所述通孔。
9.根据权利要求8所述的散热封装结构的制造方法,其特征在于,当所述通孔之间相互隔离时,形成的所述散热柱之间相互隔离;
当所述通孔通过所述第二沟槽相通时,形成的所述散热柱之间设有相互连接的部分。
10.根据权利要求1所述的散热封装结构的制造方法,其特征在于,相邻所述散热柱之间的间距大于二倍所述散热柱的高度。
11.根据权利要求1所述的散热封装结构的制造方法,其特征在于,所述散热柱的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌或铬。
12.根据权利要求1所述的散热封装结构的制造方法,其特征在于,所述种子层的厚度为4000埃至8000埃。
13.根据权利要求1所述的散热封装结构的制造方法,其特征在于,所述种子层从上至下包括第一金属层和第二金属层,所述第一金属层的材质包括铜,所述第二金属层的材质包括钛或钛钨合金。
14.根据权利要求13所述的散热封装结构的制造方法,其特征在于,所述第一金属层的厚度大于所述第二金属层的厚度。
15.根据权利要求13所述的散热封装结构的制造方法,其特征在于,所述在所述第一表面、所述塑封层上表面形成种子层包括:
利用物理气相沉积在所述第一表面上、减薄后的所述塑封层上形成厚度为1000-3000埃的钛薄膜,利用物理气相沉积在所述钛薄膜的表面形成3000-5000埃的铜金属薄膜。
16.一种散热封装结构,其特征在于,包括:
塑封层;
芯片或芯片模组,嵌入所述塑封层中,所述芯片或芯片模组包括相对的第一表面和第二表面,其中所述第一表面与所述塑封层的上表面齐平;所述第二表面设有电连接结构,所述电连接结构位于所述塑封层外部;
所述芯片或芯片模组的第一表面、所述塑封层的上表面设有多个散热柱。
17.根据权利要求16所述的散热封装结构,其特征在于,相邻所述散热柱的上部相互连接。
18.根据权利要求16所述的散热封装结构,其特征在于,所述芯片模组包括:
基板,位于所述塑封层下表面;
芯片,键合于所述基板上方,嵌入所述塑封层内;
所述电连接结构,位于所述基板下方,与所述芯片电连接。
19.根据权利要求18所述的散热封装结构,其特征在于,所述基板内设有半导体器件,所述半导体器件与所述芯片电连接。
20.根据权利要求16所述的散热封装结构,其特征在于,所述散热柱的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌或铬。
CN201911370257.5A 2019-12-26 2019-12-26 一种散热封装结构的制造方法及散热结构 Active CN111146091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911370257.5A CN111146091B (zh) 2019-12-26 2019-12-26 一种散热封装结构的制造方法及散热结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911370257.5A CN111146091B (zh) 2019-12-26 2019-12-26 一种散热封装结构的制造方法及散热结构

Publications (2)

Publication Number Publication Date
CN111146091A true CN111146091A (zh) 2020-05-12
CN111146091B CN111146091B (zh) 2022-07-12

Family

ID=70520635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911370257.5A Active CN111146091B (zh) 2019-12-26 2019-12-26 一种散热封装结构的制造方法及散热结构

Country Status (1)

Country Link
CN (1) CN111146091B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863626A (zh) * 2020-06-28 2020-10-30 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法
CN116864468A (zh) * 2023-09-01 2023-10-10 青岛泰睿思微电子有限公司 芯片的多功能封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122071A1 (en) * 2006-11-24 2008-05-29 Siliconware Precision Industries Co., Ltd. Heat dissipating semiconductor package and fabrication method therefor
CN101320716A (zh) * 2007-06-08 2008-12-10 日本电气株式会社 半导体器件及其制造方法
CN103441080A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片正装bga封装方法
CN105590906A (zh) * 2016-01-11 2016-05-18 江苏科技大学 一种用于扇出式圆片级封装的散热构件及制造方法
CN106449541A (zh) * 2015-08-13 2017-02-22 三星电子株式会社 半导体封装件
CN110010546A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN110517993A (zh) * 2019-09-12 2019-11-29 广东佛智芯微电子技术研究有限公司 具有高散热性的板级扇出封装结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122071A1 (en) * 2006-11-24 2008-05-29 Siliconware Precision Industries Co., Ltd. Heat dissipating semiconductor package and fabrication method therefor
CN101320716A (zh) * 2007-06-08 2008-12-10 日本电气株式会社 半导体器件及其制造方法
CN103441080A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片正装bga封装方法
CN106449541A (zh) * 2015-08-13 2017-02-22 三星电子株式会社 半导体封装件
CN105590906A (zh) * 2016-01-11 2016-05-18 江苏科技大学 一种用于扇出式圆片级封装的散热构件及制造方法
CN110010546A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN110517993A (zh) * 2019-09-12 2019-11-29 广东佛智芯微电子技术研究有限公司 具有高散热性的板级扇出封装结构及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863626A (zh) * 2020-06-28 2020-10-30 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法
JP2022008780A (ja) * 2020-06-28 2022-01-14 珠海越亜半導体股▲分▼有限公司 支持フレーム構造およびその製造方法
JP7105284B2 (ja) 2020-06-28 2022-07-22 珠海越亜半導体股▲分▼有限公司 支持フレーム構造およびその製造方法
US11569177B2 (en) 2020-06-28 2023-01-31 Zhuhai Access Semiconductor Co., Ltd Support frame structure and manufacturing method thereof
CN116864468A (zh) * 2023-09-01 2023-10-10 青岛泰睿思微电子有限公司 芯片的多功能封装结构
CN116864468B (zh) * 2023-09-01 2023-12-08 青岛泰睿思微电子有限公司 芯片的多功能封装结构

Also Published As

Publication number Publication date
CN111146091B (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
JP5578447B2 (ja) 凹型ソケットを有する環状バイアを備えるダイスタッキング
CN202534641U (zh) 已封装电子器件
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
CN107689333A (zh) 半导体封装件及其形成方法
US9391026B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TW200416997A (en) Electronic parts packaging structure and method of manufacturing the same
US9583365B2 (en) Method of forming interconnects for three dimensional integrated circuit
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
JP2017017300A (ja) チップパッケージ
TW201631701A (zh) 以聚合物部件爲主的互連體
CN111146091B (zh) 一种散热封装结构的制造方法及散热结构
US11908819B2 (en) Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
SG190487A1 (en) Semiconductor packages and methods of packaging semiconductor devices
WO2018113573A1 (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN112103258B (zh) 一种双面开窗封装结构及其制造方法
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
CN113707566A (zh) 半导体结构的制造方法及半导体结构
CN116598291A (zh) 封装结构及其形成方法
CN103456715B (zh) 中介基材及其制作方法
CN115066746A (zh) 封装结构及其制备方法和电子设备
CN113192915B (zh) 三维集成电路模块及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant