CN111129146A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111129146A
CN111129146A CN201911050799.4A CN201911050799A CN111129146A CN 111129146 A CN111129146 A CN 111129146A CN 201911050799 A CN201911050799 A CN 201911050799A CN 111129146 A CN111129146 A CN 111129146A
Authority
CN
China
Prior art keywords
layer
semiconductor
epitaxial source
drain
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911050799.4A
Other languages
English (en)
Inventor
王培勋
周智超
陈仕承
张荣宏
黄瑞乾
林群雄
王志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111129146A publication Critical patent/CN111129146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供半导体装置，其包括半导体鳍状物、隔离结构、外延的源极/漏极结构以及硅化物层。半导体鳍状物位于基板上；隔离结构至少部分地围绕半导体鳍状物；外延的源极/漏极结构，位于半导体鳍状物上，其中外延的源极/漏极结构的延伸部分延伸于隔离结构上；硅化物层位于外延的源极/漏极结构上，且硅化物层连续围绕隔离结构上的外延的源极/漏极结构的延伸部分。

Description

半导体装置
技术领域
本发明实施例涉及半导体装置与其制作方法，尤其涉及场效晶体管如鳍状场效晶体管、全绕式栅极场效晶体管及/或其他场效晶体管的制作方法。
背景技术
半导体集成电路产业已经历指数成长。集成电路材料与设计的技术演进，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。工艺尺寸缩小通常有利于增加产能并降低相关成本。尺寸缩小亦增加形成与处理集成电路的复杂度，因此形成与处理集成电路的方法亦需类似发展以实现这些进展。举例来说，在装置尺寸持续减少时，减少源极/漏极结构与其金属接点之间的接触电阻的挑战更大。虽然解决此挑战的方法通常适用，但这些方法仍无法完全符合所有方面的需求。
发明内容
本发明一实施例提供的半导体装置，包括半导体鳍状物、隔离结构、外延的源极/漏极结构以及一硅化物层。半导体鳍状物位于基板上；隔离结构，至少部分地围绕半导体鳍状物；外延的源极/漏极结构，位于半导体鳍状物上，其中外延的源极/漏极结构的延伸部分延伸于隔离结构上；以及硅化物层，位于外延的源极/漏极结构上，且硅化物层连续围绕隔离结构上的外延的源极/漏极结构的延伸部分。
本发明一实施例提供的半导体装置的制作方法，包括：形成自基板凸起的半导体鳍状物，与半导体鳍状物上的第一栅极堆叠；形成暂时的间隔物于第一栅极堆叠的侧壁上；形成凹陷于半导体鳍状物中；自凹陷成长外延的源极/漏极结构；移除暂时的间隔物层，以形成与外延的源极/漏极结构相邻的开口；经由开口形成虚置外延盖层以包覆隔离结构上的外延的源极/漏极结构的延伸部分；形成层间介电层于虚置外延盖层上；图案化层间介电层以形成接点孔露出虚置外延盖层；经由接点孔选择性地移除虚置外延盖层，以露出外延的源极/漏极结构；以及形成硅化物层以包覆外延的源极/漏极结构的延伸部分。
本发明一实施例提供的半导体装置的制作方法，包括：形成半导体鳍状物于基板上；形成虚置栅极堆叠以与半导体鳍状物交错；形成暂时的间隔物于虚置栅极堆叠的侧壁上；移除半导体鳍状物的一部分以形成与虚置栅极堆叠相邻的凹陷；自凹陷成长外延的源极/漏极结构；移除暂时的间隔物层，以形成与外延的源极/漏极结构相邻的开口；经由开口形成虚置外延盖层，以包覆隔离结构上的外延的源极/漏极结构的延伸部分；形成层间介电层于虚置外延盖层上；进行栅极置换工艺，将虚置栅极堆叠置换为金属栅极结构以围绕堆叠于基板上的多个通道；图案化层间介电层以形成接点孔露出虚置外延盖层；经由接点孔选择性地移除虚置外延盖层，以露出外延的源极/漏极结构；以及形成硅化物层于外延的源极/漏极结构的延伸部分上。
附图说明
图1A与图1B为本发明一些实施例中，形成半导体装置所用的方法的流程图。
图2A为本发明一些实施例中，半导体装置的三维透视图。
图2B为本发明一些实施例中，半导体装置的平面俯视图。
图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、与图12A显示本发明一些实施例中，在图1的方法的中间阶段的图2A与图2B的半导体装置沿着剖线AA’的剖视图。
图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、与图12B显示本发明一些实施例中，在图1的方法的中间阶段的图2A与2B的半导体装置沿着剖线BB’的剖视图。
图3C、图4C、图5C、图6C、图7C、图8C、图9C、图10C、图11C、与图12C显示本发明一些实施例中，在图1的方法的中间阶段的图2A与图2B的半导体装置沿着剖线CC’的剖视图。
附图标记如下：
AA’、BB’、CC’ 剖线
G 间硅距离
H_df、H_fin 高度
100 方法
102、104、106、108、110、112、114、116、118、120、122、123、124、125、126、128、130、132 步骤
180、280 硅化物层
200 装置
202 基板
204 半导体鳍状物
204A、204B 半导体材料
206 介电鳍状物
208 隔离结构
210 虚置栅极堆叠
211 虚置栅极
214 鳍状物间隔物
216、218、272 硬掩膜层
220 介电层
222 暂时的间隔物层
224 界面层
228 衬垫层
230 凹陷
240 内侧间隔物
250 源极/漏极结构
250B 下表面
250S 侧壁
250T 上表面
252、253、254 半导体层
260 开口
262 虚置外延盖层
264 间隔物层
265 接点孔
266 层间介电层
268 气隙
270 金属栅极结构
290 源极/漏极接点
具体实施方式
下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件与排列的实施例用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，本发明实施例的结构形成于另一结构上、连接至另一结构及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间(即结构未接触另一结构)。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。
本发明实施例一般关于半导体装置与其制作方法，更特别关于场效晶体管如鳍状场效晶体管、全绕式栅极场效晶体管及/或其他场效晶体管的制作方法。
在半导体制作中，在形成接点沟槽于外延的源极/漏极结构上之后，形成硅化物接点层(如硅化物层)于外延的源极/漏极结构的上表面上。如此一来，硅化物层的表面积可能只局限在外延的源极/漏极结构的顶部，其限制硅化物层与源极/汲汲接点之间的接触面积。因此至少为了这些理由，需要改善硅化物层的形成方法。
本发明实施例提供的硅化物层夹设于外延的源极/漏极结构与源极/漏极接点之间，并设计为降低外延的源极/漏极结构与源极/漏极接点之间的接触电阻。在一些实施例中，形成虚置外延盖层于外延的源极/漏极结构上，以包覆延伸于隔离结构上的外延的源极/漏极结构的至少一部分。在栅极置换工艺之后，移除虚置外延盖层并置换为硅化物层。如此一来，硅化物层亦包覆延伸于隔离结构上的外延的源极/漏极结构的至少一部分，进而增加硅化物层与源极/漏极接点之间的接触面积。此外，由于在栅极置换工艺之后形成硅化物层，因此不会对硅化物层进行与栅极置换工艺相关的化学与热工艺，使硅化物层维持更一致的特性。
图1为本发明一些实施例中，形成半导体的装置200的方法100的流程图。方法100仅为举例而非局限本发明实施例至权利要求未实际记载处。在方法100之前、之中、与之后可进行额外步骤，且方法的额外实施例可置换、省略或调换一些所述步骤。方法100搭配其他附图说明如下，其显示装置200于方法100的中间步骤时的多种三维图与剖视图。具体而言，图2A显示装置200的三维图，图2B显示装置200的平面俯视图，图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、与图12A显示装置200沿着剖线AA’(鳍状物之外的X切线)的剖视图，图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、与图12B显示装置200沿着剖线BB’(切过鳍状物的X切线)的剖视图，而图3C、图4C、图5C、图6C、图7C、图8C、图9C、图10C、图11C、与图12C显示装置200沿着剖线CC’(Y切线)的剖视图。
装置200可为进行集成电路或其部分的工艺时所制作的中间装置，而集成电路可包含静态随机存取存储器及/或其他逻辑电路，无源构件如电阻、电容、或电感，或有源构件如p型场效晶体管、n型场效晶体管、鳍状场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、双极晶体管、高电压晶体管、高频晶体管及/或其他存储器单元。本发明实施例不限于任何特定数目的装置或装置区，或限于任何特定装置设置。举例来说，虽然附图中的装置200为三维场效晶体管如鳍状场效晶体管或全绕式栅极场效晶体管，本发明实施例亦可用于制作平面场效晶体管。
如图1与图2A及2B所示，方法100的步骤102提供装置200，其包括自基板202凸起的一或多个半导体鳍状物204，半导体鳍状物204隔有隔离结构208，且虚置栅极堆叠210位于基板202上。装置200可包含其他构件，比如位于虚置栅极堆叠210的侧壁上的栅极间隔物(未图示)、位于虚置栅极堆叠210上的多种硬掩膜层(详述如下)、阻挡层、其他合适的层状物或上述的组合。
基板202可包含半导体元素(单一元素)如硅、锗及/或其他合适材料；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟及/或其他合适材料；半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、磷砷化镓铟及/或其他合适材料。基板202可为具有一致组成的单层材料。在其他实施例中，基板202可包含适用于形成集成电路装置的类似或不同组成的多个材料层。在一例中，基板202可为绝缘层上硅基板，其具有硅层形成于氧化硅层上。在另一例中，基板202可包括导电层、半导体层、介电层、其他层或上述的组合。
在基板202包括场效晶体管的一些实施例中，多种掺杂区如源极/漏极区位于基板202之中或之上。掺杂区可掺杂p型掺质如磷或砷及/或n型掺杂如硼或二氟化硼，端式设计需求而定。掺杂区可直接形成于基板202上、形成于p型井结构中、形成于n型井结构中、形成于双井结构中、或采用隆起结构。掺杂区的形成方法可采用注入掺质原子、原位掺杂的外延成长及/或其他合适技术。
每一半导体鳍状物204可适用于提供n型场效晶体管或p型场效晶体管。在一些实施例中，此处所示的半导体鳍状物204可适用于提供类似型态(如均为n型或均为p型)的鳍状场效晶体管。在其他实施例中，其可适用于提供相反型态(如n型与p型)的鳍状场效晶体管。此设置仅用于说明目的而非局限本发明实施例。半导体鳍状物204的制作方法可采用合适工艺，包括光光刻与蚀刻工艺。光光刻工艺可包含形成光刻胶于基板202上、曝光光刻胶至一图案、进行曝光后烘烤工艺、以及显影光刻胶以形成含光刻胶的掩膜单元(未图示)。接着采用掩膜单元并蚀刻凹陷至基板202中，以保留半导体鳍状物204于基板202上。蚀刻工艺可包含干蚀刻、湿蚀刻、反应性离子蚀刻及/或其他合适工艺。
多种其他实施例中形成半导体鳍状物204的方法亦适用。举例来说，半导体鳍状物204的图案化方法采用双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合光光刻与自对准工艺，其产生的图案间距小于采用单一的直接光光刻工艺所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光光刻工艺图案化牺牲层。采用自对准工艺以沿着图案化的牺牲层侧部形成间隔物。接着移除牺牲层，并可采用保留的间隔物或芯图案化鳍状物。在一些实施例中，在形成半导体鳍状物204之后，其高度H_fin(见图3)介于约40nm至约70nm之间。此高度有效影响装置效能与操作电流(开启电流)。较高的鳍状物及/或纳米片有助于提供更大的操作电流，但会损失交流电(如速度劣化)。此外，较高鳍状物及/或纳米片亦受限于图案化工艺。对全绕式栅极结构(纳米片)而言，高度受限于形成金属栅极时的片至片空间(与半导体材料204B的厚度相关)。
在图3B与图3C所示的实施例中，半导体鳍状物204可包含交替的半导体材料层，比如不同的半导体材料204A与半导体材料204B。在一些实施例中，半导体鳍状物204可包含总共3至10层交替的半导体材料层，不过本发明实施例不局限于此设置。在本发明实施例中，半导体材料204A包括硅，而半导体材料204B包括硅锗。半导体材料204A与204B的一或两者可掺杂合适掺质如p型掺质或n型掺质，用以形成所需的场效晶体管。半导体材料204A与204B的形成方法各自可为外延工艺如分子束外延工艺、化学气相沉积工艺如有机金属化学气相沉积及/或其他合适的外延成长工艺。
在许多实施例中，半导体材料204A与204B的交替层设置为提供多栅极装置如全绕式场效晶体管，其形成方法将详述如下。导入多栅极装置可增加栅极-通到耦合、降低关闭状态电流、并减少短通道效应，以改善栅极控制。多栅极装置如全绕式栅极场效晶体管通常包含栅极结构，其延伸于水平通道区周围，以自所有侧控制通道区。全绕式栅极场效晶体管通常与互补式金属氧化物半导体工艺相容，因此在大幅减少尺寸时仍可维持栅极控制并缓解短通道效应。本发明实施例当然不限于只形成全绕式栅极场效晶体管，且可提供其他三维场效晶体管如鳍状场效晶体管。如此一来，半导体鳍状物204可包含半导体材料的单层或不同半导体材料(未设置成交替堆叠)的多层，可提供一致的鳍状物以形成鳍状场效晶体管。
隔离结构208可包含氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料及/或其他合适材料。隔离结构208可包含浅沟槽隔离结构。在一实施例中，隔离结构208的形成方法为在形成半导体鳍状物204时，蚀刻沟槽于基板202中。接着以沉积工艺将上述隔离材料填入沟槽，接着进行化学机械平坦化工艺。亦可采用其他隔离结构如场氧化物、局部氧化硅及/或其他合适结构作为隔离结构208。在其他实施例中，隔离结构208可包含多层结构，比如具有一或多个热氧化物衬垫层。隔离结构208的沉积方法可为任何合适方法，比如化学气相沉积、可流动的化学气相沉积、旋转涂布玻璃、其他合适方法或上述的组合。隔离结构208的形成方法可为沉积介电层如间隔物层于半导体鳍状物204上，接着使介电层凹陷让隔离结构208的上表面低于半导体鳍状物204的上表面。
在图3C所示的一些实施例中，形成鳍状物间隔物214于半导体鳍状物204的侧壁上。鳍状物间隔物214可包含任何合适的介电材料，比如氮化硅、氧化硅、氮氧化硅、其他合适的介电材料或上述的组合。在一些实施例中，鳍状物间隔物214包含的介电材料，与隔离结构208与介电鳍状物206包含的介电材料不同。可先顺应性地沉积鳍状物间隔物214于半导体鳍状物204上。接着沉积形成隔离结构208所用的介电层于鳍状物间隔物214上，以填入鳍状物间隔物214中的空间。之后使形成隔离结构208所用的介电层凹陷如上述，以形成半导体鳍状物204，而鳍状物间隔物214保留在半导体鳍状物204的侧壁上。
此处所述的装置200可视情况包含介电鳍状物206(有时称做虚置鳍状物或混合鳍状物)于基板202上。如图3C所示的例子，每一介电鳍状物206可位于半导体鳍状物204之间，其方向可平行于半导体鳍状物204。然而与设置为提供有源装置的半导体鳍状物204不同，介电鳍状物206为非有源且不设置以形成场效晶体管。在一些实施例中，提供介电鳍状物206以调整鳍状物至鳍状物的空间(如鳍状物间距)，使后续形成的介电层(如介电层220与暂时的间隔物层222)的厚度可依设计需求控制。介电鳍状物206亦有助于降低鳍状物图案化的负载效应，并避免源极/漏极的外延桥接。介电鳍状物206的形成方法可为任何合适方法。在上述的一例中，可先沉积隔离结构208如间隔物层于半导体鳍状物204的侧壁上。在此隔离结构208凹陷至低于半导体鳍状物204之前，沉积形成介电鳍状物206所用的介电层于隔离结构208的侧壁上。之后使隔离结构208凹陷，且凹陷方法可为化学蚀刻工艺。因此隔离结构208的上表面低于半导体鳍状物204的上表面与形成介电鳍状物206所用的介电层上表面。
在一些实施例中，每一虚置栅极堆叠210作为之后形成高介电常数的介电层与金属栅极所用的占位器。上述的高介电常数指的是大于氧化硅的介电常数(约3.9)的介电常数。虚置栅极堆叠210可包含虚置栅极211与多种其他材料层。在一些实施例中，虚置栅极211包括多晶硅。在图3A所示的实施例中，虚置栅极堆叠可包含界面层224位于半导体鳍状物204与虚置栅极211之间、硬掩膜层216位于虚置栅极211上及/或硬掩膜层218位于硬掩膜层216上。在制作装置200的其他构件(如外延的源极/漏极结构250)之后的栅极置换工艺时，虚置栅极堆叠的部分可置换成高介电常数的介电层与金属栅极。硬掩膜层216与218可各自包含任何合适的介电材料如半导体氧化物及/或半导体氮化物。在一例中，硬掩膜层216包括碳氮化硅，且硬掩膜层218包含氧化硅。界面层224可包含任何合适材料如氧化硅。虚置栅极堆叠210的多种材料层的形成方法可为任何合适工艺，比如化学气相沉积、物理气相沉积、原子层沉积、化学氧化、其他合适工艺或上述的组合。
如图1与图3A至3C所示，方法100的步骤104形成介电层220于装置200上。在许多实施例中，介电层220顺应性地形成于装置200(包括半导体鳍状物204、介电鳍状物206、与虚置栅极堆叠210)上。介电层220可包含任何合适介电材料如含氮介电材料，且其形成方法可为任何合适方法如原子层沉积、化学气相沉积、物理气相沉积、其他合适方法、或上述的组合。在所述实施例中，介电层220的形成方法微热原子层沉积工艺。在一些例子中，介电层220可包含氮化硅、碳氮化硅、碳氮氧化硅、其他合适介电材料、或上述的组合。
如图1与图3A至3C所示，方法100的步骤106形成暂时的间隔物层222于介电层220上。与介电层220类似，暂时的间隔物层222可顺应性地形成于虚置栅极堆叠210上。值得注意的是一些例子中，介电鳍状物206的存在会减少鳍状物至鳍状物的空间，如图3C所示。在这些例子中，仍可顺应性地形成暂时的间隔物层222于虚置栅极堆叠210上。若鳍状物至鳍状物的空间超小，暂时的间隔物层222可填入介电层220上的鳍状物至鳍状物间隙。暂时的间隔物层222可包含任何合适的介电材料，比如含氧介电材料或高介电常数的介电材料，且其形成方法可为任何合适方法如原子层沉积、化学气相沉积、物理气相沉积、其他合适方法、或上述的组合。在一些例子中，暂时的间隔物层222包含氧化硅、探氧化硅、高介电常数的介电材料(如氧化铪、氧化锆、氧化镧、氧化钇、或类似物)、其他合适的介电材料、或上述的组合。值得注意的是，虽然介电层220与暂时的间隔物层222的厚度不限于任何特定数值，其厚度可取决于半导体鳍状物204与介电鳍状物206之间的鳍状物至鳍状物的空间。在一例中，介电层220与暂时的间隔物层222的厚度各自小于约10nm。此外，一些实施例的介电层220与暂时的间隔物层222包含不同组成，使两种材料层对常用蚀刻剂具有蚀刻选择性。
如图1与图4A至4C所示，方法100的步骤108形成衬垫层228于装置200上。在一些实施中，衬垫层228顺应性地形成于装置200上，比如在暂时的间隔物层222的上表面与侧壁上具有大致相同的厚度。如图4C所示的一些实施例，衬垫层228填入暂时的间隔物层222上的空间。衬垫层228可由任何合适方法(如原子层沉积)沉积至任何合适厚度。衬垫层228可包括任何合适材料，比如氮化硅、碳氮化硅、碳氧化硅、其他合适的介电材料、或上述的组合。
如图1与图4A至4C所示，方法100的步骤110移除半导体鳍状物204的一部分以形成凹陷230于其中。在许多实施例中，方法100形成凹陷230的方法为合适的蚀刻工艺，比如干蚀刻工艺、湿蚀刻工艺、或反应性离子蚀刻工艺。在一些实施例中，方法100选择性地移除半导体鳍状物204，而不蚀刻或实质上不蚀刻虚置栅极堆叠210的侧壁上的介电层220与暂时的间隔物层222。此处所述的步骤110可移除介电层220与暂时的间隔物层222的上侧部分、形成于虚置栅极211上的硬掩膜层218、以及介电鳍状物206的上侧部分，以形成凹陷230。步骤110的蚀刻工艺可采用干蚀刻工艺，其采用的蚀刻剂包括含溴气体(如溴化氢及/或溴仿)、含氟气体(如四氟化碳、六氟化硫、二氟甲烷、氟仿及/或六氟乙烷)、其他合适气体、或上述的组合。通过调整蚀刻工艺时间，可控制半导体鳍状物204的移除量。在一些实施例中，步骤110的蚀刻工艺移除介电鳍状物206的上侧部分，使保留的介电鳍状物206的高度H_df小于或等于约30nm。
如图1与图5A至5C所示，方法100进行多种步骤。首先，方法100的步骤112以合适的蚀刻工艺选择性地移除半导体材料204B的部分，以形成间隙于半导体材料204A的层状物之间，使半导体材料204A的部分悬吊于空间中。如上所述，半导体材料204A包括硅，而半导体材料204B包括硅锗。综上所述，步骤112的蚀刻工艺选择性地移除硅锗部分，而不移除或实质上不移除硅。在一些实施例中，蚀刻工艺为等向蚀刻工艺(如干蚀刻工艺或湿蚀刻工艺)，且由蚀刻工艺的时间控制半导体材料204B的移除量。在一实施例中，方法100选择性地移除半导体材料204B的部分的方法为湿蚀刻工艺，其采用氢氟酸及/或氢氧化铵作为蚀刻剂，一开始氧化半导体材料204B的部分以形成氧化硅锗，之后再移除氧化硅锗。
如图1与图5A至5C所示，方法100的步骤114形成内侧间隔物240以与半导体材料204B相邻。内侧间隔物240的形成方法关于多种工艺。在一实施例中，间隔物层沉积于装置200上。间隔物层可填入半导体材料204A的层状物之间的空间。在一些实施例中，间隔物层可由任何合适方法(如原子层沉积)沉积制任何合适厚度。间隔物层包含任何合适的介电材料，比如氮化硅、氧化硅、碳氮化硅、碳氧化硅、其他合适的介电材料、或上述的组合。之后采用蚀刻工艺移除间隔物层的部分，因此只有间隔物层的部分(如内侧间隔物240)保留于半导体材料204B的侧壁上。形成于半导体材料204B的侧壁上的内侧间隔物240设置为有利于形成多栅极装置的后续制作步骤。在一些例子中，内侧间隔物240设置以减少最终多栅极装置的寄生电容。在一些实施例中，形成内侧间隔物240的蚀刻工艺为等向蚀刻工艺，且蚀刻工艺时间可控制间隔物层的移除量。
如图1与图5A至5C所示，方法100的步骤116自凹陷230开始成长外延的源极/漏极结构250。如图5A所示，其包含外延的源极/漏极结构250的放大图，而外延的源极/漏极结构250可包含多个外延的半导体层如半导体层252、253、与254。在一些实施例中，半导体层252、253、与254中包含的掺质量不同。在一些例子中，由于掺杂工艺的特性，半导体层252中包含的掺质量小于半导体层254中包含的掺质量。在一些例子中，半导体层252中包含的掺质量亦低于半导体层254中包含的掺质量，以最小化可能的漏电流。在一些例子中，半导体层253中包含的掺质量大致等于或高于半导体层252中包含的掺质量。如图5C所示，外延的源极/漏极结构250一开始成长于凹陷230中，接着延伸高于介电鳍状物206。换言之，外延的源极/漏极结构250的成长未横向受限于凹陷230的宽度，因此可更弹性地设计外延的源极/漏极结构250的尺寸。
外延的源极/漏极结构250(如半导体层252、253、与254)的形成方法可为合适方法，比如分子束外延、有机金属化学气相沉积、其他合适外延成长工艺、或上述的组合。外延的源极/漏极适用于n型鳍状场效晶体管装置(比如p型外延材料)，或改为适用于p型鳍状场效晶体管装置(比如n型外延材料)。p型外延材料可包含一或多层的硅锗外延层，其可掺杂p型掺质如硼、锗、铟及/或其他p型掺质。n型外延材料可包含一或多层的硅外延层或碳化硅外延层，其可掺杂n型掺质如砷、磷及/或其他n型掺质。
如图1与图6A至图6C所示，方法100的步骤118进行一或多个选择性蚀刻工艺，以移除暂时的间隔物层222与衬垫层228。蚀刻用于形成开口260以与外延的源极/漏极结构250相邻。在许多实施例中，蚀刻工艺移除暂时的间隔物层222，并移除位于外延的源极/漏极结构250与介电层220之间的衬垫层228。蚀刻工艺可采用任何合适的蚀刻剂，其设置为移除暂时的间隔物层222与衬垫层228，而不移除或实质上不移除外延的源极/漏极结构250与介电层220。在一些例子中，蚀刻工艺可为等向蚀刻工艺(如等向干蚀刻或等向湿蚀刻工艺)，其采用的蚀刻剂包括氢氟酸、氨、三氟化氮、其他合适蚀刻剂、或上述的组合。每一开口260设置为具有明确定义的宽度，其取决于暂时的间隔物层222与衬垫层228的总厚度。综上所述，在步骤118的选择性移除时，开口260可因此具有一致或实质上一致的宽度。在下述的许多实施例中，开口260设置以容纳完全包覆外延的源极/漏极结构250的硅化物层。
如图1与图7A至7C所示，方法100的步骤120(选择性地)形成虚置外延盖层262于开口260中的外延的源极/漏极结构250上，使虚置外延盖层262包覆外延的源极/漏极结构250。虚置外延盖层262包含硅、锗、其他合适材料、或上述的组合。虚置外延盖层262的形成方法可为任何合适方法，比如化学气相沉积、原子层沉积、物理气相沉积、其他合适工艺、或上述的组合。如图7A所示，步骤120可将虚置外延盖层262部分填入开口260。在一些例子中，虚置外延盖层262的厚度可介于约2nm至约3nm之间，其可为外延的源极/漏极结构250与相邻的介电层220之间的间隙距离G(见图7A)的约20％至约50％。如此一来，在步骤120之后保留气隙于虚置外延盖层262与其相邻的介电层220之间。
值得注意的是，由于在使暂时的间隔物层222与衬垫层228凹陷之后，且在形成源极/漏极接点之前进行步骤120，开口260可提供形成虚置外延盖层262于外延的源极/漏极结构250的露出表面上所用的空间，使虚置外延盖层262完全包覆外延的源极/漏极结构250。如图7A所示，虚置外延盖层262形成于外延的源极/漏极结构250的上表面、侧壁表面、与下表面上。如下所述，虚置外延盖层262可置换为硅化物层280，其可包覆外延的源极/漏极结构250。有利的是，此处提供的实施例增加硅化物层280与外延的源极/漏极结构250之间的接触面积，以降低外延的源极/漏极结构250与之后形成的源极/漏极接点之间的接触电阻。
如图1与图8A至8C所示，方法100的步骤122形成间隔物层264于装置200上。间隔物层264可包含任何合适的介电材料如低介电常数的介电材料，且其形成方法可为任何合适方法如原子层沉积、化学气相沉积、物理气相沉积、其他合适方法、或上述的组合。如图8A所示，间隔物层264填入外延的源极/漏极结构250与其相邻的介电层220之间的气隙。如图8C所示，间隔物层264亦填入开口260并覆盖外延的源极/漏极结构250与其相邻的介电鳍状物206。在一些实施例中，间隔物层264在虚置栅极堆叠210上具有顺应性的轮廓，比如在虚置栅极堆叠210的上表面与侧壁表面上具有大致相同的厚度。在一些例子中，间隔物层264的厚度介于约3nm至约7nm之间，其可为外延的源极/漏极结构250与其相邻的介电层220之间的间隙距离G(见图7A)的约50％至约80％之间。在一些例子中，间隔物层264可为或包含接点蚀刻停止层，且此例的间隔物层264可包含氮化硅、氮氧化硅、具有氧或碳元素的氮化硅、其他合适材料、或上述的组合，且其形成方法可为化学气相沉积、物理气相沉积、原子层沉积、其他合适方法、或上述的组合。
如图1与图9A至9C所示的一些实施例，方法100的步骤123形成层间介电层266于间隔物层264上。层间介电层266包含介电材料如四乙氧硅烷的氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅如硼磷硅酸盐玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、硼硅酸盐玻璃、其他合适的介电材料、或上述的组合。层间介电层266可包含多种介电材料的多层结构，且其形成方法可为沉积工艺如化学气相沉积、可流动的化学气相沉积、旋转涂布玻璃、其他合适方法、或上述的组合。在一些实施例中，层间介电层266的形成方法还包括进行化学机械平坦化工艺以平坦化装置200的上表面，并露出虚置栅极堆叠210的上表面。
如图1与图9A至9C所示，方法100的步骤124进行栅极置换工艺，以将虚置栅极堆叠210置换为个别的金属栅极结构270。在一些实施例中，每一金属栅极结构270为高介电常数的介电层与金属栅极结构，而高介电常数的介电层指的是金属栅极结构270包含的栅极介电层的介电常数大于氧化硅的介电常数(约3.9)。步骤124的栅极置换工艺可采用下述的一系列制作步骤。
对需要多栅极装置如全绕式栅极场效晶体管的实施例而言，以图9B为例，在形成间隔物层264及/或层间介电层266之前，蚀刻工艺可自半导体鳍状物204选择性移除半导体材料204B的层状物(含硅锗)，使空洞或间隙(未图示)形成于半导体材料204A的层状物(含硅)的堆叠之间。在一些实施例中，蚀刻工艺可为干蚀刻工艺或湿蚀刻工艺。方法100的步骤124之后由任何合适的方法移除虚置栅极堆叠210，以形成栅极沟槽(未图示)于半导体鳍状物204上。形成栅极沟槽的方法可包括一或多道蚀刻工艺，其对虚置栅极堆叠210中包含的材料(比如虚置栅极211中包含的多晶硅)具有选择性。蚀刻工艺可包含干蚀刻、湿蚀刻、反应性离子蚀刻、其他合适的蚀刻方法、或上述的组合。
方法100接着形成金属栅极结构270于栅极沟槽中。对半导体鳍状物204包括半导体材料204A与204B的交替堆叠的实施例而言，在自装置200移除半导体材料204B时，亦可沉积金属栅极结构270的多种材料层于半导体材料204A的层状物之间的间隙中。虽然未图示，但金属栅极结构270可包含多种材料层如形成于界面层224上的高介电常数的栅极介电层、形成于高介电常数的栅极介电层上的功函数金属层、形成于功函数金属层上的基体导电层、其他合适的层状物、或上述的组合。高介电常数的介电层可包含一或多种高介电常数的介电材料(或一或多层的高介电常数的介电材料)，比如氧化铪硅、氧化铪、氧化铝、氧化锆、氧化镧、氧化钛、氧化钇、钛酸锶、或上述的组合。功函数金属层可包含任何合适材料，比如氮化钛、氮化钽、钌、钼、钨、铂、钛、铝、碳化钽、碳氮化钽、氮化钽硅、氮化钛硅、其他合适材料、或上述的组合。在一些实施例中，功函数金属层包括相同型态或不同型态的多个材料层(比如均为n型功函数金属或均为p型功函数金属)，已达所需的临界电压。基体导电层可包含铝、铜、钨、钴、钌、其他合适导电材料、或上述的组合。金属栅极结构270可包含其他材料层如阻挡层、粘着层、硬掩膜层272(如图9所示)及/或盖层。金属栅极结构270的多种层状物的形成方法可为任何合适方法，比如化学气相沉积、原子层沉积、物理气相沉积、电镀、化学氧化、热氧化、其他合适方法、或上述的组合。之后方法100可进行一或多道研磨工艺如化学机械平坦化工艺，以移除任何多余导电材料并平坦化装置200的上表面。
如图1与图10A至10C所示，方法100亦包含步骤125进行图案化工艺，以形成接点孔265于层间介电层266中。接点孔265对准源极/漏极结构250。形成接点孔265的方法包括以光刻工艺形成图案化的光刻胶层，其具有开口以定义用于接点孔265的区域。经由图化的光刻胶层的开口蚀刻层间介电层266，并以湿式剥除或等离子体灰化移除图案化的光刻胶层。可额外采用硬掩膜以图案化接点孔265。
如图1与图10A至10C所示，方法100的步骤126进行一或多道选择性蚀刻工艺，以移除之前形成的虚置外延盖层262以形成装置200。如图10A所示，蚀刻产生气隙268于外延的源极/漏极结构250与间隔物层264的个别部分之间。蚀刻工艺可采用任何合适的蚀刻剂，其设置为移除虚置外延盖层262而不移除或实质上不移除外延的源极/漏极结构250与间隔物层264。与虚置外延盖层262相较，外延的源极/漏极结构250的末端具有较低锗含量(<20％)，其可在移除虚置外延盖层262时作为蚀刻停止层。在一些例子中，蚀刻工艺可为等向蚀刻工艺(如等向干蚀刻工艺或等向湿蚀刻工艺)，其采用的蚀刻剂包括氢氟酸、氨、三氟化氮、其他合适蚀刻剂、或上述的组合。如图10B所示，在装置200的此部分(如直接位于外延的源极/漏极结构250上的部分)中，在露出虚置外延盖层262之前，可进行额外蚀刻步骤移除层间介电层266。值得注意的是，气隙268设置为具有明确定义的宽度，其取决于虚置外延盖层262的厚度(并间接地取决于暂时的间隔物层222与衬垫层228的总厚度)。综上所述，在步骤126的选择性移除时，气隙268可具有一致或实质上一致的宽度。如下所述，气隙268设置以容纳完全包覆外延的源极/漏极结构250的硅化物层。如图1与图11A至11C所示，方法100的步骤128填入每一气隙268以形成硅化物层280于每一外延的源极/漏极结构250上，使硅化物层280包覆外延的源极/漏极结构250。在许多实施例中，硅化物层280包含镍硅化物、钴硅化物、钨硅化物、钽硅化物、钛硅化物、铂硅化物、铒硅化物、钯硅化物、其他合适硅化物、或上述的组合。硅化物层的形成方法可为合适方法。在一例中，可由沉积工艺如化学气相沉积、原子层沉积、物理气相沉积、其他合适工艺、或上述的组合沉积金属层如镍于装置200上。接着可退火装置200使金属层与外延的源极/漏极结构250反应形成硅化物层280。之后移除未反应的金属层，保留硅化物层280于外延的源极/漏极结构250上。在另一例中，可由此处提供的合适沉积方法选择性地沉积金属层于外延的源极/漏极结构250的半导体材料上。之后退火装置200以形成硅化物层280于外延的源极/漏极结构250上。在一些实施例中，硅化物层280完全填入气隙268。在一些例子中，硅化物层280的厚度为约2nm至约3nm(与虚置外延盖层262的厚度相同)，其可为外延的源极/漏极结构250与相邻的介电层220之间的间隙距离约20％至约50％。如图11A所示，硅化物层280的最大或容许厚度取决于暂时的间隔物层222与衬垫层228的总厚度，且硅化物层280位于介电层220与外延的源极/漏极结构250之间。
值得注意的是，虽然硅化物层180置换完全包覆外延的源极/漏极结构250的虚置外延盖层262，硅化物层280亦完全包覆个别的外延的源极/漏极结构250。如图11C所示，硅化物层280不只位于外延的源极/漏极结构250的上表面250T上，亦位于外延的源极/漏极结构250的至少一侧壁250S上(以及外延的源极/漏极结构250的下表面250B上，其中外延的源极/漏极结构250悬吊于相邻的隔离结构208上)。以图11A与11C为例，外延的源极/漏极结构250的一部分水平延伸于隔离结构208上(可能延伸于相邻的介电鳍状物206上)，而硅化物层280至少覆盖水平延伸于隔离结构208上的外延的源极/漏极结构250的一部分的侧壁表面。有利的是，此处提供的实施例可增加硅化物层280与外延的源极/漏极结构250之间的接触面积，进而降低外延的源极/漏极结构250与将形成于硅化物层280上的源极/漏极接点290之间的接点电阻。此外，本发明实施例在栅极置换工艺之后(而非之前)形成硅化物层180，因此硅化物的形成工艺有时称作硅化物后制工艺。硅化物后制工艺的优点之一为硅化物层180不需经历栅极置换工艺，因此不需经历栅极置换工艺的升温及/或暴露至多种化学品(可能改变硅化物层的特性)。如此一来，硅化物层180采用的材料弹性更大(比如热预算更多)，且可具有更一致的电性及/或机械特性。
如图11A所示，硅化物层280位于外延的源极/漏极结构250上，并连续地包覆隔离结构208上的外延的源极/漏极结构250的延伸部分。间隔物层264包括低介电常数的介电材料，其分隔硅化物层与栅极结构，并覆盖延伸于隔离结构208上的硅化物层280的延伸部分的侧壁表面。间隔物层还包含延伸于硅化物层280的部分上表面上的第一部分，以及延伸于硅化物层280的部分下表面上的第二部分。如图11B所示，硅化物层280延伸于半导体鳍状物204上的外延的源极/漏极结构250的一部分的上表面上，且间隔物层264亦延伸覆盖硅化物层280的部分上表面。如图11C所示，装置200亦包含介电鳍状物206于基板202上以与半导体鳍状物204相邻，且间隔物层264覆盖介电鳍状物206的上表面。间隔物层填入半导体鳍状物204与介电鳍状物206之间的凹陷，向上延伸至外延的源极/漏极结构250的侧壁表面上的硅化物层280、并横向延伸至介电鳍状物206的上表面。
如图1与图12A至12C所示，方法100的步骤130形成源极/漏极接点290于硅化物层280上，以电性接触对应的外延的源极/漏极结构250。每一源极/漏极接点290可包含一或多个导电层，且其形成方法可采用任何合适方法如原子层沉积、化学气相沉积、物理气相沉积、电镀及/或其他合适工艺。在一些实施例中，每一源极/漏极接点290包含籽晶金属层与填充金属层。在多种实施例中，籽晶金属层包含钴、钨、钌、镍、其他合适金属、或上述的组合。填充金属层可包含铜、钨、铝、钴、其他合适材料或上述的组合。虽然图12A至12C未图示，但应理解在介电鳍状物206不存在的实施例中，其位置可具有其他合适的层状物如间隔物层264与层间介电层266。
如图1所示，方法100的步骤132可进行额外工艺步骤。举例来说，可形成额外的垂直内连线结构如通孔、水平内连线结构如线路及/或多层内连线结构如金属层与层间介电层于装置200上。多种内连线结构可采用多种导电材料，包括铜、钨、钴、铝、钛、钽、铂、钼、银、金、锰、锆、钌、上述的合金、金属硅化物、其他合适材料、或上述的组合。金属硅化物可包含镍硅化物、钴硅化物、钨硅化物、钽硅化物、钛硅化物、铂硅化物、铒硅化物、钯硅化物、其他合适的金属硅化物、或上述的组合。
本发明实施例可提供许多优点至半导体装置与其形成方法，但不局限于此。本发明实施例提供形成硅化物层于外延的源极/漏极结构上的方法。本发明实施例包含在栅极置换工艺之后，形成硅化物层以包覆外延的源极/漏极结构。综上所述，此处公开的硅化物层可降低下方的外延的源极/漏极结构与上方的源极/漏极之间的接触电阻。
在一例中，半导体装置包括半导体鳍状物，位于基板上；隔离结构，至少部分地围绕半导体鳍状物；外延的源极/漏极结构，位于半导体鳍状物上，其中外延的源极/漏极结构的延伸部分延伸于隔离结构上；以及硅化物层，位于外延的源极/漏极结构上，且硅化物层连续围绕隔离结构上的外延的源极/漏极结构的延伸部分。
在一实施例中，硅化物层覆盖外延的源极/漏极结构的延伸部分的上表面、下表面、与侧壁表面。
在一实施例中，半导体装置还包括源极/漏极接点位于硅化物层上，且源极/漏极接点经由硅化物层电性耦接至外延的源极/漏极结构。
在一实施例中，半导体装置还包括：栅极结构，位于半导体鳍状物的通道区上并围绕通道区中彼此堆叠的多个全绕式栅极通道；以及介电间隔物层，位于硅化物层与栅极结构之间。
在一实施例中，间隔物层包括分隔硅化物层与栅极结构的低介电常数的介电材料，其中间隔物层覆盖延伸于隔离结构上的硅化物层的一部分的侧壁表面，且其中间隔物层还包括延伸于硅化物层的部分上表面上的第一部分与延伸于硅化物层的部分下表面下的第二部分。
在一实施例中，硅化物层延伸于半导体鳍状物上的外延的源极/漏极结构的部分上表面上，且其中间隔物层更延伸覆盖硅化物层的部分上表面。
在一实施例中，全绕式栅极通道包括硅或硅锗。
在一实施例中，半导体装置还包括介电鳍状物位于基板上以与半导体鳍状物相邻，其中间隔物层覆盖介电鳍状物的上表面。
在一实施例中，间隔物层填入半导体鳍状物与介电鳍状物之间的凹陷，且间隔物层向上延伸至外延的源极/漏极结构的侧壁表面上的硅化物层，并横向延伸至介电鳍状物的上表面。
在另一例中，提供半导体装置的制作方法，包括：形成自基板凸起的半导体鳍状物，与半导体鳍状物上的第一栅极堆叠；形成暂时的间隔物于第一栅极堆叠的侧壁上；形成凹陷于半导体鳍状物中；自凹陷成长外延的源极/漏极结构；移除暂时的间隔物层，以形成与外延的源极/漏极结构相邻的开口；经由开口形成虚置外延盖层以包覆隔离结构上的外延的源极/漏极结构的延伸部分；形成层间介电层于虚置外延盖层上；图案化层间介电层以形成接点孔露出虚置外延盖层；经由接点孔选择性地移除虚置外延盖层，以露出外延的源极/漏极结构；以及形成硅化物层以包覆外延的源极/漏极结构的延伸部分。
在一实施例中，成长外延的源极/漏极结构使其延伸部分延伸于隔离结构上，其中硅化物层至少覆盖外延的源极/漏极结构的延伸部分侧壁表面与下表面。
在一实施例中，上述方法还包括在形成第一栅极堆叠之后与形成凹陷于半导体鳍状物中之前，形成介电层于虚置栅极堆叠上，其中暂时的间隔物层形成于介电层上；以及形成衬垫层于暂时的间隔物层上。
在一实施例中，上述方法还包括在形成层间介电层之后，将第一栅极堆叠置换为具有金属与高介电常数的介电材料的第二栅极堆叠。
在一实施例中，上述方法还包括形成间隔物层于虚置外延盖层与介电层之间，且间隔物层的形成方法为填入开口的其余部分。
在一实施例中，形成硅化物层的步骤还包括使间隔物层的第一部分延伸于硅化物层的上表面上，并使间隔物层的第二部分延伸于硅化物层的下表面下。
在一实施例中，形成硅化物层的步骤包括形成硅化物层以延伸于半导体鳍状物上的外延的源极/漏极结构的一部分的上表面上，使暂时的间隔物层与衬垫层的总厚度控制硅化物层的最大厚度，且暂时的间隔物层与衬垫层位于介电层与外延的源极/漏极结构之间。
在一实施例中，上述方法还包括形成源极/漏极接点于硅化物层上，其中源极/漏极接点经由硅化物层电性耦接至外延的源极/漏极结构。
在一实施例中，上述方法还包括形成堆叠于基板上的多个全绕式栅极通道。
本发明又一实施例提供半导体装置的制作方法，包括形成半导体鳍状物于基板上；形成虚置栅极堆叠以与半导体鳍状物交错；形成暂时的间隔物于虚置栅极堆叠的侧壁上；移除半导体鳍状物的一部分以形成与虚置栅极堆叠相邻的凹陷；自凹陷成长外延的源极/漏极结构；移除暂时的间隔物层，以形成与外延的源极/漏极结构相邻的开口；经由开口形成虚置外延盖层，以包覆隔离结构上的外延的源极/漏极结构的延伸部分；形成层间介电层于虚置外延盖层上；进行栅极置换工艺，将虚置栅极堆叠置换为金属栅极结构以围绕堆叠于基板上的多个通道；图案化层间介电层以形成接点孔露出虚置外延盖层；经由接点孔选择性地移除虚置外延盖层，以露出外延的源极/漏极结构；以及形成硅化物层于外延的源极/漏极结构的延伸部分上。
在一实施例中，硅化物层包覆隔离结构上的外延的源极/漏极结构的延伸部分。
本发明已以数个实施例公开如上，以利本技术领域中技术人员理解本发明。本技术领域中技术人员可采用本发明为基础，设计或调整其他工艺与结构，用以实施实施例的相同目的，及/或达到实施例的相同优点。本技术领域中技术人员应理解上述等效置换并未偏离本发明的精神与范畴，并可在未偏离本发明的精神与范畴下进行这些不同的改变、置换、与调整。

Claims (1)

1.一种半导体装置，包括：
一半导体鳍状物，位于一基板上；
一隔离结构，至少部分地围绕该半导体鳍状物；
一外延的源极/漏极结构，位于该半导体鳍状物上，其中该外延的源极/漏极结构的延伸部分延伸于该隔离结构上；以及
一硅化物层，位于该外延的源极/漏极结构上，且该硅化物层连续围绕该隔离结构上的该外延的源极/漏极结构的延伸部分。
CN201911050799.4A 2018-10-31 2019-10-31 半导体装置 Pending CN111129146A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753466P 2018-10-31 2018-10-31
US62/753,466 2018-10-31
US16/582,547 US10944009B2 (en) 2018-10-31 2019-09-25 Methods of fabricating a FinFET device with wrap-around silicide source/drain structure
US16/582,547 2019-09-25

Publications (1)

Publication Number Publication Date
CN111129146A true CN111129146A (zh) 2020-05-08

Family

ID=70327431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911050799.4A Pending CN111129146A (zh) 2018-10-31 2019-10-31 半导体装置

Country Status (3)

Country Link
US (3) US10944009B2 (zh)
CN (1) CN111129146A (zh)
TW (1) TW202036907A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809076A (zh) * 2020-08-31 2021-12-17 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847373B2 (en) * 2018-10-23 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming silicide contact in field-effect transistors
US10944009B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating a FinFET device with wrap-around silicide source/drain structure
KR20200136688A (ko) * 2019-05-28 2020-12-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN112309860B (zh) * 2019-07-30 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112420831B (zh) * 2019-08-23 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
DE102020131140A1 (de) * 2020-08-10 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gateisolierungsstruktur
KR20220030374A (ko) * 2020-08-28 2022-03-11 삼성전자주식회사 반도체 장치
US20220352334A1 (en) * 2021-04-29 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Gate Field-Effect Transistors and Methods of Forming the Same
KR20230022502A (ko) * 2021-08-09 2023-02-16 삼성전자주식회사 반도체 장치
US20230063098A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method and Structure for Gate-All-Around Devices with Deep S/D Contacts

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032955A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9276087B2 (en) * 2013-05-10 2016-03-01 Samsung Electronics Co., Ltd. Methods of manufacturing FINFET semiconductor devices using sacrificial gate patterns and selective oxidization of a fin
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10700173B2 (en) * 2018-04-10 2020-06-30 Globalfoundries Inc. FinFET device with a wrap-around silicide source/drain contact structure
US10944009B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating a FinFET device with wrap-around silicide source/drain structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809076A (zh) * 2020-08-31 2021-12-17 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20230145872A1 (en) 2023-05-11
TW202036907A (zh) 2020-10-01
US20200135932A1 (en) 2020-04-30
US11996483B2 (en) 2024-05-28
US11695076B2 (en) 2023-07-04
US20210193842A1 (en) 2021-06-24
US10944009B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
CN111129146A (zh) 半导体装置
US20200279770A1 (en) Etch Stop Layer for Semiconductor Devices
TWI711075B (zh) 半導體結構及其製造方法
US11764065B2 (en) Methods of forming silicide contact in field-effect transistors
CN110783202A (zh) 半导体结构的制作方法
CN110957266A (zh) 集成电路制造方法
US11367782B2 (en) Semiconductor manufacturing
CN111129148A (zh) 半导体装置的形成方法
CN110875189A (zh) 半导体装置的形成方法
CN111261521B (zh) 半导体器件及其形成方法
US11610977B2 (en) Methods of forming nano-sheet-based devices having inner spacer structures with different widths
CN112310220A (zh) 半导体结构
CN112652579A (zh) 半导体装置的形成方法
CN112750775A (zh) 半导体装置的形成方法
CN112103289A (zh) 半导体装置
CN114823524A (zh) 半导体结构与其形成方法
KR20220106009A (ko) 나노구조체 전계 효과 트랜지스터 디바이스 및 형성 방법
TW202143300A (zh) 半導體裝置及其製造方法
CN114078762B (zh) 半导体结构及其形成方法
US20220238695A1 (en) Self-Aligned Source/Drain Metal Contacts and Formation Thereof
US20230047598A1 (en) Semiconductor devices and methods of manufacture
CN110660737A (zh) 集成电路结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200508